KR101265001B1 - 평면형 반도체 소자 및 그 제조 방법 - Google Patents

평면형 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101265001B1
KR101265001B1 KR1020110095324A KR20110095324A KR101265001B1 KR 101265001 B1 KR101265001 B1 KR 101265001B1 KR 1020110095324 A KR1020110095324 A KR 1020110095324A KR 20110095324 A KR20110095324 A KR 20110095324A KR 101265001 B1 KR101265001 B1 KR 101265001B1
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor device
conductive welding
wafer
insulating
Prior art date
Application number
KR1020110095324A
Other languages
English (en)
Other versions
KR20130031626A (ko
Inventor
웨이루엔 슈
추천 슈
홍쉥 케
Original Assignee
인파크 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인파크 테크놀러지 컴퍼니 리미티드 filed Critical 인파크 테크놀러지 컴퍼니 리미티드
Priority to KR1020110095324A priority Critical patent/KR101265001B1/ko
Publication of KR20130031626A publication Critical patent/KR20130031626A/ko
Application granted granted Critical
Publication of KR101265001B1 publication Critical patent/KR101265001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 평면형 반도체 소자에 관한 것으로, 그 평면형 반도체 소자는 상면, 하면, 및 상하면 사이에 위치한 측면을 구비하고, 상면에 여러 개의 리드 영역들을 구비하는 웨이퍼로 절단된 반도체 소자; 상기 반도체 소자에 코팅되어 상면에 제1 절연 층, 하면에 제2 절연 층, 그리고 측면에 제3 절연 층을 포함하고, 상기 리드 영역이 제1 절연 층으로부터 노출되는 절연 구조체; 리드 영역들에 대응하여 설치된 전도성 용접 패드; 및 반도체 소자의 양단에 각각 설치되어 상기 전도성 용접 패드에 연결된 단부 전극들을 포함한다.

Description

평면형 반도체 소자 및 그 제조 방법{PLANAR SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 평면형 반도체 소자 및 그 제조 방법에 관한 것이다.
평면형 반도체 소자 제조 과정의 기술력이 끊임없이 향상됨에 따라, 반도체 칩의 기능도 나날이 강화되고 있다. 따라서 반도체 칩 신호의 전송량도 점차 늘어나 칩의 양도 증가하고 있다. 반도체의 몰딩은 집적회로(IC) 보호, 열 분산, 및 회로 도통 등의 기능을 제공한다. 종래 기술에 따르면, 고급 몰딩 기술, 예를 들어 볼 그리드 어레이(Ball Grid Array; BGA), 플립 칩(Flip-Chip; FC), 및 멀티 칩 모듈(Multi Chip Module, MCM) 이외에도, 리드 프레임(Lead Frame) 방식을 가장 많이 사용하고 있고, 주로 다이 부착(Die Attachment), 와이어 본딩(Wire Bonding), 몰딩(Molding), 및 마킹(Marking) 등의 제조 과정으로 소자를 몰딩한다.
종래, 리드 프레임을 사용하여 몰딩하는 것과, 또한 다이 부착, 와이어 솔더링을 이용하는 몰딩 제조 과정은 그 몰딩 제조 과정이 복잡하고, 시간이 많이 소요되며, 원가가 높아지는 등의 문제점을 발생시킬 수 있다.
본 발명의 일 목적은 제조된 평면형 반도체 소자가 절연 구조체로 완전히 코팅되어 소자를 바람직하게 보호하고, 제조된 평면형 반도체 소자의 각각의 면에 위쪽으로 향해 용접될 수 있는 전도성 단부 전극(end electrodes) 등의 구조체가 형성되어 회로 기판 등의 외부 장치에 직접 완성품을 용접 고정할 수 있는 평면형 반도체 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 평면형 반도체 소자의 제조 방법은 다음과 같은 단계들을 포함한다.
단계 1: 여러 개의 반도체 소자를 구비하고 그 상면에 반도체 소자들과 대응하는 리드 영역(lead area)을 구비하는 웨이퍼를 제공한다.
단계 2: 제1 절연 코팅 단계를 진행하되, 웨이퍼의 상하면에 각각 제1 절연 층 및 제2 절연 층을 형성하고, 리드 영역을 제1 절연 층으로부터 노출시킨다.
단계 3: 리드 영역마다 하나의 전도성 용접 패드를 형성한다.
단계 4: 절단 단계를 진행하되, 단일의 반도체 소자를 절단해낸다.
단계 5: 제2 절연 코팅 단계를 진행하되, 각각의 절단된 반도체 소자의 측면에 제3 절연 층을 형성한다.
단계 6: 절단된 반도체의 양단에 각각 단부 전극을 형성하고, 그 단부 전극들을 전도성 용접 패드에 연결한다.
본 발명은 상면, 하면, 및 상하면들 사이에 위치한 측면을 구비하고, 상면에 여러 개의 리드 영역을 구비하며, 웨이퍼로부터 절단된 반도체 소자; 상기 반도체 소자의 상면에 코팅되는 제1 절연 층, 하면에 코팅되는 제2 절연 층, 및 측면에 코팅되는 제3 절연 층을 포함하고, 제1 절연 층으로부터 리드 영역이 노출되는 절연 구조체; 리드 영역에 대응하여 설치된 전도성 용접 패드; 반도체 소자의 양단에 각각 설치되어 상기 전도성 용접 패드에 연결되는 단부 전극을 포함하는 평면형 반도체 소자를 제공한다.
본 발명에 따른 평면형 반도체 소자는 절연 구조체로 완전히 코팅되어 소자의 유효성을 향상시키는 효과가 있다. 또한, 본 발명에 따른 평면형 반도체 소자는 여러 방향의 용접 위치를 제공할 수 있어 용접 작업의 효율을 향상시키는 효과도 있다.
도 1은 본 발명에 따라 웨이퍼에 형성된 제1 및 제2 절연 층의 분해도이다.
도 1A는 본 발명에 따라 웨이퍼에 형성된 제1 및 제2 절연 층의 설명도이다.
도 2는 본 발명에 따라 형성된 전도성 용접 패드의 설명도이다.
도 3는 본 발명에 따라 절단된 단일의 반도체 소자의 설명도이다.
도 3A는 본 발명에 따라 절단된 단일의 반도체 소자의 사시도이다.
도 4는 본 발명에 따라 형성된 제3 절연 층의 설명도이다.
도 5는 본 발명에 따라 형성된 전극 층의 설명도이다.
도 6은 본 발명에 따라 형성된 접촉 층과 평면형 반도체 소자의 설명도이다.
도 7은 본 발명에 따른 평면형 반도체 소자의 제조 방법의 흐름도이다.
본 발명은 평면형 반도체 소자 및 그 제조 방법을 제안하고 있는바, 본 발명에서 제안되는 평면형 반도체 소자는 방향성을 고려할 필요 없이 회로 기판과 전도 연결될 수 있고, 도선 연결 방식을 사용할 필요도 없어 후속 연결 과정이 복잡해지는 것을 간소화할 수 있다.
도 7을 참조하면, 본 발명에 따른 평면형 반도체 소자의 제조 방법은 다음과 같은 단계를 포함한다. 도 1과 연계된 단계 S101: 웨이퍼(10)를 제공하는데, 그 웨이퍼(10)는 후속 제조 과정 또는 적용 요건에 따라 여러 개의 반도체 소자(2')를 형성할 수 있고, 도 1에 도시된 바와 같이 반도체 제조 과정, 예컨대 리소그래피, 박막 침적, 식각, 혼합 등에 의해 웨이퍼(10) 상에 3개의 반도체 소자(2')가 제조될 수 있되, 상기 반도체 소자(2')는 아래 글에 제시된 단계를 거치고 나면 본 발명에 따른 평면형 반도체 소자로 바로 완성될 수 있다. 그 밖에, 도 1A와 연계하면, 웨이퍼(10)의 상면(102)에 반도체 소자(2')와 대응하는 여러 개의 리드 영역(101)이 구비되는데, 본 실시예에 따르면 각각의 반도체 소자(2')마다 웨이퍼(10)의 상면(102)에 리드 영역(101)이 형성될 수 있고, 상기 리드 영역(101)은 전도성 접점 및 회로 접점 등이 될 수 있으며, 그 목적은 반도체 소자(2')의 회로가 외부와 접촉할 수 있게 하는 효과를 달성하고자 하는 것이다. 또한, 리드 영역(101)의 위치는 서로 매치된 형태, 서로 미스매치(mismatch)된 형태, 또는 다른 배열의 형태로 될 수 있다.
설명하여야 할 점은 본 발명을 간단히 설명하기 위해 웨이퍼(10)와 반도체 소자(2')가 세로 방향에서는 똑같은 구조체로 간주되고, 그에 따라 웨이퍼(10)의 상하면(102, 103)이 아래의 단계에서 반도체 소자(2')의 상하면(102', 103')으로 직접 인용된다는 것이다.
이어서, 도 1 및 도 1A를 참조한 단계 S103: 제1 절연 코팅 단계를 진행하여 웨이퍼(10)의 상하면(102, 103)에 각각 제1 절연 층(11A)과 제2 절연 층(11B)을 형성하고, 그 중에서 제1 절연 층(11A)으로부터 리드 구역(101)을 노출한다. 본 구체적 실시예에 따르면, 웨이퍼(10)의 상하면(102, 103)에 유기 고분자 도료, 실리카, 또는 다결정 실리콘을 도포함으로써 제1 절연 층(11A)과 제2 절연 층(11B)이 형성되지만, 이에 한정되는 것은 아니고, 제1 절연 층(11A)과 제2 절연 층(11B)의 두께는 1 내지 5 ㎛에서 반도체 소자(2')를 보호하는 효과를 달성한다. 제1 절연 층(11A)에 리드 영역(101)과 대응하는 여러 개의 천공(111)이 구비되고, 리드 영역(101)은 천공(111)을 통해 제1 절연 층(11A)으로부터 노출되어 전도성 접촉 부분이 제1 절연 층(11A)에 의해 차단되는 것을 방지하는 것이 가장 바람직하다.
이어서, 도 2를 참조한 단계 S105: 각각의 리드 영역(101)에 전도성 용접 패드(12)를 형성한다. 본 실시예에 따르면, 구리, 니켈/금, 알루미늄, 티타늄/텅스텐 등과 같은 전도성 금속을 리드 영역(101)에 형성하여 후속 전도성 본딩 단계에 유리하게 한다. 환언하면, 제1 절연 층(11A) 상의 천공(111)을 통해 전도성 용접 패드(12)가 리드 영역(101)에 접촉할 수 있다. 간단히 설명하기 위해, 도 2는 2개의 전도성 용접 패드(12)만 도사하고 있으나, 이들은 각각 반도체 소자(2')의 상이한 전극(양극 혹은 음극)의 접촉 위치를 대표한다.
계속해서, 도 3 및 도 3A를 참조한 단계 S107: 절단 단계를 진행하여 단일의 반도체 소자(2')를 절단해낸다. 본 실시예에 따르면, 다이아몬드 커터, 레이저 등 절단 도구를 사용하여 웨이퍼(10)에 예정된 절단 선을 따라 절단 작업을 진행하고, 절단한 후에 형성된 단일의 반도체 소자(2')에는 여러 개의 측면(104)이 만들어지며, 도 3A에 도시된 바와 같이 각각의 절단된 반도체 소자(2')마다 웨이퍼(10)의 상하면(102, 103)의 사이에 위치하는 4개의 측면(104), 즉 앞면, 뒷면, 좌측면, 및 우측면을 구비하고, 또한 상하면(102, 103)은 제1 절연 층(11A)과 제2 절연 층(11B)으로 코팅되고, 측면(104)은 바깥쪽으로 노출되는데, 다음의 단계는 노출된 측면(104)을 코팅하여 완전히 보호하는 것에 관한 것이다.
도 4를 참조한 단계 S109: 제2 절연 코팅 단계를 진행하여 각각의 절단된 반도체 소자(2')의 측면(104)에 제3 절연 층(11C)을 형성한다. 본 단계에서도 똑같이 유기 고분자 도료, 실리카, 또는 다결정 실리콘 등의 재료를 사용하여 측면(104)에 제3 절연 층(11C)을 형성한다. 본 실시예에 따르면, 지그(도시되지 않음)를 사용하여 반도체 소자(2')의 상면(102)에 있는 전도성 용접 패드(12)를 덮어 전도성 용접 패드(12)가 제2 절연 층의 코팅 단계에 의해 영향을 받지 않도록 하여 지그와 반도체 소자(2')가 박막 코팅 장치에 설치된 채로 제2 절연 코팅 단계를 진행하며, 4개의 노출된 측면(104)에 모두 제3 절연 층(11C)을 코팅한다.
상기 제2 절연 코팅 단계가 끝난 후에 반도체 소자(2')를 지그로부터 떼어낸 다음에 완전히 코팅된 반도체 소자(2')(노출된 전도성 용접 패드(12)는 제외)를 얻을 수 있게 된다. 다시 말해서 제1 절연 층(11A), 제2 절연 층(11B), 및 제3 절연 층(11C)으로 하나의 절연 구조체를 형성할 수 있어 반도체 소자(2')를 전면적으로 완전히 보호할 수 있게 된다.
이어서, 다음의 단계에서는 전도성 용접 패드(12)에 단부 전극(13)을 형성 및 본딩하여 반도체 소자(2')와 회로 기판 등의 외부 장치를 전도 연결하는데 유리하게 한다. 단부 전극을 형성하는 단계는 다음과 같은 단계를 포함할 수 있다.
도 5를 참조하면, 단계 S111에서 전극 층(13)을 형성하여 전도성 용접 패드(12)와 본딩한다. 도시된 바와 같이, 2개의 전도성 용접 패드(12)는 각각 반도체 소자(2')의 상이한 극성을 대표하고, 따라서 본 단계에서는 2개의 전극 층(13)을 형성하여 상기 양극 및 음극의 전도성 용접 패드(12)와 대응시키게 된다. 그 중에서 하나의 전도성 용접 패드(12)를 설명하면, 은 브리지 또는 구리 브리지를 반도체 소자(2')의 단면(즉, 상하면(102, 103) 및 측면(104))에 위치한 절연 구조체에 접착하고, 건조 과정(drying), 경화 과정(curing), 및 화염 처리(firing) 과정을 거쳐 상기 전극 층(13)을 형성할 수 있다. 다시 말해서, 전극 층(13)은 상면(102)으로부터 측면(104)을 거쳐 하면(103)까지 연장되고, 코팅 방식으로 전도성 용접 패드(12)와 접촉하게 되어 외부에 대한 본딩 경로가 형성되게 된다.
이어서, 도 6을 참조한 단계 S113: 접촉 층(14)을 상기 전극 층(13)에 코팅하여 형성한다. 본 실시예에 따른 접촉 층(14)은 전기 도금 방법으로 형성되고, 예를 들어 전기 도금 니켈 혹은 주석 등이 전극 층(13)을 조성하고, 접촉 층(14)은 용접성을 갖춰 하나의 용접 인터페이스를 형성함으로써 상기 2개의 단부 전극들의 용접성을 향상시키며, 그에 따라서 작업자는 제조된 평면형 반도체 소자(2')를 용접하는 방식으로 회로 기판 등의 외부 장치의 전자 회로에 연결할 수 있다.
설명하여야 할 점은 전극 층(13) 및 접촉 층(14)으로 구성된 단부 전극이 구조상 상면(102)으로부터 측면(104)의 부분을 경과하여 하면(103)까지 연장되고, 또한 단부 전극이 바람직하게는 앞면, 뒷면, 좌측면, 및 우측면에 형성되며, 따라서 본 발명에 따른 평면형 반도체 소자(2)는 용접, 조립할 때 방향성을 고려할 필요 없이 각 면의 방향마다 모두 회로 기판 등 외부 장치와 접촉할 수 있기 때문에 후속의 접촉 작업을 대폭 간소화시킬 수 있다. 구체적으로 말해서, 전도성 용접 패드(12)를 구비한 상면(102)을 본딩 면으로 한정한다면, 다른 표면들은 곧 비본딩 면들이 되는데, 본 발명의 방법에 따르면 본딩 면과 비본딩 면에 단부 전극이 동시에 형성되어 반도체 소자(2)가 본딩 면과 비본딩 면에서 모두 회로 기판 등과 같은 외부 장치와 직접 접촉하여 작업을 진행할 수 있다.
전술된 바와 같이, 상기 방법을 통해 본 발명은 양호한 코팅 구조체 및 용접 가능한 구조체를 구비하는 평면형 반도체 소자(2)를 제조할 수 있으므로, 반도체 소자(2')는 그 반도체 소자(2')에 코팅된 절연 구조체, 전도성 용접 패드(12), 및 단부 전극들을 포함한다. 반도체 소자(2')는 상면(102), 하면(103), 및 상하면(102, 103) 사이에 위치한 여러 개의 측면(104)을 구비하고, 상면(102)에 여러 개의 리드 영역(101)을 구비한다. 절연 구조체는 상면(102)에 형성된 제1 절연 층(11A), 하면(103)에 형성된 제2 절연 층(11B), 또는 상기 측면(104)에 형성된 제3 절연 층(11C)을 포함하고, 그 중에서 제1 절연 층(11A)으로부터 리드 영역(101)이에 노출된다. 전도성 용접 패드(12)는 리드 영역(101)에 설치되고, 단부 전극은 상기 전도성 용접 패드(12)에 본딩되어 바깥쪽으로 접촉할 수 있는 경로가 형성된다.
그 밖에, 본 발명에 따른 평면형 반도체 소자(2)의 길이, 넓이, 및 높이의 치수는 0.6mm×0.3mm×0.5mm、1.0mm×0.5mm×0.5mm、또는 1.6mm×0.8mm×0.5mm 등이 될 수 있지만 그에 한정되지 않는다. 예컨대, 본 발명에 따른 평면형 반도체 소자(2)의 최대의 길이, 넓이, 및 높이의 치수는 1.6mm×0.8mm×0.5mm이다.
전술된 바와 같이, 본 발명은 적어도 다음과 같은 장점을 갖는다:
1. 본 발명은 절연 코팅 제조 과정을 제안하는바, 반도체 소자에 인터페이스를 용접할 수 있는 단부 전극이 형성되어 회로 기판을 사용하여 전도성 접촉을 이루게 되며, 전통적인 리드 프레임을 사용하는 몰딩 제조 과정(예: 다이 부착, 도선 연결, 및 몰딩 등의 단계를 이용한)을 생략하여 소자를 회로 기판에 고정 연결될 수 있게 하여 제조 과정의 난이도를 줄일 수 있다. 또한, 본 발명에 따른 평면형 반도체 소자는 임의의 방향에서 연결될 수 있고, 그에 따라 작업자 또는 자동화 설비가 소자의 방위를 조정할 필요 없이 용접을 할 수 있어 용접 작업의 효율도 높일 수 있다.
2. 본 발명의 제조 과정은 절연 구조체를 사용하여 평면형 반도체 소자가 환경적 조건, 예를 들어 수증기 또는 먼지 등의 이물의 영향을 받지 않도록 보호함으로써 소자의 신뢰성을 향상시킨다.
전술된 바와 같이, 상기 설명은 오직 본 발명에 따른 일 실시예에 불과하지 본 발명을 한정하려고 하는 것이 아니다. 따라서 본 발명에 따른 설명과 도시된 사항을 이용하여 실시된 기술적 변동이라면, 그것은 본 발명에 따른 범위 내에 속하는 것이다.
10: 웨이퍼 101: 리드 영역
102: 상면 103: 하면
104: 측면 11A: 제1 절연 층
11B: 제2 절연 층 11C: 제 3 절연 층
12: 전도성 용접 패드 13: 전극 층
14: 접촉 층 2': 반도체 소자
2: 평면형 반도체 소자 S101 내지 S113: 제조 과정 단계

Claims (10)

  1. 여러 개의 반도체 소자를 구비하고, 상면에 상기 반도체 소자에 대응하는 여러 개의 리드 영역들을 구비하는 웨이퍼를 제공하는 단계;
    상기 웨이퍼의 상면에 제1 절연 층을 형성하고, 상기 웨이퍼의 하면에는 제2 절연 층을 형성하되, 상기 리드 영역들은 상기 제1 절연 층으로부터 노출되는 제1 절연 코팅 단계;
    상기 리드 영역 각각마다 하나의 전도성 용접 패드를 형성하는 단계;
    상기 웨이퍼를 절단하여 상기 반도체 소자들을 분리하여, 여러 개의 단일 절단된 반도체 소자들을 형성하는 절단 단계;
    상기 단일 절단된 반도체 소자 각각의 측면에 제3 절연 층을 형성하는 제2 절연 코팅 단계; 및
    상기 단일 절단된 반도체 소자 각각의 양단에 형성되어 상기 전도성 용접 패드에 본딩되는 단부 전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 평면형 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 절연 코팅 단계에서, 상기 제1 절연 층에 상기 리드 영역과 대응하는 여러 개의 천공들을 마련하여 상기 리드 영역들이 상기 천공들을 통해 상기 제1 절연층으로부터 노출될 수 있게 하는 것을 특징으로 하는 평면형 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 절단 단계가 끝난 후에 상기 단일 절단된 반도체 소자 각각마다 웨이퍼의 상하면 사이에 위치하는 4개의 측면이 구비되는 것을 특징으로 하는 평면형 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제2 절연 코팅 단계에서, 상기 제3 절연 층을 상기 4개의 측면에 코팅하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 단부 전극들을 형성하는 단계는 상기 전도성 용접 패드에 본딩된 전극 층을 형성하는 단계 및 상기 전극 층 상에 접촉 층을 형성하는 단계를 포함하는 것을 특징으로 하는 평면형 반도체 소자의 제조 방법.
  6. 상면, 하면, 및 상하면 사이에 위치한 측면을 구비하고, 상면에 여러 개의 리드 영역을 구비하며, 웨이퍼로 절단된 반도체 소자;
    상기 반도체 소자에 코팅된 절연 구조체로서, 상면에 형성된 제1 절연 층, 하면에 형성된 제2 절연 층, 및 상기 측면에 형성된 제3 절연 층을 포함하고, 상기 리드 영역들이 상기 제1 절연 층으로부터 노출되는 절연 구조체;
    각각의 상기 리드 영역에 대응하여 설치된 전도성 용접 패드; 및
    상기 반도체 소자의 양단에 각각 설치되어 상기 전도성 용접 패드에 본딩된 단부 전극들을 포함하는 것을 특징으로 하는 평면형 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제1 절연층에 여러 개의 리드 영역과 대응하는 천공들을 구비하고, 상기 리드 영역들이 상기 천공들을 통해 상기 제1 절연 층으로부터 노출되어 상기 전도성 용접 패드와 접촉하는 것을 특징으로 하는 평면형 반도체 소자.
  8. 제 6 항에 있어서,
    상기 단부 전극들은 상기 전도성 용접 패드와 본딩되는 전극 층 및 상기 전극 층에 코팅된 접촉 층을 구비하는 것을 특징으로 하는 평면형 반도체 소자.
  9. 제 6항에 있어서,
    상기 단부 전극들은 상기 상면으로부터 상기 측면의 일부를 경과하여 상기 하면까지 연장되는 것을 특징으로 하는 평면형 반도체 소자.
  10. 제 6 항에 있어서,
    상기 반도체 소자의 최대의 길이, 넓이, 및 높이의 치수는 1.6mm×0.8mm×0.5mm인 것을 특징으로 하는 평면형 반도체 소자.
KR1020110095324A 2011-09-21 2011-09-21 평면형 반도체 소자 및 그 제조 방법 KR101265001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110095324A KR101265001B1 (ko) 2011-09-21 2011-09-21 평면형 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095324A KR101265001B1 (ko) 2011-09-21 2011-09-21 평면형 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130031626A KR20130031626A (ko) 2013-03-29
KR101265001B1 true KR101265001B1 (ko) 2013-05-15

Family

ID=48180729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095324A KR101265001B1 (ko) 2011-09-21 2011-09-21 평면형 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101265001B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837375B2 (en) 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329835A (ja) 2001-05-02 2002-11-15 Sony Corp 導通接続部品、その製造方法及び半導体装置
US20100078798A1 (en) 2008-09-30 2010-04-01 Inpaq Technology Co., Ltd. Insulation covering structure for a semiconductor element with a single die dimension and a manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329835A (ja) 2001-05-02 2002-11-15 Sony Corp 導通接続部品、その製造方法及び半導体装置
US20100078798A1 (en) 2008-09-30 2010-04-01 Inpaq Technology Co., Ltd. Insulation covering structure for a semiconductor element with a single die dimension and a manufacturing method thereof

Also Published As

Publication number Publication date
KR20130031626A (ko) 2013-03-29

Similar Documents

Publication Publication Date Title
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US9418916B2 (en) Semiconductor device
US8163601B2 (en) Chip-exposed semiconductor device and its packaging method
US7394151B2 (en) Semiconductor package with plated connection
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
US20080293219A1 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
TW201340261A (zh) 半導體裝置及其製造方法
US20110248406A1 (en) Method of Manufacturing Semiconductor Device
US8847366B1 (en) Rectifier diode
US7884462B2 (en) Insulation covering structure for a semiconductor element with a single die dimension and a manufacturing method thereof
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
CN106847780B (zh) 框架具有多个臂的半导体器件及相关方法
KR101265001B1 (ko) 평면형 반도체 소자 및 그 제조 방법
TWI509678B (zh) 平面式半導體元件及其製作方法
US20220165674A1 (en) Semiconductor package structure and manufacturing method thereof
US9935030B2 (en) Resin-encapsulated semiconductor device
US10115704B2 (en) Semiconductor device
CN112530919A (zh) 公共源极平面网格阵列封装
JP2001085457A (ja) 半導体ウエハ、半導体装置及びその製造方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
US8278756B2 (en) Single chip semiconductor coating structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7