JP4695796B2 - 半導体装置、半導体装置ユニットおよびその製造方法 - Google Patents
半導体装置、半導体装置ユニットおよびその製造方法 Download PDFInfo
- Publication number
- JP4695796B2 JP4695796B2 JP2001296646A JP2001296646A JP4695796B2 JP 4695796 B2 JP4695796 B2 JP 4695796B2 JP 2001296646 A JP2001296646 A JP 2001296646A JP 2001296646 A JP2001296646 A JP 2001296646A JP 4695796 B2 JP4695796 B2 JP 4695796B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- semiconductor element
- external connection
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体装置ユニットおよびその製造方法に関する。
【０００２】
電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用される半導体装置にも小型化、薄型化が要求されている。このような要求に対処すべく、半導体装置のパッケージは、４方向に端子がガルウィング状に延出した表面実装用のＱＦＰから、パッケージの底面に外部接続端子をエリアアレイ状に配置したＢＧＡ（ボールグリッドアレイ）型パッケージあるいはＣＳＰ（チップサイズパッケージ）へと移行してきている。
【０００３】
このような半導体パッケージにおいて、半導体チップを再配線基板（インターポーザ）に実装し、インターポーザにより半導体チップの周囲に外部接続用端子を配置したいわゆるファンアウト型のパッケージが多く使用されている。
【０００４】
【従来の技術】
図１は従来のファンアウト型の半導体装置の断面図である。図１において、半導体チップ３はポリイミド基板又はガラスエポキシ基板よりなるインターポーザ１に搭載され、封止樹脂２により封止されている。半導体チップ３はフェイスアップの状態でＤＢ材（ボンディング材）６によりインターポーザ１に固定されている。インターポーザ１の上面にはボンディングパッド５及びボールパッド８が形成されており、それぞれ配線パターンにより接続されている。
【０００５】
半導体チップ３の電極とボンディングパッド５とはＡｕワイヤ４により接続されている。また、インターポーザ１の半導体チップ３が搭載された面は、半導体チップ３、Ａｕワイヤ４、ボンディングパッド５等を保護するためにエポキシ系樹脂等よりなる封止樹脂２により封止されている。インターポーザ１のボールパッド８及びボンディングパッド５に対応する位置には、その下面側からスルーホール（ＶＩＡホール）９が設けられ、ボールパッド８及びボンディングパッド５にハンダボール７が設けられている。したがって、半導体チップ３はインターポーザ１を介して外部接続端子であるハンダボール７に電気的に接続されており、ハンダボール７はインターポーザ１の下面側に突出して設けられている。
【０００６】
図２は従来のフリップチップ実装型のＣＳＰ（チップサイズパッケージ）の断面図である。図２において、図１に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【０００７】
図２において、半導体チップ３はフェイスダウンの状態でインターポーザ１にフリップチップ実装されている。すなわち、半導体チップ３は接続用バンプ１３を有しており、接続用バンプ１３がボンディングパッド５に接続されている。半導体チップ３とインターポーザ１との間にはアンダーフィル材１１が充填され、半導体チップ３はインターポーザ１に固定されている。図１に示した半導体装置と同様に、インターポーザ１にはスルーホール（ＶＩＡホール）９が設けられ、ハンダボール７がインターポーザ１の下面側に突出して設けられている。
【０００８】
【発明が解決しようとする課題】
上述の半導体パッケージでは、半導体チップを含めたパッーケジの実装面積を縮小することにより、パッケージのサイズはほとんど半導体チップサイズまで縮小されている。したがって、パッケージ構造の二次元的な縮小はほぼ限界に達しているものと考えられ、今後は半導体装置の小型化を三次元的に考えていくことが必要となってきている。すなわち、半導体装置の実装面積ばかりでなく、実装体積をいかに小さくするかといったことが重要となってきている。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、パッケージ型の半導体装置において、簡易な構成および製造方法で三次元積層構造を可能とする半導体装置、半導体装置ユニットおよびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、該樹脂封止部に高さ方向に孔部を形成し、該孔部の内部に該外部接続端子を設け、該外部接続端子は該孔部の上開口および下開口に向けて露出してなることを特徴とする（請求項１に係る発明）。
【００１１】
また、上記の半導体装置を好適に実現するために、本発明に係る半導体装置の製造方法は、平板状の第１のリードフレームの半導体素子配設予定部位の周囲に突起部を形成し、該突起部に第１のメッキ層を形成する工程と、該第１のリードフレームの該半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と第１のメッキ層との間にボンディングワイヤを設ける工程と、該第１のリードフレームと略同一形状の第２のリードフレームの突起部に第２のメッキ層を形成する工程と、該第２のリードフレームを該第１のリードフレームと向き合わせて重ねる工程と、樹脂モールドした後、エッチングして該第１および第２のリードフレームを除去し、該第１および第２の２層のメッキ層からなる端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の四囲を該孔部の壁部に保持して形成する工程とを有する（請求項５に係る発明）。
【００１２】
上記本発明に係る半導体装置およびその製造方法により、上下双方向から接続可能な外部接続端子（端子）を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。
【００１３】
この場合、前記外部接続端子は、別々に形成された２層のメッキ層からなると、メッキ層が１層のときに樹脂封止部の樹脂と外部接続端子との熱膨張率の差に起因して起こり得る外部接続端子の反りを軽減することができて好適である。
【００１４】
また、この場合、前記樹脂封止部の前記半導体素子直上の表面に放熱板が設けられてなると（請求項２に係る発明）、放熱性が向上し、熱抵抗特性に優れた半導体装置を得ることができる。
【００１５】
このような半導体装置は、前記第２のリードフレームの前記第１のリードフレームの半導体素子配設予定部位に対向する部位に予め第３のメッキ層を形成する工程と、エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の半導体素子直上の表面に第３のメッキ層からなる放熱部を形成する工程とをさらに有する製造方法により好適に実現することができる。
【００１６】
また、本発明に係る半導体装置は、該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、該外部接続端子は該孔部の壁部の下部に保持され、該孔部の開口に該外部接続端子の上面を露出するとともに下方に向けて突設されてなることを特徴とする（請求項３に係る発明）。
【００１７】
これにより、外部接続端子の強度に優れる半導体装置を得ることができる。
【００１８】
上記の半導体装置は、平板状のリードフレームの半導体素子配設予定部位の周囲の上下面にメッキ層を形成する工程と、該リードフレームの半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と上側メッキ層との間にボンディングワイヤを設ける工程と、樹脂モールドした後、エッチングして該リードフレームを除去し、リードフレーム残部を上下からメッキ層で挟んで形成された端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の上側のメッキ層の四囲が該孔部の壁部の壁部に保持され、該リードフレーム残部および下側のメッキ層を下方に向けて突設して形成する工程とを有する半導体装置の製造方法により、好適に実現することができる。
【００１９】
この場合、１枚のリードフレームのみを使用した簡易な構成および製造方法により、好適に上記の半導体装置を実現することができる。
【００２０】
また、本発明に係る半導体装置ユニットは、上記の半導体装置が複数段積み重ねられ、各半導体装置の前記外部接続端子間に突起電極が配設され、該突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられてなると（請求項４に係る発明）、簡易な構成および製造方法で得た三次元構造の半導体装置ユニットにより、小型化を確保しながら高度集積化を図ることができる。
【００２１】
【発明の実施の形態】
本発明に係る半導体装置、半導体装置ユニットおよびその製造方法の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００２２】
まず、本実施の形態の第１の例に係る半導体装置およびその製造方法について、図３〜図７を参照して説明する。
【００２３】
本実施の形態の第１の例に係る半導体装置１０は、図３に示すように、パッケージ型の半導体装置であり、半導体素子（チップ）１２と、半導体素子１２に一端部が接続されたボンディングワイヤ１４と、ボンディングワイヤ１４の他端部に接続される端子（外部接続端子）１６とを備える。ボンディングワイヤ１４は、半導体素子１２と端子１６とを接続する意味においてインターポーザとして機能する
半導体装置１０は、半導体素子１２およびボンディングワイヤ１４が樹脂封止されて、薄厚の直方体形状に形成された樹脂封止部１８とされている。樹脂封止部１８の上面には、樹脂封止された半導体素子１２を囲うように４辺に沿って複数の孔部２０ａが形成されている。一方、樹脂封止部１８の下面にも、上面の孔部２０ａと対応する位置に複数の孔部２０ｂが形成されている。
【００２４】
端子１６は、この場合、孔部２０ａと孔部２０ｂとで構成される言わば貫通孔部２０の深さ方向中間位置、言いかえれば貫通孔部２０を画成する壁部（矢印Ａで示す。）の高さ方向中間位置において四囲（周縁）を樹脂封止部１８で挟持された状態に形成されている。端子１６は、孔部２０ａの開口（上開口）および孔部２０ｂの開口（下開口）に向けてそれぞれ露出しており、上下双方向から端子１６に電気的に接続可能になっている。端子１６は、２層の例えば金メッキ層で形成されている。この２層の金メッキ層は、それぞれ別々に形成され、相互に接着しない。なお、この場合、端子は１層のメッキ層で形成してもよい。
【００２５】
上記の半導体装置１０の製造方法について、以下説明する。
【００２６】
本実施の形態の第１の例に係る半導体装置の製造方法は、２枚のリードフレームを用いる。
【００２７】
２枚のリードフレーム（第１および第２のリードフレーム）２２ａ、２２ｂは、図４に示すように、それぞれ銅材料で平板状に形成されている（リードフレーム２２ｂについては図５（ｂ）参照。）。リードフレーム２２ａの複数の半導体素子配設予定部位（矢印Ｂで示す。）のそれぞれの四囲（周囲）に複数の突起部２４ａが形成されている。また、リードフレーム２２ｂについても、リードフレーム２２ａの複数の半導体素子配設予定部位と対応する部位に、同様に複数の突起部２４ｂが形成されている。この突起部２４ａ、２４ｂは、例えば、元厚の厚い平板状のリードフレームをエッチングして形成することができ、あるいは、平板状のリードフレームの表面にめっきや蒸着法等によって形成することができる。
【００２８】
リードフレーム２２ａ、２２ｂの突起部２４ａ、２４ｂに、例えば金メッキを行ってメッキ層（第１および第２のメッキ層）２６ａ、２６ｂを形成する。
【００２９】
リードフレーム２２ａは、図５（ａ）に示すように、半導体素子配設予定部位に半導体素子１２を配設し、半導体素子１２とメッキ層２６ａとの間にボンディングワイヤ１４を設ける。
【００３０】
ついで、図５（ｂ）に示すように、リードフレーム２２ｂをリードフレーム２２ａと向き合わせて重ねる。このとき、リードフレーム２２ａのメッキ層２６ａにリードフレーム２２ｂのメッキ層２６ｂを当接させる。リードフレーム２２ａおよびリードフレーム２２ｂの合わせ面間に、半導体素子１２等を収容した空間部（図５（ｂ）中矢印Ｃで示す。）と、収容物のない空間部（図５（ｂ）中矢印Ｄで示す。）とが交互に形成される。
【００３１】
ついで、重ね合わせたリードフレーム２２ａおよびリードフレーム２２ｂを図示しない金型内に配置し、樹脂モールドする。樹脂モールドは、例えば、エポキシ樹脂を用い、トランスファーモールド法により行う。リードフレーム２２ａおよびリードフレーム２２ｂ間の空間部Ｃ、Ｄに樹脂が充填される。
【００３２】
樹脂モールドした後、リードフレーム２２ａおよびリードフレーム２２ｂを金型から取りだし、エッチングを行う。エッチングは、例えば、薬剤としてアンモニウムアルカリエッチング液を用いたウエットエッチングである。これにより、銅材料で形成されたリードフレーム２２ａ、２２ｂが除去されるとともに、金材料で形成したメッキ層２６ａ、２６ｂが残り、図６（ａ）に示すように、メッキ層２６ａ、２６ｂの上下に孔部２０ａ、２０ｂが形成された樹脂封止部（樹脂封止層）からなる板が形成される。
【００３３】
さらに、半導体素子１２が封止された部位を挟んで図６（ａ）中左右の半導体素子１２が封止されていない部位で樹脂封止部（樹脂封止層）を切断して樹脂封止部１８を分離する。
【００３４】
これにより、半導体装置１０が完成する（図６（ｂ））。
【００３５】
以上説明した本実施の形態の第１の例に係る半導体装置１０およびその製造方法によれば、上下双方向から接続可能な端子を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。また、端子は、それぞれ別々に形成され、相互に接着しない2層のメッキ層で構成されるため、メッキ層が１層のときに樹脂封止部の樹脂と端子との熱膨張率の差に起因して起こり得る端子の反りを軽減することができる。
【００３６】
つぎに、本実施の形態の第２の例に係る半導体装置およびその製造方法について、図７および図８を参照して説明する。
【００３７】
本実施の形態の第２の例に係る半導体装置ユニット２８は、複数個の半導体装置を積重ねて三次元構造としたものである。基本となる半導体装置は、上記本実施の形態の第１の例の半導体装置１０を用いる。
【００３８】
この半導体装置１０は、例えば平面的に配置して用いる場合は、図７に示すように、はんだにより突起電極３０が形成された基板３２に実装することができる。このとき、半導体装置１０の孔部２０ｂに突起電極が挿入され、端子１６に当接し、電気的に接続される。
【００３９】
そして、三次元構造とするときは、図８に示すように、半導体装置１０の端子１６上にはんだボール（突起電極）３４を形成し、さらに半導体装置１０を積重ねる。このとき、下側の半導体装置１０は、端子１６およびはんだボール３４を介して上側の半導体装置１０と導通し、一方、端子１６および突起電極３０を介して基板３２と導通する。
【００４０】
以上のように構成した本実施の形態の第２の例に係る半導体装置ユニット２８は、簡易な構成および製造方法で三次元構造の半導体装置を得られ、小型化を確保しながら高度集積化を図ることができる。
【００４１】
つぎに、本実施の形態の第３の例に係る半導体装置およびその製造方法について、図９を参照して説明する。
【００４２】
本実施の形態の第３の例に係る半導体装置３６は、上記本実施の形態の第１の例の半導体装置１０と略同じ構成であるが、樹脂封止部１８のうち半導体素子１２直上の表面に放熱部３８が設けられている点が半導体装置１０と異なる。
【００４３】
放熱部３８は、例えば前記した半導体装置１０の製造方法において、リードフレーム２２ｂのリードフレーム２２ａの半導体素子配設予定部位に対向する部位に予め例えば金のメッキ層（第３のメッキ層）を形成した後、リードフレーム２２ａ、２２ｂを除去することにより、樹脂封止部１８の半導体素子１２直上の表面にメッキ層からなる放熱部３８を形成することができる。
【００４４】
上記本実施の形態の第３の例に係る半導体装置３６は、放熱部３８を有するため、放熱性が向上し、熱抵抗特性に優れる。
【００４５】
つぎに、本実施の形態の第４の例に係る半導体装置およびその製造方法について、図１０を参照して説明する。
【００４６】
本実施の形態の第４の例に係る半導体装置の製造方法は、前記した本実施の形態の第１の例の半導体装置の製造方法と同様に平板状のリードフレーム４０を１枚用いる。
【００４７】
そして、図１０（ａ）に示すように、リードフレーム４０の半導体素子配設予定部位（図１０中矢印Ｅで示す。）の周囲の上下面に例えば金のメッキ層４２ａ、４２ｂを形成する。
【００４８】
ついで、図１０（ｂ）に示すように、リードフレーム４０の半導体素子配設予定部位に半導体素子４４を配設するとともに半導体素子４４と上側メッキ層４２ａとの間にボンディングワイヤ４６を設ける。
【００４９】
ついで、半導体素子４４およびボンディングワイヤ４６を樹脂封止するとともに、上側メッキ層４２ａの中央部を残して周縁を樹脂封止する。形成される樹脂封止部４８は、例えば直方体状であり、上側メッキ層４２ａに達する複数の孔部５０が形成される（図１０（ｃ）参照。）。このような樹脂封止部４８は、例えば、リードフレーム４０の上面全面に平板状の樹脂封止層を形成した後、プラズマエッチング等によって孔部５０を形成することによって得ることができ、あるいは、形成される樹脂封止部４８の形状の相補形状のキャビテイを有する金型を用いて樹脂モールドすることによって得ることができる。
【００５０】
ついで、エッチングしてリードフレーム４０を除去する。このとき、下側メッキ層４２ｂに覆われたリードフレーム４０の部位は除去されずに残り、リードフレーム残部４０ａとなる。これにより、リードフレーム残部４０ａを上下からメッキ層４２ａ、４２ｂで挟んだ構成の端子５２が形成される。
【００５１】
得られる半導体装置５４は、図１０（ｃ）に示すように、端子（外部接続端子）５２を露出する孔部５０が形成された直方体状の樹脂封止部５０と、端子５２の上側のメッキ層４２ａの四囲が孔部５０の壁部に保持され、リードフレーム残部４０ａおよび下側のメッキ層４２ｂが下方に向けて突設された端子５２とで構成される。
【００５２】
以上のように構成した本実施の形態の第４の例に係る半導体装置５４は、簡易な構成および製造方法で得られ、また、三次元構造とすることにより、小型化を確保しながら高度集積化を図ることができる。また、端子５２は、リードフレーム残部４０ａを上下からメッキ層４２ａ、４２ｂで挟んだ構成であるため、強度が大きい。
【００５３】
つぎに、本実施の形態の第５の例に係る半導体装置およびその製造方法について、図１１を参照して説明する。
【００５４】
本実施の形態の第５の例に係る半導体装置５６は、基本的な構成は前記した本実施の形態の第１の例の半導体装置１０と同じである。
【００５５】
半導体装置５６は、図１１に示すように、端子１６に接続された配線部５８が樹脂封止部１８の表面に形成されている点が半導体装置１０と相違する。
【００５６】
このような配線部５８は、前記した半導体装置１０の製造方法において、リードフレーム２２ｂに例えば金のメッキ層（第４のメッキ層）をメッキ層２６ｂ（端子１６）と接続して予め形成しておき、エッチングしてリードフレーム２２ａ、２２ｂを除去することにより、樹脂封止部１８の表面にメッキ層からなる配線部５８を形成することができる。
【００５７】
上記本実施の形態の第５の例に係る半導体装置５６は、図１１に示すように例えばチップコンデンサやチップ抵抗等の部品６０を搭載し、配線部５８を介して部品６０と半導体装置５６の半導体素子との間の導通を得ることができる。
【００５８】
つぎに、本実施の形態の第６の例に係る半導体装置およびその製造方法について、図１２および図１３を参照して説明する。
【００５９】
本実施の形態の第６の例に係る半導体装置６２の基本的な構成は、本実施の形態の第１の例に係る半導体装置１０と略同じである。そのため、半導体装置１０と共通する部分については半導体装置１０と同じ参照符号を付して説明を省略し、半導体装置１０との相違点を中心として説明する。
【００６０】
本実施の形態の第６の例に係る半導体装置６２は、端子６４が半導体装置１０の端子１６と相違する。
【００６１】
端子６４は、樹脂封止部１８を貫通して樹脂封止部１８の上下面に端子６４の上下端面が露出するように形成されている。端子６４は、高さ方向中央を織り返し線として織り返したときに上下に対象な段差状に形成された端子部６４ａ、６４ｂで構成されている。
【００６２】
端子部６４ａ、６４ｂは、いずれもＡｕ層６６ａ、Ｐｄ層６６ｂおよびＮｉ層６６ｃがこの順で積層され、さらにこれら３層を覆ってＮｉ層６６ｄおよびＰｄ層６６が積層されている。
【００６３】
端子６４は、段差状に形成された端子部６４ａ、６４ｂ間の接続箇所を中心として側壁が凹状に形成されており、この凹状の箇所に樹脂が進入しているため、端子６４と樹脂封止部１８とは、より確実に密着している。また、このとき、Ｎｉ層６６ｄおよびＰｄ層６６の表面を粗く形成することにより、端子６４と樹脂封止部１８とは、さらに確実に密着する。
【００６４】
本実施の形態の第６の例に係る半導体装置６２は半導体装置１０と同様の効果を奏する。
【００６５】
半導体装置６２の製造方法を図１３を参照して説明する。
【００６６】
まず、リードフレーム２２ａ上にレジスト６８ａを設け、パターニングし、例えば真空蒸着法により開口部にＡｕ層６６ａ、Ｐｄ層６６ｂおよびＮｉ層６６ｃをこの順で蒸着して積層する（図１３（ａ））。
【００６７】
ついで、レジスト６８ａを除去した後、Ａｕ層６６ａ等の形成箇所およびその周辺を除いてレジスト６８ｂを設けＮｉ層６６ｃの上に、さらにＮｉ層６６ｄおよびＰｄ層６６ｅをこの順で積層する。これにより、積層構造の端子部６４ａが得られる（図１３（ｂ））。
【００６８】
ついで、レジスト６８ｂを除去した後、Ｐｄ層６６ｅの箇所のみを覆うようにレジスト６８ｃを設け、エッチングしてリードフレーム２２ａに凹部７０を形成する（図１３（ｃ））。
【００６９】
ついで、凹部７０に半導体素子１２を載置し、半導体素子１２および端子６４を接続するボンディングワイヤ１４を設ける（図１３（ｄ））。
【００７０】
そして、リードフレーム２２ａと同様にしてリードフレーム２２ｂに端子部６４ａと同様の構造の端子部６４ｂを形成し、端子部６４ａ、６４ｂを突き合わせるようにしてリードフレーム２２ａ、２２ｂを重ねる（図１３（ｅ））。
【００７１】
最後に、リードフレーム２２ａ、２２ｂ間に樹脂を充填した後、エッチングによりリードフレーム２２ａ、２２ｂを除去することにより、図１２に示した半導体装置６２が完成する。
【００７２】
なお、この場合、端子６４の高さが半導体素子１２の高さに比べて十分に高ければ、エッチングしてリードフレーム２２ａに凹部７０を形成する工程（図１３（ｃ））を省略し、リードフレーム２２ａの上にそのまま半導体素子１２を載置してもよい。
（付記）
（付記１） 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、
該外部接続端子は該孔部の上開口および下開口に向けて露出してなることを特徴とする半導体装置。
（付記２） 前記外部接続端子は、別々に形成された２層のメッキ層からなることを特徴とする付記１記載の半導体装置。
（付記３） 前記樹脂封止部の前記半導体素子直上の表面に放熱部が設けられてなることを特徴とする付記１または２に記載の半導体装置。
（付記４） 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、
該外部接続端子は該孔部の壁部の下部に保持され、該孔部の開口に該外部接続端子の上面を露出するとともに該下方に向けて突設されてなることを特徴とする半導体装置。
（付記５） 前記樹脂封止部の表面に前記外部接続端子に電気的に接続された配線部が設けられてなることを特徴とする付記１または２に記載の半導体装置。
（付記６） 付記１、２または４に記載の半導体装置が複数段積み重ねられ、各半導体装置の前記端子間に突起電極が配設され、該突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられてなることを特徴とする半導体装置ユニット。
（付記７） 平板状の第１のリードフレームの半導体素子配設予定部位の周囲に突起部を形成し、該突起部に第１のメッキ層を形成する工程と、
該第１のリードフレームの該半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と第１のメッキ層との間にボンディングワイヤを設ける工程と、
該第１のリードフレームと略同一形状の第２のリードフレームの突起部に第２のメッキ層を形成する工程と、
該第２のリードフレームを該第１のリードフレームと向き合わせて重ねる工程と、
樹脂モールドした後、エッチングして該第１および第２のリードフレームを除去し、該第１および第２の２層のメッキ層からなる端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の四囲を該孔部の壁部に保持して形成する工程とを有することを特徴とする半導体装置の製造方法。
（付記８） 付記７記載の方法により製造された半導体装置を複数段積み重ね、各半導体装置の前記端子間に突起電極を配設し、該突起電極を介して各半導体装置を電気的に接続して三次元構造に設けることを特徴とする半導体装置ユニットの製造方法。
（付記９） 前記第２のリードフレームの前記第１のリードフレームの半導体素子配設予定部位に対向する部位に予め第３のメッキ層を形成する工程と、
エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の半導体素子直上の表面に該第３のメッキ層からなる放熱部を形成する工程とをさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記１０） 前記第２のリードフレームに配線部となる第４のメッキ層を前記第１および第２のメッキ層と接続して予め形成する工程と、
エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の表面に該第４のメッキ層からなり、前記端子と電気的に接続される該配線部を形成する工程とをさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記１１） 平板状のリードフレームの半導体素子配設予定部位の周囲の上下面にメッキ層を形成する工程と、
該リードフレームの半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と上側メッキ層との間にボンディングワイヤを設ける工程と、
樹脂モールドした後、エッチングして該リードフレームを除去し、リードフレーム残部を上下からメッキ層で挟んで形成された端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の上側のメッキ層の四囲が該孔部の壁部に保持され、該リードフレーム残部および下側のメッキ層を下方に向けて突設して形成する工程とを有することを特徴とする半導体装置の製造方法。
（付記１２） 付記１１記載の方法により製造された半導体装置を複数段積み重ね、各半導体装置の前記端子を介してまたは端子間に配設した突起電極を介して、各半導体装置を電気的に接続して三次元構造に設けることを特徴とする半導体装置ユニットの製造方法。
【００７３】
【発明の効果】
請求項１に係る半導体装置および請求項５に係る半導体装置の製造方法によれば、樹脂封止部に高さ方向に孔部を形成し、孔部の内部に外部接続端子を設け、外部接続端子は孔部の上開口および下開口に向けて露出するため、上下双方向から接続可能な外部接続端子を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。
【００７４】
また、請求項２に係る半導体装置によれば、樹脂封止部の半導体素子直上の表面に放熱板が設けられるため、放熱性が向上し、熱抵抗特性に優れた半導体装置を得ることができる。
【００７５】
また、請求項３に係る半導体装置によれば、樹脂封止部に高さ方向に孔部を形成し、孔部の内部に外部接続端子を設け、外部接続端子は孔部の壁部の下部に保持され、孔部の開口に外部接続端子の上面を露出するとともに下方に向けて突設されてため、端子の強度に優れる半導体装置を得ることができる。
【００７６】
また、請求項４に係る半導体装置ユニットによれば、上記の半導体装置が複数段積み重ねられ、各半導体装置の外部接続端子間に突起電極が配設され、突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられるため、簡易な構成および製造方法で得た三次元構造の半導体装置ユニットにより、小型化を確保しながら高度集積化を図ることができる。
【図面の簡単な説明】
【図１】従来のワイヤボンディングによるファンアウト型の半導体装置の断面図である。
【図２】従来のフリップチップ実装による半導体装置の断面図である。
【図３】 本実施の形態の第１の例に係る半導体装置を一部破断して示した斜視図である。
【図４】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図４（ａ）は１枚のリードフレームの部分斜視図であり、図４（ｂ）は図４（ａ）中（ｂ）−（ｂ）線上断面図である。
【図５】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図５（ａ）は図４のリードフレームに半導体素子等を設けた状態を示す図であり、図５（ｂ）は図５（ａ）のリードフレームにもう１枚のリードフレームを重ねた状態を示す図である。
【図６】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図６（ａ）は図５（ｂ）のリードフレームを樹脂封止下後、エッチングしてリードフレームを除去した状態を示す図であり、図６（ｂ）は図６（ａ）の樹脂封止部を分離して１つの半導体装置を形成した状態を示す図である。
【図７】 本実施の形態の第１の例に係る半導体装置の平面的な実装例を示す断面図である。
【図８】 本実施の形態の第２の例に係る半導体装置ユニットの実装例を示す断面図である。
【図９】 本実施の形態の第３の例に係る半導体装置の断面図である。
【図１０】 本実施の形態の第４の例に係る半導体装置の製造方法を説明するためのものでり、図１０（ａ）はリードフレームの部分断面図であり、図１０（ｂ）は半導体素子等を設けた状態を示す部分断面図であり、図１０（ｃ）は完成した半導体装置が複数個連続したものの部分断面図である。
【図１１】 本実施の形態の第５の例に係る半導体装置の斜視図である。
【図１２】 本実施の形態の第６の例に係る半導体装置の断面図である。
【図１３】 本実施の形態の第６の例に係る半導体装置の製造方法を説明するためのものでり、図１１（ａ）はリードフレームにＡｕ層〜Ｎｉ層を形成した状態を示す部分断面図であり、図１１（ｂ）はＮｉ層上にさらにＮｉ層およびＰｄ層を形成して端子部を完成した状態を示す部分断面図であり、図１１（ｃ）はリードフレームに凹部を形成した状態を示す部分断面図であり、図１１（ｄ）はリードフレームに半導体素子等を設けた状態を示す部分断面図であり、図１１（ｅ）は２つのリードフレームを重ね合わせた状態を示す部分断面図である。
【符号の説明】
１０、３６、５４、５６、６２ 半導体装置
１２ 半導体素子
１４、４６ ボンディングワイヤ
１６、５２、６４ 端子
６４ａ、６４ｂ 端子部
１８、４８ 樹脂封止部
２２ａ、２２ｂ、４０ リードフレーム
２４ａ、２４ｂ 突起部
２６ａ、２６ｂ、４２ａ、４２ｂ メッキ層
２８ 半導体装置ユニット
３０ 突起電極
３２ 基板
３４ はんだボール
３８ 放熱部
４０ａ リードフレーム残部
５８ 配線部
６０ 部品
６８ａ〜６８ｃ レジスト
【発明の属する技術分野】
本発明は半導体装置、半導体装置ユニットおよびその製造方法に関する。
【０００２】
電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用される半導体装置にも小型化、薄型化が要求されている。このような要求に対処すべく、半導体装置のパッケージは、４方向に端子がガルウィング状に延出した表面実装用のＱＦＰから、パッケージの底面に外部接続端子をエリアアレイ状に配置したＢＧＡ（ボールグリッドアレイ）型パッケージあるいはＣＳＰ（チップサイズパッケージ）へと移行してきている。
【０００３】
このような半導体パッケージにおいて、半導体チップを再配線基板（インターポーザ）に実装し、インターポーザにより半導体チップの周囲に外部接続用端子を配置したいわゆるファンアウト型のパッケージが多く使用されている。
【０００４】
【従来の技術】
図１は従来のファンアウト型の半導体装置の断面図である。図１において、半導体チップ３はポリイミド基板又はガラスエポキシ基板よりなるインターポーザ１に搭載され、封止樹脂２により封止されている。半導体チップ３はフェイスアップの状態でＤＢ材（ボンディング材）６によりインターポーザ１に固定されている。インターポーザ１の上面にはボンディングパッド５及びボールパッド８が形成されており、それぞれ配線パターンにより接続されている。
【０００５】
半導体チップ３の電極とボンディングパッド５とはＡｕワイヤ４により接続されている。また、インターポーザ１の半導体チップ３が搭載された面は、半導体チップ３、Ａｕワイヤ４、ボンディングパッド５等を保護するためにエポキシ系樹脂等よりなる封止樹脂２により封止されている。インターポーザ１のボールパッド８及びボンディングパッド５に対応する位置には、その下面側からスルーホール（ＶＩＡホール）９が設けられ、ボールパッド８及びボンディングパッド５にハンダボール７が設けられている。したがって、半導体チップ３はインターポーザ１を介して外部接続端子であるハンダボール７に電気的に接続されており、ハンダボール７はインターポーザ１の下面側に突出して設けられている。
【０００６】
図２は従来のフリップチップ実装型のＣＳＰ（チップサイズパッケージ）の断面図である。図２において、図１に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【０００７】
図２において、半導体チップ３はフェイスダウンの状態でインターポーザ１にフリップチップ実装されている。すなわち、半導体チップ３は接続用バンプ１３を有しており、接続用バンプ１３がボンディングパッド５に接続されている。半導体チップ３とインターポーザ１との間にはアンダーフィル材１１が充填され、半導体チップ３はインターポーザ１に固定されている。図１に示した半導体装置と同様に、インターポーザ１にはスルーホール（ＶＩＡホール）９が設けられ、ハンダボール７がインターポーザ１の下面側に突出して設けられている。
【０００８】
【発明が解決しようとする課題】
上述の半導体パッケージでは、半導体チップを含めたパッーケジの実装面積を縮小することにより、パッケージのサイズはほとんど半導体チップサイズまで縮小されている。したがって、パッケージ構造の二次元的な縮小はほぼ限界に達しているものと考えられ、今後は半導体装置の小型化を三次元的に考えていくことが必要となってきている。すなわち、半導体装置の実装面積ばかりでなく、実装体積をいかに小さくするかといったことが重要となってきている。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、パッケージ型の半導体装置において、簡易な構成および製造方法で三次元積層構造を可能とする半導体装置、半導体装置ユニットおよびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、該樹脂封止部に高さ方向に孔部を形成し、該孔部の内部に該外部接続端子を設け、該外部接続端子は該孔部の上開口および下開口に向けて露出してなることを特徴とする（請求項１に係る発明）。
【００１１】
また、上記の半導体装置を好適に実現するために、本発明に係る半導体装置の製造方法は、平板状の第１のリードフレームの半導体素子配設予定部位の周囲に突起部を形成し、該突起部に第１のメッキ層を形成する工程と、該第１のリードフレームの該半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と第１のメッキ層との間にボンディングワイヤを設ける工程と、該第１のリードフレームと略同一形状の第２のリードフレームの突起部に第２のメッキ層を形成する工程と、該第２のリードフレームを該第１のリードフレームと向き合わせて重ねる工程と、樹脂モールドした後、エッチングして該第１および第２のリードフレームを除去し、該第１および第２の２層のメッキ層からなる端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の四囲を該孔部の壁部に保持して形成する工程とを有する（請求項５に係る発明）。
【００１２】
上記本発明に係る半導体装置およびその製造方法により、上下双方向から接続可能な外部接続端子（端子）を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。
【００１３】
この場合、前記外部接続端子は、別々に形成された２層のメッキ層からなると、メッキ層が１層のときに樹脂封止部の樹脂と外部接続端子との熱膨張率の差に起因して起こり得る外部接続端子の反りを軽減することができて好適である。
【００１４】
また、この場合、前記樹脂封止部の前記半導体素子直上の表面に放熱板が設けられてなると（請求項２に係る発明）、放熱性が向上し、熱抵抗特性に優れた半導体装置を得ることができる。
【００１５】
このような半導体装置は、前記第２のリードフレームの前記第１のリードフレームの半導体素子配設予定部位に対向する部位に予め第３のメッキ層を形成する工程と、エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の半導体素子直上の表面に第３のメッキ層からなる放熱部を形成する工程とをさらに有する製造方法により好適に実現することができる。
【００１６】
また、本発明に係る半導体装置は、該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、該外部接続端子は該孔部の壁部の下部に保持され、該孔部の開口に該外部接続端子の上面を露出するとともに下方に向けて突設されてなることを特徴とする（請求項３に係る発明）。
【００１７】
これにより、外部接続端子の強度に優れる半導体装置を得ることができる。
【００１８】
上記の半導体装置は、平板状のリードフレームの半導体素子配設予定部位の周囲の上下面にメッキ層を形成する工程と、該リードフレームの半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と上側メッキ層との間にボンディングワイヤを設ける工程と、樹脂モールドした後、エッチングして該リードフレームを除去し、リードフレーム残部を上下からメッキ層で挟んで形成された端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の上側のメッキ層の四囲が該孔部の壁部の壁部に保持され、該リードフレーム残部および下側のメッキ層を下方に向けて突設して形成する工程とを有する半導体装置の製造方法により、好適に実現することができる。
【００１９】
この場合、１枚のリードフレームのみを使用した簡易な構成および製造方法により、好適に上記の半導体装置を実現することができる。
【００２０】
また、本発明に係る半導体装置ユニットは、上記の半導体装置が複数段積み重ねられ、各半導体装置の前記外部接続端子間に突起電極が配設され、該突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられてなると（請求項４に係る発明）、簡易な構成および製造方法で得た三次元構造の半導体装置ユニットにより、小型化を確保しながら高度集積化を図ることができる。
【００２１】
【発明の実施の形態】
本発明に係る半導体装置、半導体装置ユニットおよびその製造方法の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００２２】
まず、本実施の形態の第１の例に係る半導体装置およびその製造方法について、図３〜図７を参照して説明する。
【００２３】
本実施の形態の第１の例に係る半導体装置１０は、図３に示すように、パッケージ型の半導体装置であり、半導体素子（チップ）１２と、半導体素子１２に一端部が接続されたボンディングワイヤ１４と、ボンディングワイヤ１４の他端部に接続される端子（外部接続端子）１６とを備える。ボンディングワイヤ１４は、半導体素子１２と端子１６とを接続する意味においてインターポーザとして機能する
半導体装置１０は、半導体素子１２およびボンディングワイヤ１４が樹脂封止されて、薄厚の直方体形状に形成された樹脂封止部１８とされている。樹脂封止部１８の上面には、樹脂封止された半導体素子１２を囲うように４辺に沿って複数の孔部２０ａが形成されている。一方、樹脂封止部１８の下面にも、上面の孔部２０ａと対応する位置に複数の孔部２０ｂが形成されている。
【００２４】
端子１６は、この場合、孔部２０ａと孔部２０ｂとで構成される言わば貫通孔部２０の深さ方向中間位置、言いかえれば貫通孔部２０を画成する壁部（矢印Ａで示す。）の高さ方向中間位置において四囲（周縁）を樹脂封止部１８で挟持された状態に形成されている。端子１６は、孔部２０ａの開口（上開口）および孔部２０ｂの開口（下開口）に向けてそれぞれ露出しており、上下双方向から端子１６に電気的に接続可能になっている。端子１６は、２層の例えば金メッキ層で形成されている。この２層の金メッキ層は、それぞれ別々に形成され、相互に接着しない。なお、この場合、端子は１層のメッキ層で形成してもよい。
【００２５】
上記の半導体装置１０の製造方法について、以下説明する。
【００２６】
本実施の形態の第１の例に係る半導体装置の製造方法は、２枚のリードフレームを用いる。
【００２７】
２枚のリードフレーム（第１および第２のリードフレーム）２２ａ、２２ｂは、図４に示すように、それぞれ銅材料で平板状に形成されている（リードフレーム２２ｂについては図５（ｂ）参照。）。リードフレーム２２ａの複数の半導体素子配設予定部位（矢印Ｂで示す。）のそれぞれの四囲（周囲）に複数の突起部２４ａが形成されている。また、リードフレーム２２ｂについても、リードフレーム２２ａの複数の半導体素子配設予定部位と対応する部位に、同様に複数の突起部２４ｂが形成されている。この突起部２４ａ、２４ｂは、例えば、元厚の厚い平板状のリードフレームをエッチングして形成することができ、あるいは、平板状のリードフレームの表面にめっきや蒸着法等によって形成することができる。
【００２８】
リードフレーム２２ａ、２２ｂの突起部２４ａ、２４ｂに、例えば金メッキを行ってメッキ層（第１および第２のメッキ層）２６ａ、２６ｂを形成する。
【００２９】
リードフレーム２２ａは、図５（ａ）に示すように、半導体素子配設予定部位に半導体素子１２を配設し、半導体素子１２とメッキ層２６ａとの間にボンディングワイヤ１４を設ける。
【００３０】
ついで、図５（ｂ）に示すように、リードフレーム２２ｂをリードフレーム２２ａと向き合わせて重ねる。このとき、リードフレーム２２ａのメッキ層２６ａにリードフレーム２２ｂのメッキ層２６ｂを当接させる。リードフレーム２２ａおよびリードフレーム２２ｂの合わせ面間に、半導体素子１２等を収容した空間部（図５（ｂ）中矢印Ｃで示す。）と、収容物のない空間部（図５（ｂ）中矢印Ｄで示す。）とが交互に形成される。
【００３１】
ついで、重ね合わせたリードフレーム２２ａおよびリードフレーム２２ｂを図示しない金型内に配置し、樹脂モールドする。樹脂モールドは、例えば、エポキシ樹脂を用い、トランスファーモールド法により行う。リードフレーム２２ａおよびリードフレーム２２ｂ間の空間部Ｃ、Ｄに樹脂が充填される。
【００３２】
樹脂モールドした後、リードフレーム２２ａおよびリードフレーム２２ｂを金型から取りだし、エッチングを行う。エッチングは、例えば、薬剤としてアンモニウムアルカリエッチング液を用いたウエットエッチングである。これにより、銅材料で形成されたリードフレーム２２ａ、２２ｂが除去されるとともに、金材料で形成したメッキ層２６ａ、２６ｂが残り、図６（ａ）に示すように、メッキ層２６ａ、２６ｂの上下に孔部２０ａ、２０ｂが形成された樹脂封止部（樹脂封止層）からなる板が形成される。
【００３３】
さらに、半導体素子１２が封止された部位を挟んで図６（ａ）中左右の半導体素子１２が封止されていない部位で樹脂封止部（樹脂封止層）を切断して樹脂封止部１８を分離する。
【００３４】
これにより、半導体装置１０が完成する（図６（ｂ））。
【００３５】
以上説明した本実施の形態の第１の例に係る半導体装置１０およびその製造方法によれば、上下双方向から接続可能な端子を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。また、端子は、それぞれ別々に形成され、相互に接着しない2層のメッキ層で構成されるため、メッキ層が１層のときに樹脂封止部の樹脂と端子との熱膨張率の差に起因して起こり得る端子の反りを軽減することができる。
【００３６】
つぎに、本実施の形態の第２の例に係る半導体装置およびその製造方法について、図７および図８を参照して説明する。
【００３７】
本実施の形態の第２の例に係る半導体装置ユニット２８は、複数個の半導体装置を積重ねて三次元構造としたものである。基本となる半導体装置は、上記本実施の形態の第１の例の半導体装置１０を用いる。
【００３８】
この半導体装置１０は、例えば平面的に配置して用いる場合は、図７に示すように、はんだにより突起電極３０が形成された基板３２に実装することができる。このとき、半導体装置１０の孔部２０ｂに突起電極が挿入され、端子１６に当接し、電気的に接続される。
【００３９】
そして、三次元構造とするときは、図８に示すように、半導体装置１０の端子１６上にはんだボール（突起電極）３４を形成し、さらに半導体装置１０を積重ねる。このとき、下側の半導体装置１０は、端子１６およびはんだボール３４を介して上側の半導体装置１０と導通し、一方、端子１６および突起電極３０を介して基板３２と導通する。
【００４０】
以上のように構成した本実施の形態の第２の例に係る半導体装置ユニット２８は、簡易な構成および製造方法で三次元構造の半導体装置を得られ、小型化を確保しながら高度集積化を図ることができる。
【００４１】
つぎに、本実施の形態の第３の例に係る半導体装置およびその製造方法について、図９を参照して説明する。
【００４２】
本実施の形態の第３の例に係る半導体装置３６は、上記本実施の形態の第１の例の半導体装置１０と略同じ構成であるが、樹脂封止部１８のうち半導体素子１２直上の表面に放熱部３８が設けられている点が半導体装置１０と異なる。
【００４３】
放熱部３８は、例えば前記した半導体装置１０の製造方法において、リードフレーム２２ｂのリードフレーム２２ａの半導体素子配設予定部位に対向する部位に予め例えば金のメッキ層（第３のメッキ層）を形成した後、リードフレーム２２ａ、２２ｂを除去することにより、樹脂封止部１８の半導体素子１２直上の表面にメッキ層からなる放熱部３８を形成することができる。
【００４４】
上記本実施の形態の第３の例に係る半導体装置３６は、放熱部３８を有するため、放熱性が向上し、熱抵抗特性に優れる。
【００４５】
つぎに、本実施の形態の第４の例に係る半導体装置およびその製造方法について、図１０を参照して説明する。
【００４６】
本実施の形態の第４の例に係る半導体装置の製造方法は、前記した本実施の形態の第１の例の半導体装置の製造方法と同様に平板状のリードフレーム４０を１枚用いる。
【００４７】
そして、図１０（ａ）に示すように、リードフレーム４０の半導体素子配設予定部位（図１０中矢印Ｅで示す。）の周囲の上下面に例えば金のメッキ層４２ａ、４２ｂを形成する。
【００４８】
ついで、図１０（ｂ）に示すように、リードフレーム４０の半導体素子配設予定部位に半導体素子４４を配設するとともに半導体素子４４と上側メッキ層４２ａとの間にボンディングワイヤ４６を設ける。
【００４９】
ついで、半導体素子４４およびボンディングワイヤ４６を樹脂封止するとともに、上側メッキ層４２ａの中央部を残して周縁を樹脂封止する。形成される樹脂封止部４８は、例えば直方体状であり、上側メッキ層４２ａに達する複数の孔部５０が形成される（図１０（ｃ）参照。）。このような樹脂封止部４８は、例えば、リードフレーム４０の上面全面に平板状の樹脂封止層を形成した後、プラズマエッチング等によって孔部５０を形成することによって得ることができ、あるいは、形成される樹脂封止部４８の形状の相補形状のキャビテイを有する金型を用いて樹脂モールドすることによって得ることができる。
【００５０】
ついで、エッチングしてリードフレーム４０を除去する。このとき、下側メッキ層４２ｂに覆われたリードフレーム４０の部位は除去されずに残り、リードフレーム残部４０ａとなる。これにより、リードフレーム残部４０ａを上下からメッキ層４２ａ、４２ｂで挟んだ構成の端子５２が形成される。
【００５１】
得られる半導体装置５４は、図１０（ｃ）に示すように、端子（外部接続端子）５２を露出する孔部５０が形成された直方体状の樹脂封止部５０と、端子５２の上側のメッキ層４２ａの四囲が孔部５０の壁部に保持され、リードフレーム残部４０ａおよび下側のメッキ層４２ｂが下方に向けて突設された端子５２とで構成される。
【００５２】
以上のように構成した本実施の形態の第４の例に係る半導体装置５４は、簡易な構成および製造方法で得られ、また、三次元構造とすることにより、小型化を確保しながら高度集積化を図ることができる。また、端子５２は、リードフレーム残部４０ａを上下からメッキ層４２ａ、４２ｂで挟んだ構成であるため、強度が大きい。
【００５３】
つぎに、本実施の形態の第５の例に係る半導体装置およびその製造方法について、図１１を参照して説明する。
【００５４】
本実施の形態の第５の例に係る半導体装置５６は、基本的な構成は前記した本実施の形態の第１の例の半導体装置１０と同じである。
【００５５】
半導体装置５６は、図１１に示すように、端子１６に接続された配線部５８が樹脂封止部１８の表面に形成されている点が半導体装置１０と相違する。
【００５６】
このような配線部５８は、前記した半導体装置１０の製造方法において、リードフレーム２２ｂに例えば金のメッキ層（第４のメッキ層）をメッキ層２６ｂ（端子１６）と接続して予め形成しておき、エッチングしてリードフレーム２２ａ、２２ｂを除去することにより、樹脂封止部１８の表面にメッキ層からなる配線部５８を形成することができる。
【００５７】
上記本実施の形態の第５の例に係る半導体装置５６は、図１１に示すように例えばチップコンデンサやチップ抵抗等の部品６０を搭載し、配線部５８を介して部品６０と半導体装置５６の半導体素子との間の導通を得ることができる。
【００５８】
つぎに、本実施の形態の第６の例に係る半導体装置およびその製造方法について、図１２および図１３を参照して説明する。
【００５９】
本実施の形態の第６の例に係る半導体装置６２の基本的な構成は、本実施の形態の第１の例に係る半導体装置１０と略同じである。そのため、半導体装置１０と共通する部分については半導体装置１０と同じ参照符号を付して説明を省略し、半導体装置１０との相違点を中心として説明する。
【００６０】
本実施の形態の第６の例に係る半導体装置６２は、端子６４が半導体装置１０の端子１６と相違する。
【００６１】
端子６４は、樹脂封止部１８を貫通して樹脂封止部１８の上下面に端子６４の上下端面が露出するように形成されている。端子６４は、高さ方向中央を織り返し線として織り返したときに上下に対象な段差状に形成された端子部６４ａ、６４ｂで構成されている。
【００６２】
端子部６４ａ、６４ｂは、いずれもＡｕ層６６ａ、Ｐｄ層６６ｂおよびＮｉ層６６ｃがこの順で積層され、さらにこれら３層を覆ってＮｉ層６６ｄおよびＰｄ層６６が積層されている。
【００６３】
端子６４は、段差状に形成された端子部６４ａ、６４ｂ間の接続箇所を中心として側壁が凹状に形成されており、この凹状の箇所に樹脂が進入しているため、端子６４と樹脂封止部１８とは、より確実に密着している。また、このとき、Ｎｉ層６６ｄおよびＰｄ層６６の表面を粗く形成することにより、端子６４と樹脂封止部１８とは、さらに確実に密着する。
【００６４】
本実施の形態の第６の例に係る半導体装置６２は半導体装置１０と同様の効果を奏する。
【００６５】
半導体装置６２の製造方法を図１３を参照して説明する。
【００６６】
まず、リードフレーム２２ａ上にレジスト６８ａを設け、パターニングし、例えば真空蒸着法により開口部にＡｕ層６６ａ、Ｐｄ層６６ｂおよびＮｉ層６６ｃをこの順で蒸着して積層する（図１３（ａ））。
【００６７】
ついで、レジスト６８ａを除去した後、Ａｕ層６６ａ等の形成箇所およびその周辺を除いてレジスト６８ｂを設けＮｉ層６６ｃの上に、さらにＮｉ層６６ｄおよびＰｄ層６６ｅをこの順で積層する。これにより、積層構造の端子部６４ａが得られる（図１３（ｂ））。
【００６８】
ついで、レジスト６８ｂを除去した後、Ｐｄ層６６ｅの箇所のみを覆うようにレジスト６８ｃを設け、エッチングしてリードフレーム２２ａに凹部７０を形成する（図１３（ｃ））。
【００６９】
ついで、凹部７０に半導体素子１２を載置し、半導体素子１２および端子６４を接続するボンディングワイヤ１４を設ける（図１３（ｄ））。
【００７０】
そして、リードフレーム２２ａと同様にしてリードフレーム２２ｂに端子部６４ａと同様の構造の端子部６４ｂを形成し、端子部６４ａ、６４ｂを突き合わせるようにしてリードフレーム２２ａ、２２ｂを重ねる（図１３（ｅ））。
【００７１】
最後に、リードフレーム２２ａ、２２ｂ間に樹脂を充填した後、エッチングによりリードフレーム２２ａ、２２ｂを除去することにより、図１２に示した半導体装置６２が完成する。
【００７２】
なお、この場合、端子６４の高さが半導体素子１２の高さに比べて十分に高ければ、エッチングしてリードフレーム２２ａに凹部７０を形成する工程（図１３（ｃ））を省略し、リードフレーム２２ａの上にそのまま半導体素子１２を載置してもよい。
（付記）
（付記１） 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、
該外部接続端子は該孔部の上開口および下開口に向けて露出してなることを特徴とする半導体装置。
（付記２） 前記外部接続端子は、別々に形成された２層のメッキ層からなることを特徴とする付記１記載の半導体装置。
（付記３） 前記樹脂封止部の前記半導体素子直上の表面に放熱部が設けられてなることを特徴とする付記１または２に記載の半導体装置。
（付記４） 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に孔部を形成し、
該孔部の内部に該外部接続端子を設け、
該外部接続端子は該孔部の壁部の下部に保持され、該孔部の開口に該外部接続端子の上面を露出するとともに該下方に向けて突設されてなることを特徴とする半導体装置。
（付記５） 前記樹脂封止部の表面に前記外部接続端子に電気的に接続された配線部が設けられてなることを特徴とする付記１または２に記載の半導体装置。
（付記６） 付記１、２または４に記載の半導体装置が複数段積み重ねられ、各半導体装置の前記端子間に突起電極が配設され、該突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられてなることを特徴とする半導体装置ユニット。
（付記７） 平板状の第１のリードフレームの半導体素子配設予定部位の周囲に突起部を形成し、該突起部に第１のメッキ層を形成する工程と、
該第１のリードフレームの該半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と第１のメッキ層との間にボンディングワイヤを設ける工程と、
該第１のリードフレームと略同一形状の第２のリードフレームの突起部に第２のメッキ層を形成する工程と、
該第２のリードフレームを該第１のリードフレームと向き合わせて重ねる工程と、
樹脂モールドした後、エッチングして該第１および第２のリードフレームを除去し、該第１および第２の２層のメッキ層からなる端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の四囲を該孔部の壁部に保持して形成する工程とを有することを特徴とする半導体装置の製造方法。
（付記８） 付記７記載の方法により製造された半導体装置を複数段積み重ね、各半導体装置の前記端子間に突起電極を配設し、該突起電極を介して各半導体装置を電気的に接続して三次元構造に設けることを特徴とする半導体装置ユニットの製造方法。
（付記９） 前記第２のリードフレームの前記第１のリードフレームの半導体素子配設予定部位に対向する部位に予め第３のメッキ層を形成する工程と、
エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の半導体素子直上の表面に該第３のメッキ層からなる放熱部を形成する工程とをさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記１０） 前記第２のリードフレームに配線部となる第４のメッキ層を前記第１および第２のメッキ層と接続して予め形成する工程と、
エッチングして前記第１のリードフレームおよび該第２のリードフレームを除去し、前記樹脂封止部の表面に該第４のメッキ層からなり、前記端子と電気的に接続される該配線部を形成する工程とをさらに有することを特徴とする付記７記載の半導体装置の製造方法。
（付記１１） 平板状のリードフレームの半導体素子配設予定部位の周囲の上下面にメッキ層を形成する工程と、
該リードフレームの半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と上側メッキ層との間にボンディングワイヤを設ける工程と、
樹脂モールドした後、エッチングして該リードフレームを除去し、リードフレーム残部を上下からメッキ層で挟んで形成された端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の上側のメッキ層の四囲が該孔部の壁部に保持され、該リードフレーム残部および下側のメッキ層を下方に向けて突設して形成する工程とを有することを特徴とする半導体装置の製造方法。
（付記１２） 付記１１記載の方法により製造された半導体装置を複数段積み重ね、各半導体装置の前記端子を介してまたは端子間に配設した突起電極を介して、各半導体装置を電気的に接続して三次元構造に設けることを特徴とする半導体装置ユニットの製造方法。
【００７３】
【発明の効果】
請求項１に係る半導体装置および請求項５に係る半導体装置の製造方法によれば、樹脂封止部に高さ方向に孔部を形成し、孔部の内部に外部接続端子を設け、外部接続端子は孔部の上開口および下開口に向けて露出するため、上下双方向から接続可能な外部接続端子を有し、三次元積層構造を実現可能な半導体装置を簡易な構成および製造方法で得ることができる。
【００７４】
また、請求項２に係る半導体装置によれば、樹脂封止部の半導体素子直上の表面に放熱板が設けられるため、放熱性が向上し、熱抵抗特性に優れた半導体装置を得ることができる。
【００７５】
また、請求項３に係る半導体装置によれば、樹脂封止部に高さ方向に孔部を形成し、孔部の内部に外部接続端子を設け、外部接続端子は孔部の壁部の下部に保持され、孔部の開口に外部接続端子の上面を露出するとともに下方に向けて突設されてため、端子の強度に優れる半導体装置を得ることができる。
【００７６】
また、請求項４に係る半導体装置ユニットによれば、上記の半導体装置が複数段積み重ねられ、各半導体装置の外部接続端子間に突起電極が配設され、突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられるため、簡易な構成および製造方法で得た三次元構造の半導体装置ユニットにより、小型化を確保しながら高度集積化を図ることができる。
【図面の簡単な説明】
【図１】従来のワイヤボンディングによるファンアウト型の半導体装置の断面図である。
【図２】従来のフリップチップ実装による半導体装置の断面図である。
【図３】 本実施の形態の第１の例に係る半導体装置を一部破断して示した斜視図である。
【図４】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図４（ａ）は１枚のリードフレームの部分斜視図であり、図４（ｂ）は図４（ａ）中（ｂ）−（ｂ）線上断面図である。
【図５】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図５（ａ）は図４のリードフレームに半導体素子等を設けた状態を示す図であり、図５（ｂ）は図５（ａ）のリードフレームにもう１枚のリードフレームを重ねた状態を示す図である。
【図６】 本実施の形態の第１の例に係る半導体装置の製造方法を説明するためのものでり、図６（ａ）は図５（ｂ）のリードフレームを樹脂封止下後、エッチングしてリードフレームを除去した状態を示す図であり、図６（ｂ）は図６（ａ）の樹脂封止部を分離して１つの半導体装置を形成した状態を示す図である。
【図７】 本実施の形態の第１の例に係る半導体装置の平面的な実装例を示す断面図である。
【図８】 本実施の形態の第２の例に係る半導体装置ユニットの実装例を示す断面図である。
【図９】 本実施の形態の第３の例に係る半導体装置の断面図である。
【図１０】 本実施の形態の第４の例に係る半導体装置の製造方法を説明するためのものでり、図１０（ａ）はリードフレームの部分断面図であり、図１０（ｂ）は半導体素子等を設けた状態を示す部分断面図であり、図１０（ｃ）は完成した半導体装置が複数個連続したものの部分断面図である。
【図１１】 本実施の形態の第５の例に係る半導体装置の斜視図である。
【図１２】 本実施の形態の第６の例に係る半導体装置の断面図である。
【図１３】 本実施の形態の第６の例に係る半導体装置の製造方法を説明するためのものでり、図１１（ａ）はリードフレームにＡｕ層〜Ｎｉ層を形成した状態を示す部分断面図であり、図１１（ｂ）はＮｉ層上にさらにＮｉ層およびＰｄ層を形成して端子部を完成した状態を示す部分断面図であり、図１１（ｃ）はリードフレームに凹部を形成した状態を示す部分断面図であり、図１１（ｄ）はリードフレームに半導体素子等を設けた状態を示す部分断面図であり、図１１（ｅ）は２つのリードフレームを重ね合わせた状態を示す部分断面図である。
【符号の説明】
１０、３６、５４、５６、６２ 半導体装置
１２ 半導体素子
１４、４６ ボンディングワイヤ
１６、５２、６４ 端子
６４ａ、６４ｂ 端子部
１８、４８ 樹脂封止部
２２ａ、２２ｂ、４０ リードフレーム
２４ａ、２４ｂ 突起部
２６ａ、２６ｂ、４２ａ、４２ｂ メッキ層
２８ 半導体装置ユニット
３０ 突起電極
３２ 基板
３４ はんだボール
３８ 放熱部
４０ａ リードフレーム残部
５８ 配線部
６０ 部品
６８ａ〜６８ｃ レジスト
Claims (5)
- 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に形成された孔部を有し、
該孔部の内部に該外部接続端子を設け、
該外部接続端子は該孔部の上開口および下開口に向けて露出し、前記外部接続端子は、別々に形成されたメッキ層を向かい合わせて当接させた相互に接着しない２層のメッキ層からなることを特徴とする半導体装置。 - 前記樹脂封止部の前記半導体素子直上の表面に放熱部が設けられてなることを特徴とする請求項１記載の半導体装置。
- 半導体素子と、外部接続端子と、該半導体素子と該外部接続端子とを接続するインターポーザと、少なくとも該半導体素子を封止する樹脂封止部とを備えた半導体装置において、
該樹脂封止部に高さ方向に形成された孔部を有し、
前記外部接続端子は該孔部の内部に設けられ、
該外部接続端子は該孔部の壁部の下部に保持され、該孔部の開口に該外部接続端子の上面を露出するとともに下方に向けて突設され、
前記外部接続端子は、前記孔部の開口内に前記上面を露出する第１のメッキ層と、前記第１のメッキ層が形成されたリードフレームと、前記リードフレームの前記第１のメッキ層と反対側の面に形成された第２のメッキ層とを含み、前記リードフレームは、前記第２のメッキ層で覆われている部分がエッチング除去されずに残った残部であることを特徴とする半導体装置。 - 請求項１または３記載の半導体装置が複数段積み重ねられ、各半導体装置の前記外部接続端子間に突起電極が配設され、該突起電極を介して各半導体装置が電気的に接続されて三次元構造に設けられてなることを特徴とする半導体装置ユニット。
- 平板状の第１のリードフレームの半導体素子配設予定部位の周囲に突起部を形成し、該突起部に第１のメッキ層を形成する工程と、
該第１のリードフレームの該半導体素子配設予定部位に半導体素子を配設するとともに該半導体素子と第１のメッキ層との間にボンディングワイヤを設ける工程と、
該第１のリードフレームと略同一形状の第２のリードフレームの突起部に第２のメッキ層を形成する工程と、
該第２のリードフレームを該第１のリードフレームと向き合わせて重ねる工程と、
樹脂モールドした後、エッチングして該第１および第２のリードフレームを除去し、該第１および第２の２層のメッキ層からなる端子を露出する孔部を有し、該半導体素子および該ボンディングワイヤを封止した樹脂封止部を形成するとともに、該端子の四囲を該孔部の壁部に保持して形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296646A JP4695796B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置、半導体装置ユニットおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296646A JP4695796B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置、半導体装置ユニットおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100945A JP2003100945A (ja) | 2003-04-04 |
| JP4695796B2 true JP4695796B2 (ja) | 2011-06-08 |
Family
ID=19117842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296646A Expired - Fee Related JP4695796B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置、半導体装置ユニットおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4695796B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4705748B2 (ja) * | 2003-05-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5547703B2 (ja) * | 2011-10-17 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6577373B2 (ja) * | 2016-01-18 | 2019-09-18 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191455A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置 |
| JPH11274367A (ja) * | 1998-02-17 | 1999-10-08 | Texas Instr Inc <Ti> | ボ―ルグリッドアレ―パッケ―ジの成形方法 |
| JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2001127212A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| JP2001168224A (ja) * | 1999-12-08 | 2001-06-22 | Sony Corp | 半導体装置、電子回路装置および製造方法 |
| JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
| JP2002190551A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
-
2001
- 2001-09-27 JP JP2001296646A patent/JP4695796B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191455A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置 |
| JPH11274367A (ja) * | 1998-02-17 | 1999-10-08 | Texas Instr Inc <Ti> | ボ―ルグリッドアレ―パッケ―ジの成形方法 |
| JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2001127212A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
| JP2001168224A (ja) * | 1999-12-08 | 2001-06-22 | Sony Corp | 半導体装置、電子回路装置および製造方法 |
| JP2002190551A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100945A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493063B1 (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
| US6798049B1 (en) | Semiconductor package and method for fabricating the same | |
| TWI469309B (zh) | 積體電路封裝系統 | |
| US6664617B2 (en) | Semiconductor package | |
| US8102041B2 (en) | Integrated circuit package | |
| JPH11354669A (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| KR20080038035A (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
| JP4068336B2 (ja) | 半導体装置 | |
| KR101245454B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| TWI471991B (zh) | 半導體封裝 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
| JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| US7635642B2 (en) | Integrated circuit package and method for producing it | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20010073946A (ko) | 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |