JPH11274367A - ボ―ルグリッドアレ―パッケ―ジの成形方法 - Google Patents

ボ―ルグリッドアレ―パッケ―ジの成形方法

Info

Publication number
JPH11274367A
JPH11274367A JP11032838A JP3283899A JPH11274367A JP H11274367 A JPH11274367 A JP H11274367A JP 11032838 A JP11032838 A JP 11032838A JP 3283899 A JP3283899 A JP 3283899A JP H11274367 A JPH11274367 A JP H11274367A
Authority
JP
Japan
Prior art keywords
ball
mold
cavity
forming
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11032838A
Other languages
English (en)
Inventor
John W Orcutt
ダブリュー オーカット ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11274367A publication Critical patent/JPH11274367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ボールグリッドアレーパッケージ成形方法の
改良 【解決手段】 ボールグリッドアレーパッケージを形成
する方法において、ボールを受入れるキャビティを有す
る第１成形金型(1)と、前記第１成形金型とかみ合う第
２成形金型(7)とを設ける。キャビティ内に、ボール及
び成形組成物と接着しない変改可能な材料(3)を置く。
キャビティ内の変形可能材料の上にボール(5)を置き、
金型を閉じて、ボールがキャビティ内の変形可能材料を
変形させるようにする。第１と第２成形金型の間に成形
組成物(13)を射出成形する。第２成形金型に、キャビテ
ィに対向して垂下フィンガー(9)を設け、金型が閉じら
れるとき、ボールが変形可能材料をキャビティ内に変形
させる。ボールと第１成形金型との間に、リードフレー
ム(11)を設け、ボールはリードフレームに取り付けられ
るのが好ましい。変形可能材料が、移動する細片内に設
けられ、金型へのリードフレームの細片部分の出し入れ
と合わされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レー（ＢＧＡ）パッケージを形成する方法に関する。
【０００２】
【従来の技術】従来技術では、成形されたボールグリッ
ドアレー（ＢＧＡ）パッケージは、１つ又はそれ以上の
ボールをリードフレームに取りつけ、ボールを取りつけ
たリードフレームを、金型内に置くことにより作られ、
この金型は下成形金型にボールを受入れる凹部を有し、
上成形金型に各ボールを対応するボールを下成形金型の
凹部に押付ける垂下フィンガーを有する。次に、リード
フレームを封入するため、成形材料が金型内に射出され
る。ここで起こる問題は、成形材料は、主な部分とおそ
らくボールの全てを覆う傾向があるので、成形したパッ
ケージについてボールから成形材料を除去する別の作業
が必要になることである。これは、一般に別のすり減ら
すプロセスにより行われるが、このステップはコストと
時間がかかり、生産量が低下する場合がある。
【０００３】
【発明が解決しようとする課題】本発明は上述の問題を
解決しようとするものである。
【０００４】
【課題を解決するための手段】本発明に従えば、従来技
術の上述の問題を最小限にすることができる。
【０００５】簡単に述べると、従来技術と同様の装置
で、ボールを受入れるキャビティを有する下成形金型の
内面に別の変改可能なプラスチック層を設け、さらにオ
プションとして上成形金型内面に変改可能なプラスチッ
ク層を設けたものが開示される。プラスチックフィルム
は、金型又は成形コンパウンドと接着しない性質を有す
る。このようなプラスチックフィルムは、弗化エチレン
コポリマーから又は約100から450％の伸びの高温フィル
ムから作ることができる。一般にプラスチックフィルム
は、ロールに巻かれ、各成形の動作に適切な長さだけ金
型キャビティ内に供給するように割送られ、次に使用済
みのプラスチックフィルムを下流の第2ロールに取り上
げ、その時プラスチックフィルムがボールと成形コンパ
ウンドから分離される。その結果、金型が閉じられ、上
と下の成形金型が一緒になる時、垂下フィンガーがボー
ルを下成形金型の変改可能なプラスチックに対して押付
ける。このため、ボールがフィルムに押し込まれ、フィ
ルムを押し出すようにし、ボールの下側部分の周りのキ
ャビティの別の部分とおそらくキャビティの全ての部分
を満たす。従って、成形コンパウンドが金型キャビティ
内に射出されるとき、このような成形コンパウンドは、
ボールの下へ移動するのが防止され、ボールの横のキャ
ビティのみを満たす。次にパッケージが金型キャビティ
から取り出されるとき、プラスチックフィルムを上述の
ように除去するだけで、ボールの表面はフラッシュ(ば
り)がない。
【０００６】
【発明の実施の形態及び実施例】図１に、従来のボール
グリッドアレーパッケージを製造する従来技術の構造を
示す。ボールグリッドアレーのボール5を受入れる凹部
即ちキャビティ3を有する下成形金型1が提供される。上
成形金型7は、垂下フィンガー9を有し、金型はボールグ
リッドアレーの各ボールについて１つの垂下フィンガー
9があることが理解できる。1つ又はそれ以上のボール5
が取り付けられたリードフレーム11は、成形金型1，7内
に配置され、各ボールは対応するキャビティ3内に延
び、各垂下フィンガー9はリードフレーム11に対して対
応するボール5上に配置される。この配置の問題は、成
形材料13が、上と下の成形金型1，7内に入るとき、成形
材料のいくらかが、図2の(a)と(b)に示すようにボール5
の全てではなくても殆どを覆う傾向があることである。
従って、成形したリードフレームを金型から取り出すと
き、ボール5の表面から成形材料13の十分な量を除去
し、後にパッケージをプリント配線ボード等に半田付け
できるようにする必要があることである。そのため、成
形したパッケージに、ボールから成形材料を除去する別
の作業を行う必要がある。これは、一般に別のすり減ら
すプロセスにより行われるが、このステップはコストと
時間がかかり、生産量が減少する場合がある。
【０００７】図３を参照すると、図１と同じ配置が示さ
れ、参照番号は図１と同じ又は似た部分を指す。さら
に、変改可能なプラスチック層15がボールを受入れるキ
ャビティを有する下成形金型の内側表面に配置され、さ
らにオプションとして上金型内面に変改可能なプラスチ
ック材料の別の層17が配置される。その結果、金型が閉
じられ、上と下の成形金型が一緒になる時、垂下フィン
ガーがボールを下成形金型の変改可能なプラスチックに
対して押付ける。このため、ボールがフィルムに押し込
まれ、フィルムを押し出すようにし、ボールの下側部分
の周りのキャビティの別の部分とおそらくキャビティの
全ての部分を満たす。従って、成形コンパウンドが金型
キャビティ内に射出されるとき、このような成形コンパ
ウンドは、ボールの下へ移動するのが防止され、ボール
の横のキャビティのみを満たす。次にパッケージが金型
キャビティから取り出されるとき、上述のようにプラス
チックフィルムを除去するだけで、ボールの表面はフラ
ッシュがない。
【０００８】本発明を特定の好適な実施例により記述し
てきたが、当業者には多くの変形と改変が明らかであろ
う。それゆえ、特許請求の範囲は、従来技術に鑑み、こ
のような変形と改変を含むように解釈される。
【０００９】以上の記載に関連して、以下の各項を開示
する。 1. ボールグリッドアレーパッケージを形成する方法に
おいて、(a) ボールを受入れるキャビティを有する第
１成形金型と、前記第１成形金型とかみ合う第２成形金
型とを設け、(b) 前記キャビティ内に変改可能な材料
を置き、(c) 前記キャビティ内の前記変形可能材料の
上にボールを置き、(d) 前記金型を閉じて、前記ボー
ルが前記キャビティ内で前記変形可能材料を変形させる
ようにし、(e) 前記第１と第２の成形金型の間に成形
組成物を射出成形する、ステップを備えることを特徴と
する方法。 2. 前記第２成形金型に、前記キャビティに対向して垂
下フィンガーを設け、前記ボールが前記変形可能材料を
前記キャビティ内で変形させるステップを備える前記第
１項に記載の方法。 3. 前記ボールと前記第１成形金型との間に、リードフ
レームを設けるステップを備える前記第１項に記載の方
法。 4. 前記ボールと前記垂下フィンガーの間にリードフレ
ームを設けるステップを備える前記第２項に記載の方
法。 5． 前記変形可能材料は、移動する細片として提供さ
れ、前記第１と第２成形金型の間へのリードフレームの
細片部分の出し入れと共に割送られる前記第１項に記載
の方法。 6. 前記変形可能材料は、移動する細片として提供さ
れ、前記第１と第２成形金型の間へのリードフレームの
細片部分の出し入れと共に割送られる前記第２項に記載
の方法。 7． 前記変形可能材料は、移動する細片として提供さ
れ、前記第１と第２成形金型の間へのリードフレームの
細片部分の出し入れと共に割送られる前記第３項に記載
の方法。 8. 前記変形可能材料は、移動する細片として提供さ
れ、前記第１と第２成形金型の間へのリードフレームの
細片部分の出し入れと共に割送られる前記第４項に記載
の方法。 9. 前記変形可能材料は、前記ボール及び前記成形組成
物と本質的に接着しない前記第１項に記載の方法。 10. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第２項に記載の方法。 11. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第３項に記載の方法。 12. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第４項に記載の方法。 13. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第５項に記載の方法。 14. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第６項に記載の方法。 15. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第７項に記載の方法。 16. 前記変形可能材料は、前記ボール及び前記成形組
成物と本質的に接着しない前記第８項に記載の方法。 17． 前記第２成形金型と前記ボールとの間に変形可能
材料層を設けるステップを備える前記第１項に記載の方
法。 18． 前記第２成形金型と前記ボールとの間に変形可能
材料層を設けるステップを備える前記第２項に記載の方
法。 19． 前記第２成形金型と前記ボールとの間に変形可能
材料層を設けるステップを備える前記第３項に記載の方
法。 20． 前記第２成形金型と前記ボールとの間に変形可能
材料層を設けるステップを備える前記第４項に記載の方
法。 21. ボールグリッドアレーパッケージを形成する方法
において、ボールを受入れるキャビティを有する第１成
形金型(1)と、前記第１成形金型とかみ合う第２成形金
型(7)とを設ける。キャビティ内に、ボール及び成形組
成物と接着しない変改可能な材料(3)を置く。キャビテ
ィ内の変形可能材料の上にボール(5)を置き、金型を閉
じて、ボールがキャビティ内の変形可能材料を変形させ
るようにする。第１と第２成形金型の間に成形組成物(1
3)を射出成形する。第２成形金型に、キャビティに対向
して垂下フィンガー(9)を設け、金型が閉じられると
き、ボールが変形可能材料をキャビティ内に変形させ
る。ボールと第１成形金型との間に、リードフレーム(1
1)を設け、ボールはリードフレームに取り付けられるの
が好ましい。変形可能材料が、移動する細片内に設けら
れ、金型へのリードフレームの細片部分の出し入れと合
わされている。オプションとして、第２成形金型とボー
ルとの間に変形可能材料層を配置することもできる。
【図面の簡単な説明】
【図１】 従来のボールグリッドアレーの成形動作の概
略図。
【図２】 (a)は図１の従来の成形動作により形成され
たパッケージの断面図、（b）は(a)の一部の拡大図。
【図３】 本発明によるボールグリッドアレーの成形動
作の概略図。
【符号の説明】 1 下成形金型 7 上成形金型 3 変改可能材料 5 ボール 9 垂下フィンガー 11 リードフレーム 13 成形材料

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ボールグリッドアレーパッケージを形成
    する方法において、 (a) ボールを受入れるキャビティを有する第１成形金
    型と、前記第１成形金型とかみ合う第２成形金型とを設
    け、 (b) 前記キャビティ内に変改可能な材料を置き、 (c) 前記キャビティ内の前記変形可能材料の上にボー
    ルを置き、 (d) 前記金型を閉じて、前記ボールが前記キャビティ
    内で前記変形可能材料を変形させるようにし、 (e) 前記第１と第２の成形金型の間に成形組成物を射
    出成形する、ステップを備えることを特徴とする方法。
JP11032838A 1998-02-17 1999-02-10 ボ―ルグリッドアレ―パッケ―ジの成形方法 Pending JPH11274367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7497598P 1998-02-17 1998-02-17
US60/074975 1998-02-17

Publications (1)

Publication Number Publication Date
JPH11274367A true JPH11274367A (ja) 1999-10-08

Family

ID=22122774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11032838A Pending JPH11274367A (ja) 1998-02-17 1999-02-10 ボ―ルグリッドアレ―パッケ―ジの成形方法

Country Status (2)

Country Link
US (1) US6187612B1 (ja)
JP (1) JPH11274367A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100945A (ja) * 2001-09-27 2003-04-04 Fujitsu Ltd 半導体装置、半導体装置ユニットおよびその製造方法
US6831354B2 (en) 2001-08-10 2004-12-14 Oki Electric Industry Co, Ltd. Semiconductor package and method of fabricating same
US8154122B2 (en) 2008-05-26 2012-04-10 Samsung Electronics Co., Ltd Semiconductor package and methods of manufacturing the semiconductor package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US20060247790A1 (en) * 2005-04-30 2006-11-02 Mckay William F Shaped osteochondral grafts and methods of using same
JP5273956B2 (ja) 2007-07-02 2013-08-28 スパンション エルエルシー 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831354B2 (en) 2001-08-10 2004-12-14 Oki Electric Industry Co, Ltd. Semiconductor package and method of fabricating same
US7067357B2 (en) 2001-08-10 2006-06-27 Oki Electric Industry Co., Ltd. Semiconductor package and method of fabricating same
JP2003100945A (ja) * 2001-09-27 2003-04-04 Fujitsu Ltd 半導体装置、半導体装置ユニットおよびその製造方法
JP4695796B2 (ja) * 2001-09-27 2011-06-08 富士通セミコンダクター株式会社 半導体装置、半導体装置ユニットおよびその製造方法
US8154122B2 (en) 2008-05-26 2012-04-10 Samsung Electronics Co., Ltd Semiconductor package and methods of manufacturing the semiconductor package

Also Published As

Publication number Publication date
US6187612B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
JPH11274367A (ja) ボ―ルグリッドアレ―パッケ―ジの成形方法
US5139969A (en) Method of making resin molded semiconductor device
EP0890425B1 (en) Method of resin molding and resin molding machine
EP0747942A3 (en) Improvements in or relating to integrated circuits
EP0971401A3 (en) Method of manufacturing semiconductor devices and a resin molding machine therefor
KR970018431A (ko) 곡면 패키지 바디 프로화일을 갖는 반도체 디바이스 및 그 제조 방법
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
US20030143406A1 (en) System and method for using a pre-formed film in a transfer molding process for an integrated circuit
US5578871A (en) Integrated circuit package and method of making the same
KR100397081B1 (ko) 사출성형패키지내에집적회로실장을위한리드프레임
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
US5071612A (en) Method for sealingly molding semiconductor electronic components
KR100304680B1 (ko) 반도체장치및그제조방법
US7429342B2 (en) Method for cleaning and regenerating a mold
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
US6629351B2 (en) Apparatus and method for separating cull in a package assembly process
US6355499B1 (en) Method of making ball grid array package
KR940004590Y1 (ko) 리드프레임
JPH05237864A (ja) 樹脂封止型半導体装置の製造方法及びそれに用いる治具
KR940007948B1 (ko) 수지봉지형(封止型) 반도체장치 및 그 제조방법
JP3163743B2 (ja) 樹脂モールド装置
KR100895814B1 (ko) 반도체 패키지의 제조 방법
JP3652146B2 (ja) 半導体装置の樹脂封止金型
CN113410143A (zh) 一种面板式塑封模具及其封装方法
JP2578009B2 (ja) Ｌｅｄ発光表示素子のモールド方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721