KR940004590Y1 - 리드프레임 - Google Patents

리드프레임 Download PDF

Info

Publication number
KR940004590Y1
KR940004590Y1 KR2019910005889U KR910005889U KR940004590Y1 KR 940004590 Y1 KR940004590 Y1 KR 940004590Y1 KR 2019910005889 U KR2019910005889 U KR 2019910005889U KR 910005889 U KR910005889 U KR 910005889U KR 940004590 Y1 KR940004590 Y1 KR 940004590Y1
Authority
KR
South Korea
Prior art keywords
lead
punch
forming
lead frame
package
Prior art date
Application number
KR2019910005889U
Other languages
English (en)
Other versions
KR920020309U (ko
Inventor
변광유
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR2019910005889U priority Critical patent/KR940004590Y1/ko
Publication of KR920020309U publication Critical patent/KR920020309U/ko
Application granted granted Critical
Publication of KR940004590Y1 publication Critical patent/KR940004590Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리드프레임
제1도는 패캐이지화된 기존의 리드프레임을 포밍하는 공정을 개략적으로 도시한 부분정단면도.
제2(a)도는 본 고안을 이용한 패캐이지의 포밍방법을 개략적으로 도시한 부분정단면도, 제2(b)도는 제2(a)도의 리드부분 상세정면도.
* 도면의 주요부분에 대한 부호의 설명
1A : 상형다이 1B : 하형다이
2 : 펀치 10 및 20 : 패캐이지 본체
11 및 21 : 리드 22 : 요부
본 고안은 리드프레임에 관한 것으로서, 특히 각 리드의 외측부에 요부를 구성하여 포밍공정시 리드의 도금물질이 벗겨지는 것을 방지할 수 있는 리드프레임에 관한 것이다.
반도체 제조공정에 있어서, 다이접착(Die attach), 와이어본딩(Wire Bonding), 성형공정(Encapsulation)이 완료된 패캐이지는 포밍공정(Forming) 및 트림공정(Trimming)을 거치게된다.
포밍공정은 수평의 각 리드를 내측으로 절곡시키는 공정으로서, 다이 및 펀치를 이용하게 된다.
그 과정을 간단하게 설명하면, 제1도는 패캐이지화된 기존의 리드프레임을 포밍하는 공정을 개략적으로 도시한 부분정단면도로서, 편의상 우측 일부만을 도시하였다.
패캐이지 본체(10)가 안착되는 상형과 하형다이(1A, 1B)의 양측단에는 상하로 작동되는 펀치(2)가 설치되어 있다.
따라서, 패캐이지 본체(10)와 수평으로 돌출된 각 리드(11)는 펀치(2)의 동작으로인하여 90°하향 절곡된다.
그러나, 펀치(2)의 하단이 각 리드(11)의 외측부와 접촉하는 과정에서, 펀치(2)의 모서리에 의하여 각 리드(11)에 도금된 도금물질이 벗겨지게 되며, 이로인하여 외관상 불량은 물론 완성된 패캐이지를 기판(PCB)에 접속할 경우 납땜성능(Solderability)에 좋지 않은 영향을 준다.
본고안은 기존의 리드프레임이 갖고 있는 이와같은 문제점을 해결하기 위한 것으로서, 포밍작업시 각 리드의 도금물질이 벗겨지는 부분을 최소화시켜 외관상의 불량 및 납땜성능 저하 발생을 억제할 수 있는 리드프레임을 제공하는데 목적이 있다.
본고안에 의한 리드프레임은 포밍공정시 펀치(2)와 접촉되는 각 리드(21)의 외측부에 소정면적 및 깊이를 갖는 요부(22)를 구성한 것을 그 특징으로 한다.
이하, 본고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 패케이지화된 기존의 리드프레임의 포밍공정을 개략적으로 도시한 부분정단면도로서, 명세서 서두에서 이미 설명하였기에 중복설명은 생략한다.
제2(a)도는 본고안을 이용한 패캐이지의 포밍공정을 개략적으로 도시한 부분정단면도로서, 편의상 우측일부만 도시하였다.
제1도의 설명과 마찬가지로 다이접착, 와이어 본딩 및 성형공정이 완료된 패캐이지 본체(20)를 상, 하형 다이(1A, 1B) 사이에 안착시킨 상태에서 펀치(2)를 작동시켜 각 리드(21)를 절곡시키게 된다.
본 고안에 의한 리드프레임의 특징은 펀치(2)와 대응하는 각 리드(21)의 외측부에 소정면적 및 깊이를 갖는 요부(22)를 구성한 것이다.
펀치(2)와 접촉할 수 있도록 리드(21)의 절곡부위 및 양측면부는 원래의 상태를 유지시키며, 이 형태 범위내에서 요부(22)의 면적을 최대화시킨다.
제2(b)도는 리드(21)의 상세 부분정면도로서, 펀지(2)와 접촉되는 리드(21)의 외측부에 요부(22)가 구성된 것을 도시한다.
펀치(2)가 리드(21)의 절곡을 위하여 작동할 경우, 펀치(2)는 요부(22)의 주변{요부(22)의 양측면부 및 그 상부}과 접촉하여 리드(21)를 절곡시킴으로써 포밍공정은 요부(22)의 유무에 상관없이 수행된다.
이상과 같은 본고안은 펀치와 리드가 접촉할시, 요부에 의하여 도금된 도금물질의 벗겨짐을 최소화시킴으로써 포밍공정후, 리드의 외관상 불량 및 기판 접속시 납땜성능의 저하를 억제할 수 있는 효과가 있다.

Claims (1)

  1. 다수의 리드가 구성된 리드프레임에 있어서, 포밍공정시 펀치(2)와 접촉되는 각 리드(21)의 외측부에 소정면적 및 깊이를 갖는 요부(22)를 구성한 것을 특징으로 하는 리드프레임.
KR2019910005889U 1991-04-29 1991-04-29 리드프레임 KR940004590Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910005889U KR940004590Y1 (ko) 1991-04-29 1991-04-29 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910005889U KR940004590Y1 (ko) 1991-04-29 1991-04-29 리드프레임

Publications (2)

Publication Number Publication Date
KR920020309U KR920020309U (ko) 1992-11-17
KR940004590Y1 true KR940004590Y1 (ko) 1994-07-11

Family

ID=19313202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910005889U KR940004590Y1 (ko) 1991-04-29 1991-04-29 리드프레임

Country Status (1)

Country Link
KR (1) KR940004590Y1 (ko)

Also Published As

Publication number Publication date
KR920020309U (ko) 1992-11-17

Similar Documents

Publication Publication Date Title
US5139969A (en) Method of making resin molded semiconductor device
KR920010198B1 (ko) 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법
KR950004495A (ko) 반도체장치, 리드프레임 및 반도체장치의 제조방법
US5703396A (en) Plastic encapsulated semiconductor device having wing leads
KR20050033498A (ko) 리드 프레임의 제조 방법과 이를 이용한 반도체 장치의제조 방법, 및 반도체 장치와 이를 구비하는 휴대 기기 및전자 장치
KR940004590Y1 (ko) 리드프레임
US6627481B2 (en) Method of manufacturing a semiconductor package with a lead frame having a support structure
KR100246694B1 (ko) 절연형 반도체 디바이스의 제조 방법
US20010045628A1 (en) Frame for semiconductor package
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
JPH08172153A (ja) 半導体装置のリード加工方法及びリード加工用金型
CN212277191U (zh) 引线框架及封装体
EP4113601B1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
KR0142941B1 (ko) 반도체 패키지의 리드포밍방법 및 그 포밍장치
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2700902B2 (ja) リードフレームの製造方法
JPH0738036A (ja) 半導体装置の製造方法
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JPH0997866A (ja) リード成形方法及びリード成形用金型
JPH04246847A (ja) 半導体集積回路のパッケージ
JPH07142667A (ja) リードフレーム半導体素子搭載部のディンプルの形成方法
KR100280086B1 (ko) 반도체 패키지의 리드 프레임 구조
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040618

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee