CN218101253U - 用于半导体器件的预模制引线框架和半导体器件 - Google Patents
用于半导体器件的预模制引线框架和半导体器件 Download PDFInfo
- Publication number
- CN218101253U CN218101253U CN202221661473.2U CN202221661473U CN218101253U CN 218101253 U CN218101253 U CN 218101253U CN 202221661473 U CN202221661473 U CN 202221661473U CN 218101253 U CN218101253 U CN 218101253U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- semiconductor device
- extension
- die pad
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000000465 moulding Methods 0.000 claims abstract description 14
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000005755 formation reaction Methods 0.000 description 20
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007591 painting process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本公开的各实施例涉及用于半导体器件的预模制引线框架和半导体器件。一种用于半导体器件的预模制引线框架,包括:导电材料的层状雕刻结构,包括相对的第一表面和第二表面以及多个裸片焊盘,裸片焊盘被配置为具有安装在其上的半导体器件组件;将电绝缘材料模制到导电材料的层状雕刻结构上;其中:多个裸片焊盘中的第一裸片焊盘和第二裸片焊盘在引线框架的第一表面的相邻位置处分别呈现第一延伸部和第二延伸部;以及引线框架的第二表面具有其中缺少电绝缘材料的凹陷部分,凹陷部分在第一延伸部与第二延伸部之间以桥接状延伸。由此,提供了改进的预模制引线框架。
Description
技术领域
本说明书涉及制造半导体器件。
一个或多个实施例可以应用于制造用于半导体器件的预模制引线框架。
背景技术
半导体器件可以包括布置(附着)在诸如引线框架的衬底上的一个或多个半导体集成电路芯片或裸片。
塑料封装通常被用于半导体器件。这种封装可以包括引线框架,该引线框架提供包括导电材料(诸如铜)的基础衬底,该基础衬底的大小和形状适于容纳半导体芯片或裸片,并且针对这些芯片或裸片提供焊盘连接(引线)。
名称“引线框架(leadframe)”(或“引线框(lead frame)")目前被使用(例如,参见美国专利和商标局的USPC合并词汇表)以指示用于为集成电路芯片或裸片提供支撑的金属框架,以及将裸片或芯片中的集成电路互连到其它组件或触点的电引线。
通常使用诸如光刻技术的技术来产生引线框架。利用此技术,箔或带形式的金属(例如,铜)材料被蚀刻在顶侧和底侧上以产生各种焊盘和引线。
所谓的“预模制”引线框架包括例如使用例如平坦模制工具模制到雕刻(例如,光蚀刻)金属引线框架结构上的电绝缘树脂,诸如环氧树脂。
在蚀刻金属材料中留下的空间由预模制树脂填充,并且所得引线框架具有与原始蚀刻引线框架的厚度相同的总厚度。
在预模制(例如通过热或UV固化使模制树脂固化)之后,去飞边和涂抹工艺可以被应用以提供引线框架的清洁顶部/底部金属表面。
这种预模制引线框架被用于多种半导体器件中。
某些预模制引线框架(例如,用于封装在方形扁平无引线(QFN)封装中的功率半导体器件中)可以包括用于布置半导体芯片或裸片及相关联组件的多个裸片焊盘。
这些裸片焊盘旨在最终彼此隔离。然而,当预模制树脂被模制到引线框架的经雕刻的金属结构上时,连接杆可以用于将这些焊盘机械地耦合到引线框架内的金属(例如,铜)框架和/或耦合到引线框架内的其它裸片焊盘。
这些连接杆可以用于避免负面现象,诸如裸片焊盘的不期望的位移或引线框架的金属表面上的预模制树脂的“飞边”。
然后连接杆被移除,例如在随后的(半)蚀刻工艺期间,施加到预模制引线框架以形成用于焊接的可润湿侧面。
然而,这种处理可能留下某些在生产中难以控制的缺陷,并且可能导致在客户板级的零件报废或质量问题。
在本领域中需要有助于避免上述缺陷。
实用新型内容
本公开至少解决上述缺陷中的一些缺陷。
一个或多个实施例涉及对应的(预模制)引线框架。
一个或多个实施例涉及对应的半导体器件。方形扁平无引线(QFN)功率器件可以是这种器件的示例。
一个或多个实施例提出一种用于引线框架的金属(例如,铜)底侧和顶侧的设计,该设计提供了可以移除的临时(牺牲)连接杆,而不会负面影响例如器件封装的背侧或底侧上的裸片焊盘轮廓。
一个或多个实施例可以提供多裸片焊盘预模制引线框架,包括在引线框架的背(或底)侧处具有桥状部分的裸片焊盘连接杆。这种桥接状部分被布置成远离由此连接的裸片焊盘,并且可以在随后的处理(诸如模制之后的第二半蚀刻步骤)期间被移除,而不会对裸片焊盘的轮廓产生不利影响。
一个或多个实施例有效地减少了由于裸片焊盘缺陷引起的部分排斥。因此,包括根据实施例的预模制引线框架的半导体器件(例如,功率QFN封装)的视觉检查将识别具有规则(实际上完美)矩形轮廓的裸片焊盘(例如,低电压裸片的裸片焊盘),该规则(实际上完美)矩形轮廓在模制中具有暴露桥接的两侧的凹陷部分(腔体),桥接的两侧由于移除连接杆而“断开”。
根据本公开的第一方面,提供了一种用于半导体器件的预模制引线框架,包括:导电材料的层状雕刻结构,包括相对的第一表面和第二表面以及多个裸片焊盘,裸片焊盘被配置为具有安装在其上的半导体器件组件;将电绝缘材料模制到导电材料的层状雕刻结构上;其中:多个裸片焊盘中的第一裸片焊盘和第二裸片焊盘在引线框架的第一表面的相邻位置处分别呈现第一延伸部和第二延伸部;以及引线框架的第二表面具有其中缺少电绝缘材料的凹陷部分,凹陷部分在第一延伸部与第二延伸部之间以桥接状延伸。
在一些实施例中,多个裸片焊盘被配置为在引线框架的第一表面处具有安装在其上的半导体器件组件。
在一些实施例中,第一延伸部和第二延伸部的远端分别与第一裸片焊盘和第二裸片焊盘相距一距离;以及凹陷部分位于与在远端之间延伸的第一裸片焊盘和第二裸片焊盘相距一距离处。
在一些实施例中,第一延伸部和第二延伸部各自包括分别来自第一裸片焊盘和第二裸片焊盘的指状延伸部。
在一些实施例中,第一延伸部和第二延伸部包括分别来自第一裸片焊盘和第二裸片焊盘的相互会聚的延伸部。
根据本公开的第二方面,提供了一种半导体器件,包括:预模制引线框架,包括:导电材料的层状雕刻结构,包括相对的第一表面和第二表面以及多个裸片焊盘;电绝缘材料,模制到导电材料的层状雕刻结构上;其中:多个裸片焊盘中的第一裸片焊盘和第二裸片焊盘在引线框架的第一表面的相邻位置处分别呈现第一延伸部和第二延伸部;以及引线框架的第二表面具有其中缺少电绝缘材料的凹陷部分,凹陷部分在第一延伸部与第二延伸部之间以桥接状延伸;以及布置在第一裸片焊盘和第二裸片焊盘上的半导体器件组件。
在一些实施例中,半导体器件组件在引线框架的第一表面处被安装至第一裸片焊盘和第二裸片焊盘。
在一些实施例中,第一延伸部和第二延伸部的远端分别位于与第一裸片焊盘和第二裸片焊盘相距一距离处。
在一些实施例中,凹陷部分位于与在远端之间延伸的第一裸片焊盘和第二裸片焊盘相距一距离处。
在一些实施例中,第一延伸部和第二延伸部各自包括分别来自第一裸片焊盘和第二裸片焊盘的指状延伸部。
在一些实施例中,第一延伸部和第二延伸部包括分别来自第一裸片焊盘和第二裸片焊盘的相互会聚的延伸部。
附图说明
现在将参考附图仅以举例的方式描述一个或多个实施例,其中:
图1A和1B是预模制引线框架的平面图;
图1C示出了相互叠置的图1A和1B的视图;
图2是以放大比例再现的、图1C的由箭头II指示的部分的视图;
图3是沿图2的线III-III的截面图;
图4是在移除如本文所论述的连接元件之后,基本上与图1C相对应的预模制引线框架的视图;
图5是以放大比例再现的、图4的由箭头V指示的部分的视图;以及
图6是沿图5中的线VI-VI的截面图。
具体实施方式
除非另有指明,否则不同附图中的对应数字和符号通常指代对应部分。附图是为了清楚地说明实施例的相关方面而绘制的,并且不必按比例绘制。在附图中画出的特征的边缘不一定表示特征范围的终止。
在随后的描述中,各种具体细节被示出,以便提供对根据该描述的实施例的各种示例的深入理解。实施例可以在没有一个或多个具体细节的情况下来被获得,或者利用其他方法、组件、材料等来被获得。在其他情况下,没有详细示出或描述已知的结构、材料或操作,从而不会模糊实施例的各个方面。
在本说明书的结构中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此,可以出现在本说明书的各个点中的诸如“在实施例中”、“在一个实施例中”等的短语不一定确切地指代同一实施例。此外,特定的配置、结构或特性可以在一个或多个实施例中以任何适当的方式组合。
这里使用的标题/参考仅仅是为了方便而提供的,并且因此不限定保护范围或实施例的范围。
一个或多个实施例不包含超过常规预模制引线框架制造的额外的工艺步骤。
半导体器件(诸如,例如功率器件)包括衬底(引线框架),半导体芯片或裸片和其它电组件用焊接胶或其它工艺被安装在该衬底上,其中导线和/或“带状物”提供电连接至半导体芯片。
模制树脂(例如环氧树脂)的封装将这些元件结合到半导体器件的(塑料)主体中。
衬底或引线框架12例如从金属材料(铜)的箔或条带开始生产,在其上例如通过光刻技术提供“雕刻”构造。
在预模制引线框架中,预模制树脂被模制到引线框架的雕刻金属结构上以填充其中留下的空间。所得的“预模制”引线框架具有与原始金属材料薄片或箔相同的厚度。
进一步处理(例如,第二蚀刻步骤)可以被应用至预模制引线框架以出于各种原因(诸如,例如,针对焊接或连接杆提供引线框架的可润湿侧面)而移除额外的铜。
预模制引线框架可以包括两个或多个裸片焊盘(即,半导体芯片和/或其它组件旨在附接至其上的区域)并且可以呈现复杂的设计。
这使得与引线框架中的外部杆的连接变得困难,尤其是在追求焊盘数目最大化的情况下。
稳定性,即在预模制期间避免不希望的变形/位移,并且针对额外的焊盘节省空间是表明在引线框架的雕刻金属结构的底部或后侧处的邻近的裸片焊盘之间形成临时(牺牲)连接杆的因素。
这些杆最终被移除,例如通过在第二蚀刻步骤期间的化学反应,使得裸片焊盘最终彼此隔离(机械地和电地)。
处理可以通过预模制引线框架的背侧或底侧的视觉检查来被检测,其中在金属(例如,铜)被移除从而暴露预模制树脂的地方可见空隙空间(腔体)。
除非另有指明,否则如在上文中所讨论的引线框架处理在本领域中是常规的,这使得不需要在本文中提供更详细的描述。
在执行上述讨论的操作中遇到的问题涉及诸如蚀刻的工艺中固有的公差,其最终影响裸片焊盘的最终形状(轮廓)。
例如,不期望的不良蚀刻可能导致剩余的金属材料超过(即,不期望地突出)裸片焊盘的期望矩形形状。
备选地,在过蚀刻的情况下,金属材料可以从裸片焊盘的外围不合期望地被移除,从而再次产生不合需要地不规则矩形裸片焊盘形状。
即:在不良蚀刻的情况下,不期望的金属材料可能保持附着;并且在过蚀刻的情况下比期望的更多的材料可以被移除。
在这两种情况下,裸片焊盘的形状将呈现被认为是预模制引线框架的缺陷的不期望的不受控制的突出或缺口。
这些缺陷在裸片焊盘表面处是可见的,并且与期望的(例如,基本上矩形的)形状的偏差可能不利地影响封装电阻和/或焊料可靠性。
通过更精确地控制例如第二蚀刻工艺的参数,和/或修改在衬底(例如印刷电路板或PCB)处安装有半导体产品的焊料蚀刻掩模,可以试图减轻这种缺点。
这些解决方案可能不期望地增加制造引线框架和对应的半导体器件的成本,而不能完全克服前述缺点。
图1A和1B是预模制引线框架12的部分的平面图(分别在顶侧或前侧的水平处和在底侧或后侧的水平处)。
如先前所论述(并且除此之外在本领域中的常规的),引线框架12包括通过蚀刻金属箔或条带而形成的雕刻金属(例如,铜)结构,包括多个裸片焊盘,一个或多个半导体芯片和相关联的组件旨在例如经由裸片附着材料安装到多个裸片焊盘上。
为了简化和便于解释,说明书和附图涉及(仅)两个裸片焊盘的存在,分别指示为12A和12B。如上所述,一个或多个实施例可有利地被应用于包含较多数目的(三个或三个以上)裸片焊盘的引线框架。
仅如在图1A中所示,裸片焊盘12A和12B用于容纳附着在其上的半导体芯片或裸片,或者可能的诸如“带”之类的组件,这尤其是功率器件的情况。
本领域的技术人员将另外了解,本文中所论述的实施例对于旨在安装至诸如12A、12B等裸片焊盘上的诸如C、R1、R2等组件的性质和配置来说大体上是“透明的”。
在本文所描述的示例中,假定两个裸片焊盘12A和12B经由一个(或有利地,多个)牺牲连接杆被(暂时地)连接,同时将预模制树脂14模制到引线框架12的金属结构上以提供预模制引线框架,如除此之外在本领域中常规的。
然后至少部分地移除牺牲连接杆,使得两个裸片焊盘12A和12B最终被隔离。
为了简单和易于解释,所示的示例涉及一种这样的连接杆,包括:在引线框架12的表面(例如,前表面或顶表面)中的一个表面处的(导电)裸片焊盘12A、12B的相应延伸部120A、120B,以及耦合延伸部120A、120B的(导电)桥接元件120C,桥接元件120C被提供在引线框架12的相对的表面(例如,这里是背表面或底表面)上。
元件120C在延伸部120A、120B之间以桥接状延伸,实际上是一体的,因此在裸片焊盘12A、12B之间提供(临时)机械和电连接。
此外,虽然为了简单起见,在此示出了单个组的来自裸片焊盘13A、12B的两个延伸部120A、120B以及在其间延伸成桥接状的连接元件120C,但是可以在引线框架12中在预模制期间期望(临时)连接诸如12A、12B的多个裸片焊盘的位置处提供多个这样的组。
在图1C中延伸部120A、120B(在引线框架的一侧上)与桥接元件120C(在引线框架的另一侧上)之间的空间关系被进一步示例。
图1C实质上再现如图1B中所示出的引线框架12在背表面或底表面的水平处的平面图,其中引线框架12的金属部分在引线框架12的正表面或顶表面处的布局以虚线被再现。
在图2的放大视图中这种空间关系被进一步示例,同时图3的截面图进一步详述了延伸部120A、120B和桥接部120C之间的相对位置。
应当了解:图3的截面图是沿着图2的线III-III截取的,此线在延伸部120A处具有90°弯曲(其中桥接元件120C的末端部分位于引线框架12的相对侧上的对应位置中);并且在图3的截面图中,引线框架12的底表面或背表面面向上,而顶表面或正表面面向下。
而且,在保持它们之间的连接的同时,延伸部120A和120B两者以及桥接状元件120C可以具有一定自由度的形状和大小。
有利地,延伸部120A、120B被形成在相邻位置处,使得这些延伸部的远端位于其间的短距离处。
直线或基本直线(四边形)形状被发现对于延伸部120A、120B是有利的。
类似地,具有圆形边缘的线性(例如矩形)形状被发现对于桥接状连接元件120C是有利的。
图3的截面图示出预模制封装材料14以穿透引线框架12的雕刻金属(例如,铜)结构中填充其中的空隙的可能性。
因此,图1A至1C、图2和图3是将电绝缘材料14模制到导电材料的层状雕刻结构上以产生引线框架12的示例,引线框架12包括被配置为具有安装在其上的半导体器件组件C、R1、R2的多个裸片焊盘12A、12B。
引线框架12具有相对的第一表面和第二表面以及一对(或多对)裸片焊盘12A、12B。如所示,这些裸片焊盘12A、12B经由旨在至少部分地被移除的(至少一个)牺牲耦合形成件被耦合;此后,当将电绝缘材料(即,预模制树脂14)模制到引线框架12的导电材料的层状雕刻结构上时,这些牺牲耦合形成件已经有助于抵消裸片焊盘的不期望的位移。
以此方式,裸片焊盘12A、12B可以如期望的最终被解耦。
如所示,第一裸片焊盘12A的第一延伸部120A和第二裸片焊盘12B的第二延伸部120B被提供在导电材料的层状雕刻结构的第一表面(例如,前表面或顶表面)处,例如在制造该金属(例如,铜)结构期间,如本领域中常规的(例如,通过光刻)。
如所示,延伸部120A和120B在引线框架12的第一表面的相邻位置处被提供(被形成)。
如图所示,在引线框架12的层状雕刻结构的第二表面(例如,背面或底面)处提供(导电)形成件120C。同样,这可以在制造该金属(例如铜)结构期间发生,如本领域中常规的。
如图3中可见的,例如,形成件120C在第一延伸部120A与第二延伸部120B之间以桥接状延伸,从而提供裸片焊盘12A、12B的牺牲耦合形成件(连接杆)。
如所示,第一延伸部120A和第二延伸部120B被有利地提供为指状延伸部和/或有利地具有位于离裸片焊盘12A、12B一距离处的远端,而元件或形成件120C在这些远端之间延伸成桥接状。
结果,形成件120C最终位于离裸片焊盘12A、12B一距离处。
有利地,第一延伸部120A和第二延伸部120B被提供为来自裸片焊盘12A、12B的相互会聚的延伸部。
如所论述,在模制(并且例如经由热或UV固化而固化)绝缘预模制材料14之后,(多个)牺牲耦合形成件(诸如120A、120B、120C)至少部分地被移除以隔离裸片焊盘12A、12B,绝缘预模制材料14穿透(例如,参看图3)到引线框架12的层状雕刻金属结构中的空隙中。
这种至少部分的移除可以包括至少部分地移除(例如,在用于形成焊料可润湿侧面的进一步蚀刻步骤期间)在第一延伸部120A和第二延伸部120B之间延伸的桥接状的形成件120C。
为了简单起见,跳过图6,可以注意到:作为移除桥接形成件120C(其轮廓以虚线示出)的结果,裸片焊盘12A、12B在引线框架的前表面或顶表面的相邻位置处(在图6中向下指向)仍然呈现第一延伸部120A和第二延伸部120B;并且相反,引线框架12的背表面或底表面具有在第一延伸部120A与第二延伸部120B(后者提供在引线框架的正面或顶面处)之间(在引线框架12的背面或底面处)延伸成桥接状的凹陷部分(腔体)120C’。
如图4和5的视图中所示例的,移除桥接形成件或元件120C(例如,经由“二次”蚀刻)在腔体120C’中留下朝向周围金属部件的非常“清洁”的表面N。
因此,裸片焊盘12A、12B被分离,而不会在它们的轮廓中产生不期望的缺陷(例如,由于不良蚀刻而产生的突出或由于过度蚀刻而产生的缺口)。
如图4和5的视图中所示例,桥接状元件120C因此被移除而不会不利地影响裸片焊盘12A、12B的轮廓。换言之,由于由桥接元件120C表示的连接杆被移除,所以在裸片焊盘12A、12B的暴露表面上不产生缺陷。
应当了解,提供在相对的(此处为前或顶)表面上的裸片焊盘延伸部120A、120B决不会受到桥接状元件(连接杆)120C的移除的影响。
在不违背基本原则的情况下,在不脱离保护范围的情况下,细节和实施例可以相对于前面仅以示例的方式描述的内容甚至显著变化。
权利要求是本文提供的关于实施例的技术教导的整体部分。
保护范围由所附权利要求确定。
条款1.一种方法,包括:
将电绝缘材料模制到导电材料的层状雕刻结构上以产生引线框架,所述引线框架具有相对的第一表面和第二表面并且包括被配置为具有安装在其上的半导体器件组件的第一裸片焊盘和第二裸片焊盘;
在导电材料的所述层状雕刻结构中,在所述引线框架的所述第一表面的邻近位置处,提供来自所述第一裸片焊盘的第一延伸部和来自所述第二裸片焊盘的第二延伸部;
在导电材料的所述层状雕刻结构中,在所述引线框架的所述第二表面处,提供耦合所述第一延伸部和所述第二延伸部的桥接形成件,其中所述第一延伸部和所述第二延伸部加上其间的所述桥接形成件提供所述第一裸片焊盘和所述第二裸片焊盘的耦合形成件;
将电绝缘材料模制到导电材料的所述层状雕刻结构上;以及
在所述模制之后,至少部分地移除在所述第一延伸部与所述第二延伸部之间的所述桥接形成件,以将所述第一裸片焊盘与所述第二裸片焊盘解耦。
条款2.根据条款1所述的方法,进一步包括在所述引线框架的所述第一表面处将半导体器件组件安装至所述第一裸片焊盘和所述第二裸片焊盘。
3.根据条款1所述的方法,其中:
提供所述第一延伸部和所述第二延伸部包括分别形成所述第一延伸部和所述第二延伸部的远端,所述第一延伸部和所述第二延伸部的远端分别位于与所述第一裸片焊盘和所述第二裸片焊盘相距一距离处;以及
提供所述桥接形成件包括在所述第一延伸部和所述第二延伸部的所述远端之间形成所述桥接形成件,其中所述桥接形成件位于与所述第一裸片焊盘和所述第二裸片焊盘相距一距离处。
4.根据条款1所述的方法,其中提供所述第一延伸部和所述第二延伸部包括将所述第一延伸部和所述第二延伸部分别形成为来自所述第一裸片焊盘和所述第二裸片焊盘的指状延伸部。
5.根据条款1所述的方法,其中提供所述第一延伸部和所述第二延伸部包括将所述第一延伸部和所述第二延伸部分别形成为来自所述第一裸片焊盘和所述第二裸片焊盘的相互会聚的延伸部。
6.根据条款1所述的方法,其中至少部分地移除所述桥接形成件是结合所述引线框架的可润湿侧面的形成来执行的。
7.根据条款1所述的方法,其中至少部分地移除所述桥接形成件在所述引线框架的所述第二表面处留下腔体。
Claims (11)
1.一种用于半导体器件的预模制引线框架,其特征在于,包括:
导电材料的层状雕刻结构,包括相对的第一表面和第二表面以及多个裸片焊盘,所述裸片焊盘被配置为具有安装在其上的半导体器件组件;
将电绝缘材料模制到导电材料的所述层状雕刻结构上;
其中:
所述多个裸片焊盘中的第一裸片焊盘和第二裸片焊盘在所述引线框架的所述第一表面的相邻位置处分别呈现第一延伸部和第二延伸部;以及
所述引线框架的所述第二表面具有其中缺少所述电绝缘材料的凹陷部分,所述凹陷部分在所述第一延伸部与所述第二延伸部之间以桥接状延伸。
2.根据权利要求1所述的预模制引线框架,其特征在于,所述多个裸片焊盘被配置为在所述引线框架的所述第一表面处具有安装在其上的半导体器件组件。
3.根据权利要求1所述的预模制引线框架,其特征在于:
所述第一延伸部和所述第二延伸部的远端分别与所述第一裸片焊盘和所述第二裸片焊盘相距一距离;以及
所述凹陷部分位于与在所述远端之间延伸的所述第一裸片焊盘和所述第二裸片焊盘相距一距离处。
4.根据权利要求1所述的预模制引线框架,其特征在于,所述第一延伸部和所述第二延伸部各自包括分别来自所述第一裸片焊盘和第二裸片焊盘的指状延伸部。
5.根据权利要求1所述的预模制引线框架,其特征在于,所述第一延伸部和所述第二延伸部包括分别来自所述第一裸片焊盘和所述第二裸片焊盘的相互会聚的延伸部。
6.一种半导体器件,其特征在于,包括:
预模制引线框架,包括:
导电材料的层状雕刻结构,包括相对的第一表面和第二表面以及多个裸片焊盘;
电绝缘材料,模制到导电材料的所述层状雕刻结构上;
其中:
所述多个裸片焊盘中的第一裸片焊盘和第二裸片焊盘在所述引线框架的所述第一表面的相邻位置处分别呈现第一延伸部和第二延伸部;以及
所述引线框架的所述第二表面具有其中缺少所述电绝缘材料的凹陷部分,所述凹陷部分在所述第一延伸部与所述第二延伸部之间以桥接状延伸;以及
布置在所述第一裸片焊盘和所述第二裸片焊盘上的半导体器件组件。
7.根据权利要求6所述的半导体器件,其特征在于,所述半导体器件组件在所述引线框架的所述第一表面处被安装至所述第一裸片焊盘和所述第二裸片焊盘。
8.根据权利要求6所述的半导体器件,其特征在于,所述第一延伸部和所述第二延伸部的远端分别位于与所述第一裸片焊盘和所述第二裸片焊盘相距一距离处。
9.根据权利要求8所述的半导体器件,其特征在于,所述凹陷部分位于与在所述远端之间延伸的所述第一裸片焊盘和所述第二裸片焊盘相距一距离处。
10.根据权利要求6所述的半导体器件,其特征在于,所述第一延伸部和所述第二延伸部各自包括分别来自所述第一裸片焊盘和所述第二裸片焊盘的指状延伸部。
11.根据权利要求6所述的半导体器件,其特征在于,所述第一延伸部和所述第二延伸部包括分别来自所述第一裸片焊盘和所述第二裸片焊盘的相互会聚的延伸部。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102021000017231A IT202100017231A1 (it) | 2021-06-30 | 2021-06-30 | Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti |
IT102021000017231 | 2021-06-30 | ||
US17/848,612 US20230005824A1 (en) | 2021-06-30 | 2022-06-24 | Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device |
US17/848,612 | 2022-06-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218101253U true CN218101253U (zh) | 2022-12-20 |
Family
ID=84479373
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210757739.1A Pending CN115547840A (zh) | 2021-06-30 | 2022-06-29 | 制造半导体器件的衬底的方法、对应衬底和半导体器件 |
CN202221661473.2U Active CN218101253U (zh) | 2021-06-30 | 2022-06-29 | 用于半导体器件的预模制引线框架和半导体器件 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210757739.1A Pending CN115547840A (zh) | 2021-06-30 | 2022-06-29 | 制造半导体器件的衬底的方法、对应衬底和半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN115547840A (zh) |
-
2022
- 2022-06-29 CN CN202210757739.1A patent/CN115547840A/zh active Pending
- 2022-06-29 CN CN202221661473.2U patent/CN218101253U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115547840A (zh) | 2022-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100517682C (zh) | 半导体器件及其制造方法 | |
CN102714201B (zh) | 半导体封装和方法 | |
US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
JP2004500718A5 (zh) | ||
US11764075B2 (en) | Package assembly for plating with selective molding | |
KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
CN218101253U (zh) | 用于半导体器件的预模制引线框架和半导体器件 | |
EP4113601B1 (en) | Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
EP4016617A1 (en) | Method of manufacturing semiconductor devices, component for use therein and corresponding semiconductor device | |
US20050062139A1 (en) | Reinforced die pad support structure | |
CN217507315U (zh) | 半导体器件和引线框 | |
JPH0254665B2 (zh) | ||
JP4330980B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP3805767B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 | |
JPH0472389B2 (zh) | ||
JP2006140522A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP3127104B2 (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
JPH11176992A (ja) | 半導体装置 | |
JPH07307408A (ja) | Icパッケージおよびその組立方法 | |
KR100726778B1 (ko) | 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 | |
CN115692212A (zh) | 制造用于半导体器件的衬底的方法、对应的衬底和半导体器件 | |
CN116364686A (zh) | 引线框架和单相模块 | |
JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0471340B2 (zh) | ||
JPH0242751A (ja) | 樹脂封止形半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |