KR100726778B1 - 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 - Google Patents

반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR100726778B1
KR100726778B1 KR1020060003108A KR20060003108A KR100726778B1 KR 100726778 B1 KR100726778 B1 KR 100726778B1 KR 1020060003108 A KR1020060003108 A KR 1020060003108A KR 20060003108 A KR20060003108 A KR 20060003108A KR 100726778 B1 KR100726778 B1 KR 100726778B1
Authority
KR
South Korea
Prior art keywords
die pad
leads
semiconductor chip
lead
lead frame
Prior art date
Application number
KR1020060003108A
Other languages
English (en)
Inventor
하금환
문대홍
이상무
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020060003108A priority Critical patent/KR100726778B1/ko
Application granted granted Critical
Publication of KR100726778B1 publication Critical patent/KR100726778B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/007—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows comprising deodorising, fragrance releasing, therapeutic or disinfecting substances
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/02—Bed linen; Blankets; Counterpanes
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G2009/001—Anti-allergen; Anti-mite
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G2009/004—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows comprising magnets
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G2200/00—Details not otherwise provided for in A47G
    • A47G2200/10—Magnetism
    • A47G2200/106—Permanent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Pulmonology (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은: 반도체 칩이 안착되는 것으로, 몰딩 후에 저면이 외부로 노출되는 다이 패드와; 상기 다이 패드 외곽에 배치되며, 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하는 외곽 리드들과; 상기 다이 패드의 내곽에 배치되어 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하며, 몰딩 후에 저면이 외부에 노출되는 내곽 리드들과; 상기 다이 패드와 상기 외곽 리드들을 지지하는 타이바와; 상기 각각의 내곽 리드들의 적어도 일측면 및 이와 인접하는 다이 패드 일부에 부착되어 상기 내곽 리드들을 지지하는 절연 부재를 구비하는 반도체 패키지용 리드 프레임을 제공한다.

Description

반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법{Lead frame for semiconductor package and method of manufacturing the semiconductor package}
도 1은 통상적인 반도체 패키지에 구비된 리드 프레임을 도시한 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 도면으로서, 반도체 칩과 패키지 된 상태를 도시한 단면도이다.
도 3은 도 2의 저면을 도시한 배면도이다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 리드 프레임(110)을 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 도면으로써 반도체 칩과 패키지 된 상태를 도시한 단면도이다.
도 6은 도 4의 리드 프레임과 비교되는 리드 프레임을 도시한 평면도이다.
도 7은 도 4의 A부를 확대 도시한 평면도이다.
도 8은 도 7의 변형예를 도시한 평면도이다.
도 9는 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조방법을 도시한 흐름도이다.
도 10a 내지 도 10d는 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조방법의 각 단계를 도시한 평면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
110: 리드 프레임(리드 프레임 원자재) 112: 다이 패드
113: 내곽 리드 114: 외곽 리드
116: 타이바 117: 패드 외곽부
118: 방사부 119: 지지부
120: 반도체 칩 130: 와이어
140: 몰딩물 160: 절연 부재
본 발명은 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법에 관한 것으로서, 보다 상세하게는 반도체 칩을 실장하는 다이 패드 저면이 외부로 노출되는 구조를 가지며, 상기 반도체 칩과 외부 기판을 전기적으로 연결하는 리드들 일부가 외부로 노출되는 구조를 가진 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법에 관한 것이다.
도 1에는 통상적인 반도체 패키지에 사용되는 리드 프레임 중 하나의 예가 도시되어 있다. 도 1을 참조하면, 통상적인 리드 프레임(10)은, 반도체 칩을 장착하기 위한 다이 패드(12)와, 상기 다이 패드(12) 주위에 배치되는 다수의 리드(14)들과, 상기 리드(14)들과 다이 패드(12)를 임시적으로 지지하는 타이바(16)를 포함하고 있다.
상기 리드 프레임 및 이를 구비한 반도체 패키지는 다양한 어플리케이션의 등장과 사용의 요구에 따라서 여러 구조를 가지고 있다. 그 예를 들면, 도 2에 도시된 바와 같이, QFN 타입의 반도체 패키지(QFP, Quad Flat Non-Leaded package)의 제조에 사용될 수 있다. 이 경우에, 반도체 칩(20)은 다이 패드(12)의 표면에 접착부재(22)를 매개로 접착되고 반도체 칩의 전극부(23)는 본딩 와이어(30)를 통해 리드(14)에 전기적으로 접속된다. 그 후에, 통상 수지제로 이루어진 몰드물(40)에 의하여, 반도체 칩(20), 다이 패드(12), 본딩 와이어(30), 및 리드(14)를 함께 매립되어 고정된다.
최근에는 반도체 패키지의 다핀화 경향에 따라서 반도체 칩(20)의 전극부(23) 수 및 이와 접합되는 리드(14)들의 수가 증가하고 있으며, 이에 따라서 특히 반도체 칩(20)에서 많은 열이 발생하게 된다. 그런데, 상기 몰딩물(40)이 리드(14), 반도체 칩(20) 및 다이 패드(12) 상하면을 전부 매립하도록 형성된 경우에는, 반도체 패키지 특히 반도체 칩(20)으로부터 발생한 열이 외부로 원활하게 방출되지 않게 된다.
따라서 도 2 및 도 3에 도시된 바와 같이 반도체 칩을 실장하는 다이 패드(12)의 저면을 외부로 노출할 수 있다. 상기 구조로 인하여 반도체 패키지의 열방출 능력이 향상된다. 그러나 이 경우 리드에서 외부 기판과 전기적으로 연결되는 랜드(land, 14a)가 몰딩물(40) 외부에 위치할 수 밖에 없음으로 인하여 리드 단자부의 수가 한정될 수 밖에 없고, 반도체 칩과의 거리가 멀어지게 됨으로써 회로의 처리 속도 또한 늦는다는 문제가 있다.
본 발명은, 반도체 패키지의 열방출 능력이 향상되고, 리드 단자부의 수가 증가하며 회로 처리 속도도 빨라짐과 동시에 패키지 제조 공정 중에 신뢰성이 높은 구조를 가진 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 패키지용 리드 프레임은: 반도체 칩이 안착되는 것으로, 몰딩 후에 저면이 외부로 노출되는 다이 패드와; 상기 다이 패드 외곽에 배치되며, 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하는 외곽 리드들과; 상기 다이 패드의 내곽에 배치되어 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하며, 몰딩 후에 저면이 외부에 노출되는 내곽 리드들과; 상기 다이 패드와 상기 외곽 리드들을 지지하는 타이바와; 상기 각각의 내곽 리드들의 적어도 일측면 및 이와 인접하는 다이 패드 일부에 부착되어 상기 내곽 리드들을 지지하는 절연 부재를 구비한다.
이 경우, 상기 절연 부재는 상기 각각의 내곽 리드들의 일부를 가로지르도록 부착된 것으로, 상기 내곽 리드의 단자부 상에는 배치되지 않는 형상일 수 있다. 이와 달리 상기 절연 부재는 상기 내곽 리드들 전부를 덮도록 배치되며, 상기 내측 리드의 단자부와 대응되는 위치에 홀이 형성된 형상일 수도 있다.
한편, 본 발명의 다른 측면의 실시예에 따른 반도체 패키지 제조방법은: 리드 프레임 원자재를 제공하는 단계와; 상기 리드 프레임 원자재를 가공하여, 반도체 칩이 안착되는 다이 패드와, 상기 다이 패드 외곽에 배치된 외곽 리드들과, 상기 다이 패드 내곽에 배치된 내곽 리드들과, 상기 다이 패드와 내곽 리드들과 외곽 리드들을 지지하는 타이바를 형성하는 단계와; 상기 내곽 리드들을 지지하도록 상기 내곽 리드들의 적어도 일측면을 따라서 절연 부재를 부착하는 단계와; 상기 내곽 리드들을 타이바와 분리하는 단계와; 상기 외곽 리드들 및 상기 내곽 리드들의 전극 접속부들을 상기 반도체 칩의 전극부들에 와이어 본딩하는 단계와; 적어도 상기 다이 패드 및 내곽 리드 저면을 외부로 노출하며, 상기 반도체 칩 및 상기 리드 프레임 원자재 일부를 몰딩하는 단계를 포함한다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 리드 프레임(110)을 도시하고, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 도면으로써 반도체 칩과 패키지 된 상태를 도시한다. 도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 패키지용 리드 프레임(110)은 다이 패드(112)와, 외곽 리드(114)들과, 내곽 리드(113)들과, 절연 부재(160)를 구비한다.
다이 패드(112)에는 반도체 칩(120)이 안착된다. 이 경우 상기 반도체 칩과 다이 패드(112) 사이는 접착제(122)를 매개로 접착될 수 있고, 와이어(130)에 의하여 리드(113, 114)들과 본딩될 수 있다.
외곽 리드(114)들은 상기 다이 패드(112) 외곽에 배치되어, 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하는 기능을 한다. 이 경우 상기 리드 프레임(110)이 QFN(Quad Flat Non lead package)형과 같은 구조라면, 상기 외곽 리드 (114)들은 상기 다이 패드(112)를 중심으로 방사되는 형상을 가질 수 있다. 상기 외곽 리드(114)는 외곽 리드(114)용 지지 테이프(165)에 의하여 지지될 수 있다.
상기 다이 패드(112) 및 외곽 리드(114)들은 타이바(116)에 의하여 지지될 수 있다. 상기 타이바(116)는, 다이 패드(112)와 외곽 리드(114) 사이에 배치되는 패드 외곽부(117)와, 상기 패드 외곽부의 모서리로부터 방사형으로 연장 형성된 방사부(118)와, 상기 외곽 리드(114)들과 타이바(116)를 연결하는 지지부(119)를 구비할 수 있다. 통상 상기 지지부(119)는 반도체 패키징 공정 후에 제거된다.
내곽 리드(113)는 상기 다이 패드(112)의 내곽에 배치되어 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결한다. 이 내곽 리드(113)는 다이 패드(112)와 같이 타이바(116)의 패드 외곽부(117)에 의하여 임시로 지지될 수 있으며, 후술할 절연 부재(160)가 내부 리드들에게 부착된 후에, 상기 패드 외곽부(117)와 내곽 리드(113)들이 분리될 수 있다. 이 내곽 리드(113)는 몰딩물(140)에 의하여 몰딩된 후에 저면이 외부에 노출되도록 형성된다.
한편 하나의 리드 프레임(110)은 도 4 및 도 5에 도시된 바와 같이 하나의 다이 패드를 구비할 수도 있다. 그러나 본 발명은 이에 한정되는 것이 아니라 리드 프레임이 두 개 이상의 다이 패드(112)를 구비하며 상기 내곽 리드(113)들이 상기 다이 패드(112)들 중 적어도 하나에 대응하여 위치할 수도 있고, 이와 더 달리 세 개 이상의 다이 패드(112)들이 구비될 수 있다.
이와 같이 반도체 칩(120)이 실장되는 다이 패드(112)의 저면이 외부로 노출되어 있음으로써 반도체 칩(120)으로부터 발생하는 열을 외부로 원활히 방출될 수 있다.
또한, 상기 다이 패드(112) 내곽에, 외부 기판 및 반도체 칩(120) 사이를 전기적으로 연결하는 내곽 리드(113)가 구비되어 있음으로써 종래에 비해 많은 단자부를 확보할 수 있다. 더욱이, 내곽 리드(113)가 반도체 칩(120)과 가까이 위치하고, 그 저면이 외부와 노출되어 바로 랜드(land) 기능을 함으로써, 회로 처리 속도가 빨라지게 된다.
한편, 만약 도 6에 도시된 바와 같이, 각각의 내곽 리드(113)들이 임시로 타이바(116)의 패드 외곽부(117)에 결합되어 지지되어 있고, 상기 반도체 칩(120)과 리드 간의 패키징 및 몰딩 작업이 끝난 후에 상기 패드 외곽부(117)와 내곽 리드(113)들 사이(S)가 쏘잉(sawing) 작업을 통하여 분리된다면, 쏘잉 작업시 가해지는 물리적인 힘으로 인하여 내곽 리드(113)의 편평성이 저하되고 절단면이 거칠어질 수 있으며, 이로써 신뢰성 품질이 떨어지게 된다. 이와 더불어 상기 문제점을 조금이나마 해소하기 위하여는 쏘잉 스피드를 낮게 하여야 하나, 이로 인하여 생산성이 저하되어 제조비용이 증가된다. 한편 쏘잉 작업 대신 프레스 작업이 행해질 수 있으나, 이 경우에도 상기 문제점이 동일하게 발생한다.
따라서 본 발명은 이러한 문제점을 해결하기 위하여, 특히 도 7 및 도 8에 도시된 바와 같이 상기 각각의 내곽 리드(113)들 상면 또는 저면 중 적어도 하나와 접촉하여 상기 내곽 리드(113)들을 지지하는 절연 부재(160)를 구비한다. 즉, 절연 부재(160)가 내곽 리드(113)들을 지지함으로써 타이바(116)가 내부 리드들을 지지할 필요가 없고, 따라서 반도체 패키징 공정이나 몰딩 공정 후에 상기 타이바(116) 와 내부 리드들 사이를 쏘잉 작업 등을 통하여 분리시킬 필요가 없다. 따라서 상기와 같은 리드 편평성의 저하, 절단면 거칠어짐, 쏘잉 스피드 감소 등의 문제점이 발생하지 않게 된다.
이 경우 도 7에 도시된 바와 같이, 상기 절연 부재(160)는 상기 각각의 내곽 리드(113)들의 일부를 가로지르도록 배치된 것으로, 상기 내곽 리드(113)의 단자부 상에는 배치되지 않도록 형성될 수 있다. 이 경우, 상기 절연 부재(160)는 다이 패드(112)의 내곽 리드(113)들의 일측에 인접한 부분으로부터 내곽 리드(113)들을 가로 질러서, 다이 패드(112)의 상기 내곽 리드(113)들의 타측에 인접한 부분까지 연장될 수 있다. 이 경우 내곽 리드(113)의 단자부란, 절연 부재(160)가 내측 리드 상면에 부착되는 경우에는 반도체 칩(120)의 전극부와 전기적 연결되는 전극 접속부를 의미하고, 절연 부재(160)가 내측 리드 저면에 부착되는 경우에는 외부 기판과 전기적 연결되는 랜드를 의미한다.
이와 달리 상기 절연 부재(160)는, 도 8에 도시된 바와 같이, 상기 내곽 리드(113)들 전부를 덮도록 배치될 수 있다. 상기 절연 부재(160)는 내곽 리드(113)들 외에도 상기 내곽 리드(113)들과 인접한 다이 패드(112) 일부 및 타이바(116) 일부를 덮도록 배치될 수 있다. 이로써 내측 리드들을 전체적으로 부착함으로써 보다 확실하게 지지함으로써, 보다 안정적인 품질을 확보할 수 있다. 이 경우 상기 내곽 리드(113)의 단자부와 대응되는 위치에 홀(165)이 형성됨으로써 I/O 단자로서의 기능을 확보할 수 있다.
한편, 본 발명의 다른 측면에 따른 반도체 패키지 제조방법은 상기와 같은 구조를 가진 리드 프레임(110)과 반도체 칩(120)을 패키지 함으로써 이루어질 수 있다. 즉, 본 발명의 실시예에 따른 반도체 패키지 제조방법의 흐름도를 도시한 도 9와 함께 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 패키지 제조방법은: 리드 프레임 원자재(110)를 제공하는 단계(S10)와, 상기 리드 프레임 원자재(110)를 가공하여, 반도체 칩(120)이 안착되는 다이 패드(112)와, 상기 다이 패드(112) 외곽에 배치된 외곽 리드(114)들과, 상기 다이 패드(112) 내곽에 배치된 내곽 리드(113)들과, 상기 다이 패드(112)와 내곽 리드(113)들과 외곽 리드(114)들을 지지하는 타이바(116)를 형성하는 단계(S20)와; 상기 내곽 리드(113)들을 지지하도록 상기 내곽 리드(113)들 일측면을 따라서 절연 부재(160)를 부착하는 단계(S30)와; 상기 내곽 리드(113)들을 타이바(116)와 분리하는 단계(S40)와; 상기 리드 프레임(110) 원자재와 반도체 칩(120)을 패키징 하는 단계(S50)와; 적어도 상기 다이 패드(112) 및 내곽 리드(113) 저면을 외부로 노출하며, 상기 반도체 칩(120) 및 상기 리드 프레임 원자재(110) 일부를 몰딩하는 단계(S60)를 거친다. 몰딩 후에는 외곽리드들간에 있을 수 있는 소위 댐바를 펀칭으로 제거하는 공정 및 몰딩 외부로 노출된 외부리드를 절곡시키는 공정이 있을 수 있다.
본 발명에 따르면, 내곽 리드(113)들이 타이바(116)와 분리된 상태로 패키징 단계 및 몰딩 단계를 거치게 됨으로써 몰딩 단계 이후에 내곽 리드(113)와 타이바(116) 사이를 쏘잉 또는 프레스 가공을 통하여 분리시키는 단계를 생략할 수 있다.
본 발명에 따른 반도체 패키지 제조방법의 각 단계를 도 10a 내지 도 10d를 참조하여 보다 상세히 설명하면, 먼저 도시 되지 않으나 반도체 패키지용 리드 프 레임 원자재를 공급하는 단계를 거친다. 상기 원자재는 리드 프레임(110)을 이루는 기저 금속으로서, 얼로이 42 금속 또는 Cu이거나 이와 다른 금속일 수 있다.
그 후에 도 10a에 도시된 바와 같이 상기 리드 프레임 원자재(110)를 가공하여, 반도체 칩이 안착되는 다이 패드(112)와, 상기 다이 패드(112) 외곽에 배치된 외곽 리드(114)들과, 상기 다이 패드(112) 내곽에 배치된 내곽 리드(113)들과, 상기 다이 패드(112)와 내곽 리드(113)들과 외곽 리드(114)들을 지지하는 타이바(116)를 형성하는 단계를 거친다. 이 단계는 통상 포토레지스트(Photo resister)인 감광재를 도포하고, 노광, 현상을 실시하고, 잔존하는 감광재를 박리함으로서 이루질 수 있으며, 이와 다른 방법도 가능하다. 이 단계에서는 내곽 리드(113)들과 타이바(116) 사이는 분리되지 않는 상태이며, 후에 분리되어야 하는 부분은 하프 에칭되어 있을 수 있다. 이 경우 상기 타이바(116)는, 다이 패드(112)와 외곽 리드(114) 사이에 배치되는 패드 외곽부(117)와, 상기 패드 외곽부의 모서리로부터 방사형으로 연장 형성된 방사부(118)와, 상기 외곽 리드(114)들과 타이바(116)를 연결하는 지지부(119)를 구비할 수 있다.
그 후에 도 10b에 도시된 바와 같이, 상기 내곽 리드(113)들을 지지하도록 상기 내곽 리드(113)들 일측면을 따라서 절연 부재(160)를 부착하는 단계를 거친다. 상기 절연 부재(160)는 절연 테이프일 수 있다. 이 단계에서, 상기 절연 부재(160)를 상기 각각의 내곽 리드(113)들의 일부를 가로지르도록 부착시킬 수 있으며, 이 때 상기 내곽 리드(113)의 단자부 상에는 배치되지 않도록 할 수 있다. 이 경우, 상기 절연 부재(160)를 다이 패드(112)의 내곽 리드(113)들의 일측에 인접한 부분으로부터 내곽 리드(113)들을 가로 질러서, 다이 패드(112)의 상기 내곽 리드(113)들의 타측에 인접한 부분까지 연장시킬 수 있다.
이와 달리 도 8에 도시된 바와 같이 상기 절연 부재(160)를 상기 내곽 리드(113)들 전부를 부착시키도록 배치할 수 있다. 이 경우 상기 절연 부재(160)를 내곽 리드(113)들 외에도 상기 내곽 리드(113)들과 인접한 다이 패드(112) 일부 및 타이바(116) 일부를 부착시킬 수 있다.
그 후에 도 10c에 도시된 바와 같이 상기 내곽 리드(113)들을 타이바(116)와 분리하는 단계를 거친다. 내곽 리드(113)들이 후술할 패키징 단계 및 몰딩 단계 전에 타이바(116)와 분리됨으로써, 몰딩 단계 후에 상기 내곽 리드(113)와 타이바(116) 사이를 분리하는 쏘잉 작업을 할 필요가 없게 된다. 이 경우 상기 단계는 펀치(punch)를 이용하여 간단히 내곽 리드(113)들과 타이바(116)를 분리시킬 수 있으며, 이와 다른 분리방법도 가능하다. 또한 외곽리드들의 단부들이 상호 연결되어 있는 이른바 캐비티가 있는 경우에는 상기 내곽리드들을 타이바와 분리시키는 공정과 동시에 상기 캐비티 부분이 펀치에 의하여 잘려지도록 하는 것이 바람직하다.
그 후에 도 10d에 도시된 바와 같이 리드 프레임(110)과 반도체 칩(120)을 패키징하는 단계를 거친다. 상기 패키징 단계는 상기 다이 패드(112) 상에 반도체 칩(120)을 안착시키는 단계와, 상기 반도체 칩(120)과 내곽 리드(113) 사이 및 반도체 칩(120)과 외곽 리드(114) 사이를 전기적 연결(본딩)하는 단계를 포함한다. 상기 본딩 단계는 와이어 본딩 공정을 통하여 이루어질 수 있다. 상기 와이어 본딩 공정은 상기 리드 프레임(110)의 내, 외곽 리드(114)의 전극 접속부(113a)와 반도 체 칩(120)의 전극부(123) 사이를 와이어(130)를 통하여 본딩시키는 공정이다.
몰딩 단계는 와이어 본딩된 반도체 칩(120)과 리드 프레임(110)의 본딩을 지속시키고, 이들을 외부로부터 보호하기 위하여 외장을 이루는 몰딩물(140)을 통하여 엔켑슐레이션하는 것이다. 여기서, QFN(Quad Flat Non lead package) 범주의 패키지 등에서는 적어도 내곽 리드(113) 및 다이 패드(112) 저면이 외부 기판과의 단자와 외각리드들의 하부표면이 외부와 전기적으로 연결되도록 외부로 노출되도록 한다. 또한 상기 반도체 칩(120)이 내, 외곽 리드(114)들 각각과 와이어에 의하여 와이어 본딩되는 부분은 몰딩물에 의하여 몰딩되도록 하여서 외력으로부터 보호받게 된다.
그 후에 상기 다이 패드(112) 및 외곽 리드(114)를 상기 타이바(116)와 분리하는 단계를 거칠 수 있다.
이상과 같은 구조를 가진 본 발명에 의하면, 내곽 리드가 절연 부재에 의하여 지지되는 동시에 타이바 또는 다이 패드와 분리된다. 따라서 외부 기판과 전기적 연결되는 단자의 수의 증가와, 회로 처리 속도의 증가와 동시에, 몰딩 후 별도의 내곽 리드와 타이바 사이를 분리하는 공정이 생략될 수 있음으로써 패키지의 신뢰성 확보, 제조 공정 시간 단축 및 제조 비용의 감소를 가져 온다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따 라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (5)

  1. 반도체 칩이 안착되는 것으로, 몰딩 후에 저면이 외부로 노출되는 다이 패드;
    상기 다이 패드 외곽에 배치되며, 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하는 외곽 리드들;
    상기 다이 패드의 내곽에 배치되어 상기 반도체 칩 및 외부 기판 사이를 전기적으로 연결하며, 몰딩 후에 저면이 외부에 노출되는 내곽 리드들;
    상기 다이 패드와 상기 외곽 리드들을 지지하는 타이바; 및
    상기 각각의 내곽 리드들의 적어도 일측면 및 이와 인접하는 다이 패드 일부에 부착되어 상기 내곽 리드들을 지지하는 절연 부재를 구비하는 반도체 패키지용 리드 프레임.
  2. 제 1 항에 있어서,
    상기 절연 부재는 상기 각각의 내곽 리드들의 일부를 가로지르도록 부착된 것으로, 상기 내곽 리드의 단자부 상에는 배치되지 않은 반도체 패키지용 리드 프레임.
  3. 제 1 항에 있어서,
    상기 절연 부재는 상기 내곽 리드들 전부를 덮도록 배치되며, 상기 내측 리 드의 단자부와 대응되는 위치에 홀이 형성된 반도체 패키지용 리드 프레임.
  4. 리드 프레임 원자재를 제공하는 단계;
    상기 리드 프레임 원자재를 가공하여, 반도체 칩이 안착되는 다이 패드와, 상기 다이 패드 외곽에 배치된 외곽 리드들과, 상기 다이 패드 내곽에 배치된 내곽 리드들과, 상기 다이 패드와 내곽 리드들과 외곽 리드들을 지지하는 타이바를 형성하는 단계;
    상기 내곽 리드들을 지지하도록 상기 내곽 리드들의 적어도 일측면을 따라서 절연 부재를 부착하는 단계;
    상기 내곽 리드들을 타이바와 분리하는 단계;
    상기 외곽 리드들 및 상기 내곽 리드들의 전극 접속부들을 상기 반도체 칩의 전극부들에 와이어 본딩하는 단계; 및
    상기 다이 패드 및 내곽 리드 저면을 외부로 노출하며, 상기 반도체 칩 및 상기 리드 프레임 원자재 일부를 몰딩하는 단계를 포함하는 반도체 패키지 제조방법.
  5. 제 4 항에 있어서,
    상기 절연 부재를 부착하는 단계는, 상기 내측 리드의 단자부와 대응되는 위치를 제외한 상기 내곽 리드들 일측면 전체 및 상기 다이 패드 일측면 일부를 덮도록 상기 절연 부재를 부착함으로 이루어진 반도체 패키지 제조방법.
KR1020060003108A 2006-01-11 2006-01-11 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법 KR100726778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003108A KR100726778B1 (ko) 2006-01-11 2006-01-11 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003108A KR100726778B1 (ko) 2006-01-11 2006-01-11 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR100726778B1 true KR100726778B1 (ko) 2007-06-11

Family

ID=38358923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003108A KR100726778B1 (ko) 2006-01-11 2006-01-11 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100726778B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102859A (ja) * 1989-09-18 1991-04-30 Mitsui High Tec Inc 半導体装置の製造方法
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
KR970008505A (ko) * 1995-07-07 1997-02-24 김광호 반도체 패키지
KR19990002737U (ko) * 1997-06-28 1999-01-25 김영환 반도체 패키지 댐바

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102859A (ja) * 1989-09-18 1991-04-30 Mitsui High Tec Inc 半導体装置の製造方法
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
KR970008505A (ko) * 1995-07-07 1997-02-24 김광호 반도체 패키지
KR19990002737U (ko) * 1997-06-28 1999-01-25 김영환 반도체 패키지 댐바

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US6262490B1 (en) Substrate strip for use in packaging semiconductor chips
US6548911B2 (en) Multimedia chip package
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
JP2002076228A (ja) 樹脂封止型半導体装置
US7683462B2 (en) Chip package structure
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP2010165777A (ja) 半導体装置及びその製造方法
US20080185698A1 (en) Semiconductor package structure and carrier structure
CN215183913U (zh) 四方扁平无引线封装结构
US6921967B2 (en) Reinforced die pad support structure
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
KR100726778B1 (ko) 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법
KR102563273B1 (ko) 반도체 패키지의 제조 방법
JP2002164496A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2003188332A (ja) 半導体装置およびその製造方法
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13