KR100246694B1 - 절연형 반도체 디바이스의 제조 방법 - Google Patents

절연형 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100246694B1
KR100246694B1 KR1019970007861A KR19970007861A KR100246694B1 KR 100246694 B1 KR100246694 B1 KR 100246694B1 KR 1019970007861 A KR1019970007861 A KR 1019970007861A KR 19970007861 A KR19970007861 A KR 19970007861A KR 100246694 B1 KR100246694 B1 KR 100246694B1
Authority
KR
South Korea
Prior art keywords
lead
hoop frame
flat hoop
semiconductor device
lead portion
Prior art date
Application number
KR1019970007861A
Other languages
English (en)
Other versions
KR970067813A (ko
Inventor
모또히사 모리
Original Assignee
가네꼬 히사시
닛본덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970067813A publication Critical patent/KR970067813A/ko
Application granted granted Critical
Publication of KR100246694B1 publication Critical patent/KR100246694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 수지 봉일시 상부 및 하부 금형 캐비티의 위치들 사이의(상부 및 하부 캡 사이의) 어긋남을 제거하여 품질 및 생산성을 향상시킬 수 있는 절연형 반도체 디바이스의 제조 방법을 제공한다. 프레임 공급 장치로부터 공급되는 플랫 후프 프레임의 내측 리드부를 성형하는 리드 성형 장치는 프레임 공급 장치 및 다이본딩 장치의 사이에 위치되어, 반도체 펠릿의 다이 본딩이 수행되기 전에, 내측 리드부의 성형이 수행되게 한다. 그 후, 플랫 후프 프레임에 대하여 다이 본딩 및 와이어 본딩이 수행된 후, 수지 봉입 장치에 의하여 하부 금형 캐비티에만 수지가 봉입되어 내측 리드부를 수지에 매몰시킨다.

Description

절연형 반도체 디바이스의 제조 방법
본 발명은 절연형 반도체 디바이스의 제조 방법에 관한 것이다.
여섯 개의 상이한 단계 A 내지 F에서 제조되는 방법을 도시하는 제12도를 참조하여 종래의 절연형 반도체 디바이스의 제조 방법의 일예를 먼저 설명한다. 내측 리드부(3)를 갖는 리드부 세트를 구비하는 플랫 후프 프레임(flat hoop frame)은 프레임 공급 장치로부터 다이 본딩(die bonding) 장치에 연속적으로 공급되며(단계 A), 각 리드부 세트의 내측 리드부(3) 중 하나의 아일랜드(10) 상에서의 반도체 팰릿(11)의 다이 본딩이 수행된다(단계 B). 그리고, 플랫 후프 프레임은 버퍼를 거쳐 와이어 본딩 장치에 공급된다.
와이어 본딩 장치는 와이어(18)를 사용하여 반도체 펠릿(11)의 패드(도시 생략)와 리드부 세트의 나머지 리드부(3)에 대한 와이어 본딩을 행한다(단계 C). 그리고, 플랫 후프 프레임은 다른 버퍼를 거쳐 수지 봉입 장치에 공급된다.
수지 봉입 장치는 제13도에 도시된 바와 같이 상부 금형(14) 및 하부 금형(15) 사이의 플랫 후드 플레임을 지지하고 가압하며, 플랫 후프 프레임의 상하에 상부 금형 캐비티(cavity)(24) 및 하부 금형 캐비티(16)에 수지를 봉입하여 각 리드부 세트의 내측 리드부(3)를 수직에 매몰시킨 후(제12도의 단계 D), 내측 리드부(3)가 수지에 매몰되어 있는 플랫 후프 프레임을 프레임 권취 장치에 수납한다. 프레임 권취 장치에 의하여 권취된 플랫 후프 프레임은 납땜 도금 기계에 의하여 납땜 도금된 후, 제12도 도시된 후속 단계 E 및 F에서, 복합 장치(리드 커팅 장치, 리드 성형 장치, 선별 장치, 프린팅 장치 및 테이핑 장치를 포함함)에 공급되어 이에 의해 가공되며, 소정량이 출하 릴에 권취된다.
종래의 반도체 디바이스의 제조 방법에 따라, 제14도에 도시된 바와 같은 반도체 디바이스는, 프레임 공급 장치로부터 공급된 플랫 후프 프레임에 대하여, 반도체 펠릿이 다이 본딩 장치에 의하여 편평한 내측 리드부의 아일랜드에 다이 본딩된 후, 반도체 펠릿의 패드 및 나머지 내측 리드부는 와이어 본딩 장치에 의하여 와이어 본딩되며, 그 후 수지 봉입 장치에 의하여 상부 및 하부 금형 캐비티(제13도의 24 및 16)에 수지가 봉입되고 납땜 도금 장치에 의하여 납땜 도금이 수행된 후, 플랫 후프 프레임이 복합 장치에 공급되는 단계들에 의하여 제조된다. 따라서, 수지 봉입시, 만일 상부 및 하부 금형 캐비티(상부 및 하부 캡)의 위치가 서로 어긋나면, 플랫 후프 프레임이 복합 장치에 의하여 가공될 때, 복합 장치에 의한 이러한 가공은 반도체 디바이스의 외형을 참조하여 위치된 플랫 후프 프레임에 의하여 수행되므로, 외측 리드(17)가 절단되어, 반도체 디바이스의 좌측 및 우측의 길이가 다르게 된다. 따라서, 외측 리드(17)(제14도 참조)의 성형시, 이들은 수직 또는 높이 위치, 리드 폭 및 편평한 면의 길이에 대한 특정 치수로 형성되지 않는다.
종래의 방법은, 납땜시 발생되는 납땜 폐기물이 위치 결정단 또는 위치 결정 클램퍼에 달라 붙어 이들에 의한 정확한 위치 결정을 방해하는 문제가 있다.
종래의 방법은, 선별 단게에서, 편평한 면의 길이의 편차 또는 부정확한 위치 결정에 의하여 정확한 측정이 방해도는 문제도 있다.
또한, 플랫 후프 프레임이 스탬핑(stamping)에 의하여 제조되는 동안, 만일 내측 리드부가 스탬핑시 성형되면, 플랫 후프 프레임이 공급 릴에 권취될 때, 리드가 변형되기 쉽다.
종래의 방법은, 또는, 릴 상의 권선 직경이 증가될 때, 작업상이 열화되며, 작업이 수행될 수 없다는 문제도 있다.
본 발명의 목적은 수지 봉입시 상부 및 하부 금형 캐비티의 위치 사이의 (상부 및 하부 캡 사이의) 어긋남을 제거하여 품질 및 생산성을 향상시킬 수 있는 절연형 반도체 디바이스의 제조 방법을 제공하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명에 따라, 다이 본딩 이전에, 외측 리드부가 수지 봉입 후의 반도체 디바이스의 외형에 대하여 소정 위치에 위치될 수 있도록 플랫 후프 프레임의 리드가 성형된다.
특히, 본 발명에 따라, 리드의 내측 리드부가 대응하는 수지 봉입 센터 보다 멀리 연장되어, 리드의 외측 리드부가 수진 봉입 후의 반도체 디바이스의 외형에 대하여 소정 위치에 위치되도록 복수 열의 리드 세트를 구비하는 플랫 후프 프레임을 형성하고 프레임 공급 장치로부터 플랫 후프 프레임을 공급하는 단계; 리드 성형 장치에 의하여 복수 열 및 복수 피치에 대하여 동시에 플랫 후프 프레임의 리드의 내측 리드부를 성형하여 단계; 플랫 후프 프레임에 대한 반도체 펠릿의 다이 본딩 및 와이어 본딩을 수행하는 단계; 및 각 리드 세트에 대하여, 수지 봉입 장치에 의하여 두 캐비티 중의 하나에 수지를 봉입하여, 플랫 후프 프레임의 리드의 외측 리드부가 수지 봉입 후의 반도체 디바이스의 외형에 대하여 소정 위치에 위치되게 하는 단계를 포함하는 절연형 반도체 장치의 제조 방법이 제공된다. 이로써, 상부 및 하부 금형 캐비티 중의 하나만이 수지 봉입에 요구되므로, 그렇지 않은 경우 발생할 수 있는 상부 및 하부 금형 캐비티의 위치 사이의 어긋남(상부 및 하부 캡 사이의 어긋남)이 방지될 수 있다.
또한, 본 절연형 반도체 장치의 제조 방법은 복합 장치에 의한 리드 성형 처리를 제거한다. 따라서, 그렇지 않는 경우 복합 장치에 의한 리드 성형으로부터 기원하는, 정확한 치수의 외측 리드부 성형 불능, 리드 성형시 외측 리드부가 부착되는 수지 블록의 일부 및 외측 리드부 사이의 갭 발생, 납땜 폐기물 발생, 선별시의 연장에 의하여 외측 리드 풋(foot)부의 부정확한 측정 등을 포함하는 여러 문제가 제거되며, 품질, 생산성 및 보수성의 향상이 달성될 수 있다.
더욱이, 단 하나의 금형 캐비티가 수지 봉입 장치에 요구되며 복합 장치의 리드 성형 장치가 제거되므로, 금형 및 복합 장치의 비용 절감이 달성될 수 있다.
바람직하게, 플랫 후프 프레임의 리드의 내측 리드부는 소정의 추가 길이 만큼 개개의 수지 봉입 센터의 위치 보다 멀리 연장된다.
본 발명의 여러 목적, 특징 및 이점들은, 동일한 부분 또는 요소들이 동일한 참조 번호로 지시되는 첨부 도면을 참조로 한 다음의 설명 및 첨부된 청구 범위로 부터 명확해질 것이다.
제1도는 본 발명에 따른 절연형 반도체 디바이스의 제조 방법이 적용되는 플랫 후프 프레임의 평면도.
제2도는 본 발명의 바람직한 실시예에 따른 절연형 반도체 디바이스의 제조 방법의 상이한 단계들을 도시한 개략도.
제3(a)도는 제2도에 도시된 제조 방법에서 수지가 봉입된 후의 반도체 디바이스의 상세한 평면도.
제3(b)도는 제3(a)도의 A-A′선의 단면도.
제4(a)도는 성형전의 제1도의 플랫 후프 프레임의 프레임 리드부의 상세한 사시도.
제4(b)도는 제2도에 도시된 제조 방법에서 성형된 후의 제4(a)도의 프레임 리드부의 상세한 사시도.
제5도는 제2도에 도시된 제조 방법에 의하여 제조된 절연형 반도체 디바이스의 측면도.
제6도는 제2도에 도시된 제조 방법의 프레임 공급 장치, 리드 성형 장치 및 다이 본딩 장치에 의하여 수행되는 상세한 단계들을 도시한 개략도.
제7(a)도는 제6도에 도시된 리드 성형 장치의 내측 리드 성형부의 상세한 평면도.
제7(b)도는 제7(a)도의 B-B′선의 단면도.
제8(a)도는 제2도에 도시된 제조 방법에 사용되는 수지 봉입 금형의 일부의 상세한 평면도.
제8(b)도는 제8(a)도의 B-B′선의 단면도.
제9(a)도는 본 발명의 다른 실시예에 따른 절연형 반도체 디바이스의 제조 방법에 사용되는 플랫 후프 프레임의 리드부의 상세한 사시도.
제9(b)도는 실시예 2의 절연형 반도체 디바이스의 제조 방법에 의하여 내측 리드 성형이 수행된 후의 리드부의 상세한 사시도.
제9(c)도는 종래의 플랫 후프 프레임의 리드부의 상세한 평면도.
제9(d)도는 종래 방법을 사용하여 내측 리드 성형이 수행된 후의 제9(c)도의 플랫 후프 프레임의 리드부의 상세한 평면도.
제10(a)도는 실시예 2의 제조 방법에 사용되는 수지 봉입 금형의 일부의 상세한 평면도.
제10(b)도는 제10(a)도의 B-B′선의 단면도.
제11도는 종래의 플랫 후프 프레임의 평면도.
제12도는 종래의 반도체 디바이스의 제조 방법의 상이한 단계들을 도시한 개략도.
제13도는 제12도에 도시된 제조 방법에 사용되는 수지 봉입 금형의 상세도.
제14도는 제12도에 도시된 제조 방법에 의하여 제조된 절연형 반도체 디바이스의 측면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 플랫 후프 프레임 2 : 수지 봉입 센터
3 : 내측 리드부 4 : 프레임 공급 장치
5 : 다이 본딩 장치 6 : 리드 성형 장치
7 : 리드 성형 장치 8 : 다이
9 : 버퍼 10 : 아일랜드
11 : 반도체 펠릿 14 : 상부 금형
15 : 하부 금형 16 : 하부 금형 캐비티
17 : 외측 리드 18 : 와이어
20 : 반도체 디바이스 24 : 상부 금형 캐비티
제2도는 본 발명이 적용되는 절연형 반도체 디바이스의 제조 방법의 상이한 단계들을 도시하며, 제1도는 제2도에 도시된 제조 방법에 사용되는 플랫 후프 프레임을 도시한다.
먼저 제1도를 참조하면, 플랫 후프 프레임은 전체가 1로 표시되며, 복수(제1도에서는 4개) 열에 배치되는 내측 및 외측 리드부를 갖는 다수의 리드 세트를 포함한다. 각 리드 세트에서, 내측 리드부는 반도체 펠릿 두께 및 본딩 와이어 높이를 고려하여 결정된 리드 성형량에 의하여 개개의 열에 대하여 수지 봉입 센터(2) 중 대응하는 것의 위치 보다 멀리 연장되어, 외측 리드부가 상기 세트의 반도체 디바이스에 대하여 소정 위치에 위치될 수 있도록 플랫 후프 프레임(1)이 형성된다.
프레임 공급 장치로부터 공급된 플랫 후프 프레임(1)(제2도의 단계 A 참조)에서는, 반도체 펠릿을 다이 본딩하는 단계 이전에, 플레임 공급 장치 또는 다이 본딩 장치에 장착되는 리드 성형 장치에 의하여 복수 피치(길이 방향)에서 복수 열(측방향)에 대하여 내측 리드부(3)가 동시 성형된다. 리드 성형 단계가 다이 본딩 단계에 앞서 수행되는 경우, 리드 성형 장치는 당연히 단일 기계로서 제공될 수 있음은 물론이다.
그리고, 각 아일랜드(10)에 대한 반도체 펠릿의 다이 본딩(제2도의 단계 C 참조) 및 와이어 본딩(제2도의 단계 D 참조)이 수행된 후, 수지 봉입 장치에 의하여 상부 및 하부 금형 캐비티 중의 하나에서만 수지가 봉입되어, 수지 봉입 후 플랫 후프 프레임의 외측 리드부가 반도체 디바이스의 외형에 대하여 소정의 위치에 위치될 수 있게 한다(제2도의 단계 E 참조). 그리고, 수지 봉입 후, 외측 리드(17)는 리드 커팅 장치(제2도의 단계 F 참조)에 의하여 절단된다.
다음에, 본 발명의 실시예에 따른 절연형 반도체 디바이스의 제조 방법을 더욱 상세히 설명한다.
제1도에 도시된 바와 같이, 리드 성형량을 고려하여 각 리드 세트의 내측 리드부(3)가 대응하는 수지 봉입 센터(2)의 위치 보다 멀리 연장되도록 플랫 후프 프레임(1)이 형성된다. 특히, 플랫 후프 프레임(1)의 리드부의 상세를 도시하는 제4(a)도로부터 보여지는 바와 같이, 각 리드 세트의 내측 리드부(3) 및 아일랜드(10)는 리드 형성시의 반도체 펠릿 두게 및 본딩 와이어 높이를 고려하여 결정되는 리드 성형량에 대응하는 양에 의하여 수지 봉입 센터(2) 보다 멀리 연장된다.
제6도는 프레임 공급 장치, 리드 성형 장치 및 다이 본딩 장치에 의해 수행되는 단계들의 상세를 설명한다. 제6도를 참조하면, 플랫 후프 프레임(1)은 프렝미 공급 장치(4)로부터 다이 본딩 장치(5)의 위치에 장착되는 리드 성형 장치(6)에 공급된다.
플랫 후프 프레임(1)이 공급되는 리드 성형 장치(6)에 의하여, 플랫 후프 프레임(1)의 내측 리드부(3)는, 리드 성형 방법을 설명하는 제7(a)도 및 제7(b)도에 도시된 바와 같이, 리드 성형 펀치(7) 및 다이(8)에 의하여 복수 열 및 복수 피치에 대하여 동시에 L-형상으로 하향 성형된다. 그 후, 플랫 후프 프레임(1)은 버퍼(9)를 거쳐 다이 본딩 장치(5)에 공급된다. 제4(b)도는 내측 리드부(3)가 리드 성형 장치(6)에 의하여 L-형상으로 하향 성형되는 방법을 설명하는 것이다.
다이 본딩 장치(5)에 의하여, 공급된 플랫 후프 프레임(1)의 내측 리드부(3)의 아일랜드(10)상의 반도체 펠릿(11)의 다이 본딩이 수행된다(제2도의 단계 C 참조). 다이 본딩의 와료 후, 플렛 후프 프레임(1)은 다른 버퍼를 거쳐 와이어 본딩 장치에 공급된다.
와이어 본딩 장치에 공급된 플랫 후프 프레임(1)의 경우, 반도체 펠릿(11)의 패드 및 내측 리드부(3)는 와이어 본딩 장치에 의하여 와이어(18)를 사용하여 본딩된다[제2도의 단계 E 및 제8(a)도 참조]. 와이어 본딩의 완료 후, 플랫 후프 프레임(1)은 다른 버퍼를 거쳐 수지 봉입 장치에 공급된다.
수지 봉입 장치에 공급된 플랫 후프 프레임(1)은 제8(b)도에 도시된 바와 같이 상부 금형(14) 및 하부 금형(15)의 사이에 지지되어 이들에 의하여 가압되며, 수지는 하부 금형 캐비티(16)에만 봉입된다. 그 후, 플랫 후프 프레임(1)은 프레임 권취 기계내에 수납된다. 수지가 봉입된 후의 반도체 디바이스 및 그의 외측 리드의 모양이 제3(a)도에 평면도로, 그리고 제3(b)도에 제3(a)도의 A-A′선의 단면도로 도시된다. 제3(a)도 및 제3(b)도로 부터 보여지는 바와 같이, 수지로 봉입된 반도체 디바이스의 외측 리드(17)는 반도체 디바이스의 일 단면에서 구부러지며 이 단면을 따라 외측 방향[제3(a)도 및 제3(b)도의 좌측 및 우측 방향]으로 연장된다.
프레임 권취 기계상에 권추된 후, 플렛 후프 프레임(1)은 납땜 도금 장치에 의하여 납땜 도금된다. 납땜 도금 후, 플랫 후프 프레임(1)은 리드 커팅 장치, 선별 장치, 프린팅 장치 및 테이핑 장치를 포함하는 복장 장치에 공급되어 이에 의하여 가공되며(제2도의 단계 F 참조), 이로써 소정량이 출하 릴에 최종적으로 권취된다. 외측 리드(17)는 복합 장치에 의하여 절단되어, 외측 리드(17)[풋(foot)부]가 제5도에 도시된 바와 같이 반도체 디바이스(20)의 하면을 따라 연장되며 하면으로부터 외측으로 소정량 돌출됨을 알 수 있다.
제9(a)도는 본 발명의 다른 실시예에 따른 실시예에 따른 절연형 반도체 디바이스의 제조 방법에 사용되는 플랫 후프 프레임의 리드부의 상세이며, 제9(b)도는 실시예 2의 절연형 반도체 디바이스의 제조 방법을 사용하여 내측 리드 성형이 수행된 후의 리드부의 상세를 도시한다. 한편, 제9(c)도는 종래의 플랫 후프 프레임의 리드부의 상세를 도시하며, 제9(d)도는 종래의 방법을 사용하여 내측 리드 성형이 수행된 후의 제9(c)도의 플랫 후프 프레임의 리드부의 상세를 도시한다. 또한, 제10(a)도 및 제10(b)도는 본 실시예의 제조 방법에 사용되는 수지 봉급 금형의 상세를 도시한다.
제9(a)도를 참조하면, 본 실시예의 제조 방법에 사용되는 플랫 후프 프레임(1)에서는, 리드 성형량을 고려하여, 내측 리드부(3)가 대응하는 수지 봉입 센터(2)의 위치 보다 멀리 연장되게 형성된다.
플랫 후프 프레임(1)의 경우, 내측 리드부(3)는 리드 성형 장치에 의하여 복수 열 및 복수 피치에 대하여 동시에 L-형상으로 상향 성형된다[제9(b)도 참조].
본 실시예에서, 다이 본딩 및 와이어 본딩 단계에 후속하는 수지 봉입 단계에서, 수지는 제10(b)도에 도시된 바와 같이 수지 봉입 금형의 상부 금형 캐비티(24)에만 봉입된다. 따라서, 리드 성형량 및 길이는 최소화될 수 있다.
또한, 본 실시예의 제조 방법은, 와이어 본딩 단계에서 와이어(18)를 비스듬히 본딩함으로써, 리드 성형[제9(d)도 참조]은 종래의 플랫 후프 프레임(1)[제9(c)도 참조]에 대하여 수행될 수 있다는 이점이 있다.
이상 본 발명을 충분히 설명하였으나, 본 명세서내에 설정된 바와 같이 본 발명의 사상 및 범주로부터 벗어나지 않으면서 다양한 변형 및 수정이 행해질 수 있음은 당업자에게 있어서 자명할 것이다.

Claims (6)

  1. 리드의 내측 리드부가 대응하는 수지 봉입 센터 보다 멀리 연장되어, 상기 리드의 외측 리드부가 수지 봉입 후의 반도체 디바이스의 외형에 대하여 소정 위치에 위치되도록, 복수 열의 리드 세트를 구비하는 플랫 후프 프레임을 형성하고 프레임 공급 장치로부터 상기 플랫 후프 프레임을 공급하는 단계; 리드 성형 장치에 의하여 상기 복수 열 및 복수 피치에 대하여 동시에 상기 플랫 후프 프레임의 상기 리드의 상기 내측 리드부를 성형하는 단계; 상기 플랫 후프 프레임에 대한 반도체 펠릿의 다이 본딩 및 와이어 본딩을 수행하는 단계; 및 각 리드 세트에 대하여, 수지 봉입 장치에 의하여 두 캐비티 중의 하나에 수지를 봉입하여, 상기 플랫 후프 프레임의 상기 리드의 상기 외측 리드부가 수지 봉입 후의 상기 반도체 디바이스의 외형에 대하여 소정 위치에 위치되게 하는 단계를 포함하는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 플랫 후프 프레임의 상기 리드의 상기 내측 리드부는, 반도체 펠릿 두께 및 본딩 와이어 높이를 고려하여 결정되는 리드 성형량에 따라, 상기 수지 봉입 센터의 위치 보다 멀리 연장되는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
  3. 제1항에 있어서, 상기 프레임 공급 장치로부터 공급된 상기 플랫 후프 프레임의 상기 리드의 상기 내측 리드부의 성형 단계는 반도체 펠릿을 다이 본딩하는 단계에 앞서 수행되며, 상기 다이 본딩 단계 및 상기 와이어 본딩 단계에 후속하는 상기 수지 봉입 단계에서, 상기 수지는 각 리드 세트에 대한 상부 금형 캐비티 및 하부 금형 캐비티 중의 하나의 봉입되는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
  4. 제3항에 있어서, 상기 플랫 후프 프레임의 상기 리드의 상기 내측 리드부는 소정의 추가 길이 만큼 상기 개개의 수지 봉입 센터의 위치 보다 멀리 연장되는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
  5. 제3항에 있어서, 상기 플랫 후프 프레임의 상기 리드의 상기 내측 리드부는, 상기 리드의 상기 외측 리드부에 대하여 상측 또는 하측에 위치되도록 하는 방식으로 개개의 길이 방향의 소정 위치에서 L-형상으로 가공되는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
  6. 제3항에 있어서, 상기 수지로 봉입된 상기 각 반도체 디바이스에서, 상기 리드의 상기 외측 리드부는 상기 반도체 디바이스의 일 단면을 따라 상기 단면으로부터 외측으로 연장되는 것을 특징으로 하는 절연형 반도체 디바이스의 제조 방법.
KR1019970007861A 1996-03-08 1997-03-08 절연형 반도체 디바이스의 제조 방법 KR100246694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8080777A JP2828016B2 (ja) 1996-03-08 1996-03-08 絶縁型半導体装置の製造方法
JP96-080777 1996-03-08

Publications (2)

Publication Number Publication Date
KR970067813A KR970067813A (ko) 1997-10-13
KR100246694B1 true KR100246694B1 (ko) 2000-03-15

Family

ID=13727878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007861A KR100246694B1 (ko) 1996-03-08 1997-03-08 절연형 반도체 디바이스의 제조 방법

Country Status (4)

Country Link
US (1) US5705431A (ko)
EP (1) EP0794560A3 (ko)
JP (1) JP2828016B2 (ko)
KR (1) KR100246694B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
EP1324386B1 (de) * 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
JP5771480B2 (ja) * 2011-08-31 2015-09-02 新電元工業株式会社 リードフレーム、及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175553A (ja) * 1984-09-21 1986-04-17 Hitachi Tobu Semiconductor Ltd 電子部品
JPS62298146A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1471243A (fr) * 1966-01-19 1967-03-03 Radiotechnique Perfectionnements aux dispositifs semi-conducteurs enrobés dans un revêtement protecteur isolant moulé
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
DE3421539A1 (de) * 1984-06-08 1985-12-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement fuer smd-technik
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
JP2747634B2 (ja) * 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175553A (ja) * 1984-09-21 1986-04-17 Hitachi Tobu Semiconductor Ltd 電子部品
JPS62298146A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 電子装置

Also Published As

Publication number Publication date
KR970067813A (ko) 1997-10-13
US5705431A (en) 1998-01-06
JPH09246305A (ja) 1997-09-19
JP2828016B2 (ja) 1998-11-25
EP0794560A2 (en) 1997-09-10
EP0794560A3 (en) 1998-03-18

Similar Documents

Publication Publication Date Title
US8143101B2 (en) Semiconductor package and the method of making the same
US5070039A (en) Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US6800507B2 (en) Semiconductor device and a method of manufacturing the same
US5731231A (en) Semiconductor apparatus, fabrication method therefor and board frame
KR100246694B1 (ko) 절연형 반도체 디바이스의 제조 방법
KR0179834B1 (ko) 컬럼형 패키지
US5920113A (en) Leadframe structure having moveable sub-frame
US6303983B1 (en) Apparatus for manufacturing resin-encapsulated semiconductor devices
JPH08172153A (ja) 半導体装置のリード加工方法及びリード加工用金型
KR940004590Y1 (ko) 리드프레임
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
KR0142941B1 (ko) 반도체 패키지의 리드포밍방법 및 그 포밍장치
JPH0653399A (ja) 樹脂封止型半導体装置
KR100186330B1 (ko) 컬럼형 패키지의 제조방법
JPH0738036A (ja) 半導体装置の製造方法
KR100537894B1 (ko) 네방향으로 위치를 안내하는 세트 블록을 구비한 반도체 성형장치
KR100244503B1 (ko) 칩 사이즈 패키지 제조용 팬스 테이프
KR20090001103U (ko) 반도체 소자 패키징용 몰딩구조
JPS635539A (ja) 半導体装置の樹脂封止装置
JP2979724B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR0127237B1 (ko) 플라스틱 반도체 패키지 및 그 제조 방법
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee