JPH09246305A - 絶縁型半導体装置の製造方法 - Google Patents

絶縁型半導体装置の製造方法

Info

Publication number
JPH09246305A
JPH09246305A JP8080777A JP8077796A JPH09246305A JP H09246305 A JPH09246305 A JP H09246305A JP 8080777 A JP8080777 A JP 8080777A JP 8077796 A JP8077796 A JP 8077796A JP H09246305 A JPH09246305 A JP H09246305A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead portion
frame
hoop frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8080777A
Other languages
English (en)
Other versions
JP2828016B2 (ja
Inventor
Motohisa Mori
元久 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8080777A priority Critical patent/JP2828016B2/ja
Priority to US08/808,036 priority patent/US5705431A/en
Priority to EP97103714A priority patent/EP0794560A3/en
Priority to KR1019970007861A priority patent/KR100246694B1/ko
Publication of JPH09246305A publication Critical patent/JPH09246305A/ja
Application granted granted Critical
Publication of JP2828016B2 publication Critical patent/JP2828016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体装置の外形に対しアウターリード部が樹
脂封入後所定位置になるようダイボンディング前にフラ
ットフープフレームをリード成形し樹脂封入後、片側キ
ャビティーのみ封入を行ない品質の向上及び生産性の向
上を図る。 【解決手段】フレーム供給装置４より供給されたフラッ
トフープフレーム１のインナーリード部３のリード成形
を行なうリード成形装置６をフレーム供給装置４とダイ
ボンディング装置５間に取付け半導体ペレット１１をダ
イボンディングを行なう前にインナーリード部３のリー
ド成形を行なった後ダイボンディング及びワイヤボンデ
ィングを行ない樹脂封入装置１３にて下金型キャビティ
ー１６片側のみ樹脂封入を行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁型半導体装置
の製造方法に関する。
【０００２】
【従来の技術】図１２を参照して、従来の絶縁型半導体
装置の製造方法においては、フレーム供給装置より供給
されたフラットフープフレーム１（工程Ａ参照）は、ダ
イボンディング装置に供給され、ダイボンディング装置
では、供給されたフラットフープフレーム１のインナー
リード部３のアイランド１０上に半導体ペレット１１の
ダイボンディングを行ない（工程Ｂ参照）、このフラッ
トフープフレーム１をバッファーを介し、ワイヤボンデ
ィング装置に供給される。
【０００３】ワイヤボンディング装置では、供給された
フラットフープフレーム１は、半導体ペレット１１のパ
ッド（不図示）とインナーリード部３とをワイヤ１８に
てボンディングし（工程Ｃ参照）、バッファーを介し、
樹脂封入装置に供給する。
【０００４】樹脂封入装置に供給されたフラットフープ
フレーム１は、図１３に示すように、上金型１４と下金
型１５とで挟み込加圧した後、上金型キャビティー２４
と下金型キャビティー１６を上下に樹脂封入を行なった
（工程Ｄ参照）後、フレーム巻き取り機に収納する。フ
レーム巻き取り機に巻き取られたフラットフープフレー
ムは半田メッキ装置により半田メッキされた後、図１２
の工程Ｅ以降において、複合装置（リードカット装置、
リード成形装置、選別装置、捺印装置、及びテーピング
装置から成る）に供給され、所定量の出荷リールに巻き
取られる。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法においては、フレーム供給装置より供給され
たフラットフープフレームをダイボンディング装置によ
り、フラットインナーリード部のアイランド上に半導体
ペレットをダイボンディングした後、ワイヤボンディン
グ装置により半導体ペレットのパットとインナーリード
部をワイヤボンディングし、樹脂封入装置により上下金
型キャビティー２４、１６（図１３参照）に樹脂封入を
行なった後、半田メッキ装置に供給し半田メッキを行な
い、複合装置に供給される、という工程を経て製造され
ることから、樹脂封入時の上下金型キャビティー位置ズ
レ（上下キャップズレ）が発生すると、複合装置におい
ては、半導体装置の外形にて位置決めをして、各種の加
工を行うため、リードカット時のアウターリード１７の
左右の長さのバラツキが発生し、リード成形時のアウタ
ーリード１７（アウターリードについては図１４参照）
の高さ位置、リード幅寸法、フラット面長さが所定の寸
法とならないという事態が生じる。
【０００６】また、半田クズが発生し、位置決めステー
ジ及び位置決めクランパーに付着して、位置決め不良が
発生するという問題もある。
【０００７】更に、選別時、フラット面長さのバラツ
キ、位置決め不良等による測定不良も発生するという問
題点があった。
【０００８】フラットフープフレーム加工は、プレス抜
きにて加工を行なっているが、加工時、インナーリード
部をリード成形すると、供給リールに巻取った時に、リ
ード変形等をおこす。
【０００９】また、リール巻き径の増大を行なう際に、
作業性が悪くなり、作業出来ないという問題点もあっ
た。
【００１０】従って、本発明は、上記従来技術の問題点
を解消すべく為されたものであって、半導体装置の外形
に対しアウターリード部が樹脂封入後において所定位置
となるようダイボンディング前にフラットフープフレー
ムをリード成形し、樹脂封入時の上下金型キャビティー
位置ズレ（上下キャップズレ）の発生を回避して品質及
び生産性の向上を図る製造方法を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、フレーム供給装置より供給されたフラッ
トフープフレームのインナーリード部のリード成形を、
半導体ペレットをダイボンディングする工程の前に行な
い、ダイボンディング工程及びワイヤボンディング工程
の後の樹脂封入工程において、上金型キャビティー又は
下金型キャビティーの一側にのみ樹脂封入を行なう、こ
とを特徴とする絶縁型半導体装置の製造方法を提供す
る。
【００１２】また本発明においては、好ましくは、前記
フラットフープフレームは、そのインナーリード部が樹
脂封入センターの位置よりも所定の長さ分さらに延在さ
れていることを特徴とする。
【００１３】本発明によれば、フレーム供給装置より供
給された複数列から成るフラットフープフレームのアウ
ターリード部が樹脂封入後の半導体装置の外形に対して
所定位置となるように、前記フラットフープフレームの
インナーリード部を樹脂封入センターの位置よりも長く
し、半導体ペレットをダイボンディングする前に、前記
リード成形装置により、前記フラットフープフレームの
インナーリード部を複数列、複数ピッチで同時に成形を
行ない、ダイボンディング及びワイヤボンディングを行
なった後に、樹脂封入装置により前記フラットフープフ
レームのアウターリード部が、前記樹脂封入後の半導体
装置の外形に対し所定の位置となるように、片側キャビ
ティーのみに樹脂封入を行なうようにしたことにより、
樹脂封入時の上下金型キャビティー位置ズレ（上下キャ
ップズレ）の発生を抑止したものである。また、本発明
によれば、複合装置でのリード成形処理が不要となり、
リード成形時の、アウターリードの寸法不良、リード成
形時のアウターリードと樹脂部付け根の隙間、半田クズ
の発生、選別時アウターリードフット部が長くなり、測
定不良等が発生しないため、品質の向上と共に、生産性
及び保守性の向上が図られる。
【００１４】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図１は、本発明の実施の形
態におけるフラットフープフレームを平面図にて示した
ものである。図２は、本発明に係る製造方法を工程順に
説明するための図である。
【００１５】図１を参照して、フレーム供給装置より供
給される複数列から成るフラットフープフレーム１は、
樹脂封入工程後において、アウターリード部が半導体装
置の外形に対して所定位置となるように、インナーリー
ド部を、半導体ペレット厚、及びボンディングワイヤ高
さを考慮したリード成形量で、樹脂封入センター２の位
置よりもさらに延在させたものとしている。
【００１６】このフラットフープフレーム１を、フレー
ム供給装置又はダイボンディング装置に取り付けたリー
ド成形装置により、半導体ペレットをダイボンディング
する工程の前に、フラットフープフレーム１のインナー
リード部３を複数列（縦方向）、複数ピッチ（横方向）
で同時に成形を行なう（図２の工程Ｂ参照）。なお、リ
ード成形工程をダイボンディング工程の前に行うように
すれば、リード成形装置は単体機として設置してもよい
ことは勿論である。
【００１７】半導体ペレットのアイランド１０へのダイ
ボンディング（図２の工程Ｃ参照）、及びワイヤボンデ
ィング（図２の工程Ｄ参照）を行なった後、樹脂封入装
置によりフラットフープフレームのアウターリード部
が、樹脂封入後の半導体装置の外形に対し所定の位置と
なるように、上下金型キャビティーの片側キャビティー
のみに、樹脂封入をする（図２の工程Ｅ参照）。そし
て、樹脂封入後リードカット装置にてアウターリード部
１７がカットされる（図２の工程Ｆ参照）。
【００１８】
【実施例】本発明の実施の形態をより詳細に説明すべく
本発明の実施例を図面を参照して以下に説明する。
【００１９】図１に示すように、フラットフープフレー
ム１は、リード成形量を考慮し、樹脂封入センター２の
位置よりもインナーリード部３がさらに延在されてい
る。すなわち、図４（Ａ）に、フラットフープフレーム
１のリード部の詳細として示したように、インナーリー
ド部３及びアイランド部１０は、リード成形時におけ
る、半導体ペレット厚、及びボンディングワイヤ高さに
考慮したリード成形量に対応して、樹脂封入センター２
を超えた位置となるように延在されている。
【００２０】図２は、本発明に係る製造方法を工程順に
説明するための図である。また、図６は、フレーム供給
装置、リード成形装置、及びダイボンディング装置の各
工程の詳細を示す図である。
【００２１】図６を参照して、このフラットフープフレ
ーム１は、フレーム供給装置４よりダイボンディング装
置５部に取付けたリード成形装置６に供給される。
【００２２】リード成形装置６に供給されたフラットフ
ープフレーム１は、図７にリード成形の様子として示す
ように、リード成形パンチ７及びダイ８にて複数列、複
数ピッチ同時に各インナーリード部３をＬ字型に下側に
リード成形を行ない、その後、バッファー９を介しダイ
ボンディング装置５に供給される。なお、図７（Ａ）
は、リード成形装置６におけるインナーリード成形の様
子を示す平面図、図７（Ｂ）は、図７（Ａ）のＢ−Ｂ′
線の断面図である。また図４（Ｂ）は、リード成形装置
６にて、インナーリード部３をＬ字型に下側にリード成
形を行なった状態を示したものである。
【００２３】ダイボンディング装置５においては、供給
されたフラットフープフレーム１のインナーリード部３
のアイランド１０上に半導体ペレット１１のダイボンデ
ィングを行ない（図２の工程Ｃ参照）、ダイボンディン
グ終了後、フラットフープフレーム１は、バッファーを
介しワイヤボンディング装置に供給される。
【００２４】ワイヤボンディング装置に供給されたフラ
ットフープフレーム１は、半導体ペレット１１のパッド
とインナーリード部３とをワイヤ１８にてボンディング
を行ない（図２の工程Ｅ及び図８（Ａ）参照）、ワイヤ
ボンディング終了後、フラットフープフレーム１は、バ
ッファーを介し樹脂封入装置に供給される。
【００２５】樹脂封入装置に供給されたフラットフープ
フレーム１は、図８（Ｂ）に示すように、上金型１４と
下金型１５とで挟み込み加圧した後、下金型キャビティ
ー１６片側にのみ樹脂封入を行ない、その後フレーム巻
き取り機に収納する。図３（Ａ）に樹脂封入後の半導体
装置及びアウターリードの様子を示す平面図、及び図３
（Ｂ）に図３（Ａ）のＡ−Ａ′線の断面を示す。図３に
示すように、樹脂封入された半導体装置において、アウ
ターリード部１７は半導体装置の一端面にて曲折し該端
面に沿って外側方向（図中左右）に延在されている。
【００２６】フレーム巻き取り機に巻き取られたフラッ
トフープフレーム１は、半田メッキ装置により半田メッ
キを行ない、半田メッキ後、フラットフープフレーム１
は、リードカット装置、選別装置、捺印装置、テーピン
グ装置からなる複合装置（図２の工程Ｆ参照）に供給さ
れ、所定量の出荷リールに巻き取られる。なお、複合装
置において、アウターリード１７はカットされ、図５に
示すように、半導体装置の２０の下面からアウターリー
ド１７（フット部）は下面に沿って所定量外側に突設さ
れた形状とされている。
【００２７】図９（Ａ）は、本発明の別の実施例のフラ
ットフレームリード部の詳細、図９（Ｂ）は、インナー
リード成形後のリード部の詳細を示す図である。また、
図９（Ｃ）は、比較例として、従来のフラットフレーム
リード部の詳細を示した図であり、図９（Ｄ）は従来の
フラットフレームインナーリード成形後のリード部詳細
を示した図である。また、図１０は、実施例における樹
脂封入金型部の詳細を示す図である。
【００２８】図９（Ａ）を参照して、本実施例において
は、フラットフープフレーム１は、リード成形量を考慮
し、樹脂封入センター２の位置よりもインナーリード部
３が長く設けられている。
【００２９】このフラットフープフレーム１は、リード
成形装置により複数列、複数ピッチ同時に各インナーリ
ード部３をＬ字型に上側にリード成形を行なう（図９
（Ｂ）参照）。
【００３０】本実施例においては、ダイボンディング及
びワイヤボンディング工程の後の樹脂封入工程におい
て、図１０（Ｂ）に示すように、樹脂封入金型の上金型
キャビティー２４の片側のみ樹脂封入を行なう。このた
め、リード成形量、長さを最少にすることができる。
【００３１】また、本実施例においては、ワイヤボンデ
ィング工程において、ワイヤ１８を斜めにボンディング
することにより、従来のフラットフープフレーム１（図
９（Ｃ）参照）で、リード成形（図９（Ｄ）参照）を行
なうことのできるという利点を有する。
【００３２】
【発明の効果】以上説明したように、本発明は、フレー
ム供給装置より供給された複数列から成るフラットフー
プフレームのアウターリード部が樹脂封入後の半導体装
置の外形に対して、所定位置となるように、フラットフ
ープフレームのインナーリード部をリード成形量を考慮
して樹脂封入センターよりも長くし、半導体ペレットを
ダイボンディングする前に、フラットフープフレームの
インナーリード部を複数列（縦方向）、複数ピッチ（横
方向）で同時に成形を行ない、ダイボンディング及びワ
イヤボンディングを行なった後、樹脂封入装置によりフ
ラットフープフレームのアウターリード部が、前記樹脂
封入後の半導体装置の外形に対し所定の位置となるよう
に片側キャビティーのみに、樹脂封入を行なうようにし
たことにより、樹脂封入時の上下金型キャビティー位置
ズレ（上下キャップズレ）の発生がなくなるという効果
を有する。
【００３３】また、本発明によれば、複合装置でのリー
ド成形処理が不要となり、リード成形時の、アウターリ
ードの寸法不良、リード成形時のアウターリードと樹脂
部付け根の隙間、半田クズの発生、選別時アウターリー
ドフット部が長くなり、測定不良等が発生しないため、
品質の向上と共に、生産性及び保守性の向上が図られ
る。
【００３４】さらに、本発明によれば、樹脂封入装置に
おいて金型の片側キャビティー加工とし、複合装置での
リード成形装置が不要としたため、金型及び複合装置の
コスト低減を達成するという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るフラットフープフレ
ームの平面図である。
【図２】本発明の一実施形態を説明するための半導体装
置の製造方法の工程フロー図である。
【図３】本発明の一実施例における樹脂封入後の詳細を
示す図であり、（Ａ）は半導体装置の平面図、（Ｂ）は
（Ａ）のＡ−Ａ′線の断面図である。
【図４】本発明の一実施例のインナーリード成形の様子
を説明するための図であり、（Ａ）はフラットフープフ
レームリード部詳細図、（Ｂ）はインナーリード成形後
のリード部詳細図である。
【図５】本発明の一実施例における絶縁型半導体装置の
一側端面からみた図である。
【図６】本発明の一実施例におけるフレーム供給装置、
リード成形装置、ダイボンディング装置の工程詳細図で
ある。
【図７】本発明の一実施例におけるインナーリード成形
部の詳細図であり、（Ａ）は平面図、（Ｂ）はＢ−Ｂ′
線の断面図である。
【図８】本発明の一実施例における樹脂封入金型部の詳
細図であり、（Ａ）は平面図、（Ｂ）はＢ−Ｂ′線の断
面図である。
【図９】（Ａ）は本発明の別の実施例のフラットフープ
フレームリード部の詳細図である。（Ｂ）は本発明の別
の実施例のインナーリード成形後のリード部詳細図であ
る。（Ｃ）は従来のフラットフープフレームリード部詳
細図である。（Ｄ）は従来のフラットフープフレームイ
ンナーリード成形後のリード部詳細図である。
【図１０】本発明の別の実施例における樹脂封入金型部
の詳細図であり、（Ａ）は平面図、（Ｂ）はＢ−Ｂ′線
の断面図である。
【図１１】従来のフラットフープフレーム平面図であ
る。
【図１２】従来の半導体装置の製造方法の工程フローを
示す図である。
【図１３】従来の製造方法における樹脂封入金型の詳細
図である。
【図１４】従来の製造方法による絶縁型半導体装置を一
側端面からみた図である。
【符号の説明】
１ フラットフープフレーム ２ 樹脂封入センター ３ インナーリード部 ４ フレーム供給装置 ５ ダイボンディング装置 ６ リード成形装置 ７ パンチ ８ ダイ ９ バッファー １０ アイランド １１ 半導体ペレット １２ ワイヤボンディング装置 １３ 樹脂封入装置 １４ 上金型 １５ 下金型 １６ 下金型キャビティー １７ アウターリード部 １８ ワイヤ １９ リードカット装置 ２０ 半導体装置 ２１ ダイボンディングヘッド ２２ パッド ２３ ゲート ２４ 上金型キャビティー ２５ アウターリード成形装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】絶縁型半導体装置の製造方法において、 フレーム供給装置より供給された複数列から成るフラッ
    トフープフレームのアウターリード部が樹脂封入後の半
    導体装置の外形に対して所定位置となるように、前記フ
    ラットフープフレームのインナーリード部を樹脂封入セ
    ンターの位置よりも長くし、 半導体ペレットをダイボンディングする前に、リード成
    形装置により、前記フラットフープフレームのインナー
    リード部を複数列、複数ピッチで同時に成形を行ない、 ダイボンディング及びワイヤボンディングを行なった後
    に、 樹脂封入装置により前記フラットフープフレームのアウ
    ターリード部が、前記樹脂封入後の半導体装置の外形に
    対し所定の位置となるように、片側キャビティーのみに
    樹脂封入を行なう、 ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】半導体ペレット厚、及びボンディングワイ
    ヤ高さに考慮したリード成形量に対応して、前記樹脂封
    入センターの位置よりも前記インナーリード部を長くし
    たことを特徴とする請求項１記載の絶縁型半導体装置の
    製造方法。
  3. 【請求項３】フレーム供給装置より供給されたフラット
    フープフレームのインナーリード部のリード成形を、半
    導体ペレットをダイボンディングする工程の前に行な
    い、 ダイボンディング工程及びワイヤボンデング工程の後の
    樹脂封入工程において、上金型キャビティー又は下金型
    キャビティーの一側にのみ樹脂封入を行なう、 ことを特徴とする絶縁型半導体装置の製造方法。
  4. 【請求項４】前記フラットフープフレームは、そのイン
    ナーリード部が樹脂封入センターの位置よりも所定の長
    さ分さらに延在されてなることを特徴とする請求項３記
    載の絶縁型半導体装置の製造方法。
  5. 【請求項５】前記インナーリード部を長手方向の所定の
    位置において前記インナーリード部がアウターリード部
    に対して下側又は上側に位置するようにＬ字型に加工す
    ることを特徴とする請求項３記載の絶縁型半導体装置の
    製造方法。
  6. 【請求項６】樹脂封入された半導体装置において、前記
    アウターリード部が前記半導体装置の一側端面から該端
    面に沿って外側に延在されてなることを特徴とする請求
    項３記載の絶縁型半導体装置の製造方法。
JP8080777A 1996-03-08 1996-03-08 絶縁型半導体装置の製造方法 Expired - Fee Related JP2828016B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8080777A JP2828016B2 (ja) 1996-03-08 1996-03-08 絶縁型半導体装置の製造方法
US08/808,036 US5705431A (en) 1996-03-08 1997-03-04 Production method for insulated semiconductor device
EP97103714A EP0794560A3 (en) 1996-03-08 1997-03-06 Production method for insulated semiconductor device
KR1019970007861A KR100246694B1 (ko) 1996-03-08 1997-03-08 절연형 반도체 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8080777A JP2828016B2 (ja) 1996-03-08 1996-03-08 絶縁型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09246305A true JPH09246305A (ja) 1997-09-19
JP2828016B2 JP2828016B2 (ja) 1998-11-25

Family

ID=13727878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8080777A Expired - Fee Related JP2828016B2 (ja) 1996-03-08 1996-03-08 絶縁型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5705431A (ja)
EP (1) EP0794560A3 (ja)
JP (1) JP2828016B2 (ja)
KR (1) KR100246694B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051324A (ja) * 2011-08-31 2013-03-14 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
EP1324386B1 (de) * 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1471243A (fr) * 1966-01-19 1967-03-03 Radiotechnique Perfectionnements aux dispositifs semi-conducteurs enrobés dans un revêtement protecteur isolant moulé
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
DE3421539A1 (de) * 1984-06-08 1985-12-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement fuer smd-technik
JPS6175553A (ja) * 1984-09-21 1986-04-17 Hitachi Tobu Semiconductor Ltd 電子部品
JPS62298146A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 電子装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JP2747634B2 (ja) * 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051324A (ja) * 2011-08-31 2013-03-14 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0794560A2 (en) 1997-09-10
US5705431A (en) 1998-01-06
KR100246694B1 (ko) 2000-03-15
EP0794560A3 (en) 1998-03-18
KR970067813A (ko) 1997-10-13
JP2828016B2 (ja) 1998-11-25

Similar Documents

Publication Publication Date Title
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US6770163B1 (en) Mold and method for encapsulation of electronic device
US7019388B2 (en) Semiconductor device
JPH1131776A (ja) 半導体チップパッケージ
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
JP2828016B2 (ja) 絶縁型半導体装置の製造方法
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
US6512286B1 (en) Semiconductor package with no void in encapsulant and method for fabricating the same
US8273445B2 (en) Reinforced assembly carrier
US6436736B1 (en) Method for manufacturing a semiconductor package on a leadframe
JPH0653399A (ja) 樹脂封止型半導体装置
JPH05121462A (ja) 半導体装置の製造方法
JP2002324887A (ja) 半導体装置の製造方法
JPH05315512A (ja) 半導体装置用リードフレーム
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JPS6092643A (ja) 半導体装置の製造方法
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JP4002235B2 (ja) 樹脂封止型半導体装置
JP2002043344A (ja) 樹脂封止型半導体装置の製造方法
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
KR200168394Y1 (ko) 반도체 패키지의 리드 프레임
JPH0669397A (ja) 半導体装置用リードフレーム
US20020088634A1 (en) QFN package and a fabrication method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees