JPS6092643A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6092643A
JPS6092643A JP58200222A JP20022283A JPS6092643A JP S6092643 A JPS6092643 A JP S6092643A JP 58200222 A JP58200222 A JP 58200222A JP 20022283 A JP20022283 A JP 20022283A JP S6092643 A JPS6092643 A JP S6092643A
Authority
JP
Japan
Prior art keywords
inner leads
wire
resin
chip
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58200222A
Other languages
English (en)
Other versions
JPH0443422B2 (ja
Inventor
Kengo Egashira
江頭　賢吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58200222A priority Critical patent/JPS6092643A/ja
Publication of JPS6092643A publication Critical patent/JPS6092643A/ja
Publication of JPH0443422B2 publication Critical patent/JPH0443422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、特に多ビン型で樹脂封止型の半導体装置の製
造方法に関する。
〔発明の技術的背景とその問題点〕
従来、樹脂封止型の半導体装置の製造工程では、リード
フレームのベッド上にチップ（半導体素子）が載置され
、このチップとリードフレームのインナーリード間でワ
イヤデンディングがなされる。そして、ワイヤデンディ
ング処理の後にチップを含むリードフレームに対して樹
脂封止処理が行われる。
このようにして、樹脂モールド成型された半導体装置が
製造されることになる。ところで、近年多用されている
多ビン型の半導体装置では上記のインナーリードが比較
的細長く形成されている。このため上記のような従来の
製造方法では、ワイヤメンディング処理の際にインナー
リードの先端部に振動が発生しゃすくなシ、？ンディン
グワイヤのループ変形や切断が生じたシ、ビンディング
強度の劣化等の間−が発生するなどの欠点があった。
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、樹脂封止型
の多ピン型半導体装置の製造工程において、ワイヤデン
ディング処理の際にインナーリードの振動によるビンデ
ィング不良の発生等を防止して、高品質の半導体装置を
製造できる半導体装置の製造方法を提供することを目的
とする。
〔発明の概要〕
本発明では、チップとリードフレームのインナーリード
とのワイヤビンディング領域外にあるインナーリード間
を接続する第１タイバーで支持した状態でインナーリー
ドとチア１間をワイヤビンディングした後、第１のモー
ルド工程によシワイヤメンディング領域内のリードフレ
ームに対して樹脂封止処理が行われる。この後、上記第
１のタイバーが切断され、さらに第２のモールド工程に
よシ上記ワイヤゲンディ゛ング領域外のリードフレーム
に対して樹脂封止処理がなされ、半導体装置全体の樹脂
モールド成型がなされる。
これによシ、ワイヤデンディング処理の際に生ずる振動
を押えることができ、ワイヤビンディングを確実に行な
うことができる。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。第１
図乃至第４図は一実施例に係わる半導体装置の製造工程
を示す図である。第１図において、１０はベッドであシ
チップ（図示せず）を載置する部分である。このベッド
ＪＯ上のテップと複数のインナーリード１１間でワイヤ
ビンディングが行われる。チップはインナーリード１ノ
を介して外部回路との電気的接続がなされる。１２はチ
ップとワイヤ゛デンディングされる領域のすぐ外側のイ
ンナーリード１１間を接続する第１のタイバーである。
また１３は複数のアクタ−リードであシ、これらアクタ
−リード１３相互間は第２のタイバー１４で接続されて
いる。これら各部分はリードフレームとして共通の金属
板を加工して一体に形成されている。
上記のようなリードフレームを用いた半導体装置の製造
工程を説明する。先ず、ベッド１０上にチップが載置さ
れ、チップとインナーリード１ノの先端部間でワイヤデ
ンディング処理が行われる。このワイヤデンディング処
理後、第１のモールド工程によシ第１のタンバー１２を
含まないワイヤビンディング領域のリードフレームに対
して樹脂モールド処理が成される（第２図の樹脂封止部
２０）。
そして、第１のタイバー１２が切断され、インナーリー
ド１１間が分離される（第３図に示された状態）。この
ようなリードフレームに対して、第２のモールド工程に
よシ樹脂封止処理が行われ、ワイヤビンディング領域外
のインナー！Ｊ−ｒノｌを含む半導体装置全体の樹脂モ
ールド成型がなされる（第４図の樹脂封止部３の。
また図示を略すが、その後第２のタイバー１４はアウタ
ーリード１３から除去される。
上記のような製造工程において、その作用効果を説明す
る。ベッド１０上のチップとインナーリード１）の先端
部間はワイヤデンディング処理によシ接続される。この
とき、上記のようにインナーリード１１間は第１のタイ
バー１２によシ接続されている。従って、ワイヤデンデ
ィング処理の際、インナーリード１ノの先端部の振動（
上下方向）は大幅に押えられる。これによシ、ワイヤデ
ンディングは確実に行われ、？ンディングワイヤのルー
プ変形、切断及びビンディング強度の劣化を防止できる
。
そして、第１のタイバー１２によシイノナ−リード１ノ
が接続された状態でワイヤビンディング領域のリードフ
レームに対して樹脂封止処理が行われる。これによシ、
第１のタイバー１２が除去されてもビンディングワイヤ
は樹脂によシ固定されており、上記のようながンディン
グ不良は発生しない。そして、第１のタイバー１２を切
断した後、第２の樹脂モールド工程によシ半導体装置全
体の樹脂モールド成型が成されることになる。
〔発明の効果〕
以上詳述したように本発明によれば、ワイヤビンディン
グ処理においてインナーリードの先端部の振動によるビ
ンディング不良を確実に防止することができ、しかも確
実な樹脂そ−ルド成型を実現することができる。したが
って、高品質な樹脂封止型の多ビン構造の半導体装置を
提供することができる。
【図面の簡単な説明】
第１図乃至第４図は本発明の一実施例に係わる半導体装
置の製造方法を説明するための図である。 １０・・・ベッド、１ノ・・・インナーリード、１２・
・・第１のタイバー、ノ３・・・アウターリード、１４
・・・第２のタイバー、２０．３０・・・樹脂封止部Ｏ 第１図 第２　図 第３ＷＪ

Claims (1)

    【特許請求の範囲】
  1. チップを載置するだめのべ、ド、インナーリード及びこ
    れに連続するアウターリード、そのベッド上のチップと
    ワイヤメンディングされる領域外のインナーリード間を
    接続する第１のタイバーならびにアウターリード間を接
    続する第２のタイバーを有するリードフレームを用意ス
    る工程と、上記チップとインナーリード間をワイヤデン
    ディングする工程と、上記ワイヤデンディング領域内の
    リードフレームに対して樹脂封止を行なう第１のモール
    ド工程と、上記第１のタイバーを切断し上記インナーリ
    ード間を分離する工程と、上記ワイヤ？ンディング領域
    外ノインナーリードを含む上記リードフレームに対して
    樹脂封止を行なって半導体装置全体をモールド成型する
    第２のモールド工程とを備えて成ることを特徴とする半
    導体装置の製造方法。
JP58200222A 1983-10-26 1983-10-26 半導体装置の製造方法 Granted JPS6092643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200222A JPS6092643A (ja) 1983-10-26 1983-10-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200222A JPS6092643A (ja) 1983-10-26 1983-10-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6092643A true JPS6092643A (ja) 1985-05-24
JPH0443422B2 JPH0443422B2 (ja) 1992-07-16

Family

ID=16420834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200222A Granted JPS6092643A (ja) 1983-10-26 1983-10-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6092643A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194641A (ja) * 1989-01-24 1990-08-01 Ibiden Co Ltd リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194641A (ja) * 1989-01-24 1990-08-01 Ibiden Co Ltd リードフレーム

Also Published As

Publication number Publication date
JPH0443422B2 (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
JP2005159103A (ja) 半導体装置およびその製造方法
JPS6151933A (ja) 半導体装置の製法
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6092643A (ja) 半導体装置の製造方法
JPH09107062A (ja) 半導体装置およびその製造方法
JP3179003B2 (ja) Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法
JPH10116953A (ja) リードフレーム及びこれを用いた半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JP2001185567A (ja) 半導体装置およびその製造方法
JPH0738051A (ja) レジンモールド電子装置およびその製造方法
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JPH09246305A (ja) 絶縁型半導体装置の製造方法
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
KR200168394Y1 (ko) 반도체 패키지의 리드 프레임
JPS5921050A (ja) 半導体装置の製造方法
KR920006185B1 (ko) 접합형 리드 프레임을 사용한 ic 제조방법
KR200141125Y1 (ko) 리드프레임의 구조
JPH04286134A (ja) 半導体装置の封止方法
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPH08316371A (ja) 樹脂封止型半導体装置
JPH09321203A (ja) 樹脂封止型半導体装置及びこの方法を用いて製造した半導体装置、並びにリードフレーム
JPS60253235A (ja) 半導体装置の製造方法
JPH0231453A (ja) 樹脂封止型半導体装置の製造方法
JPH09162327A (ja) 半導体装置
JPS599950A (ja) 半導体装置の製造方法