JPH0738051A - レジンモールド電子装置およびその製造方法 - Google Patents

レジンモールド電子装置およびその製造方法

Info

Publication number
JPH0738051A
JPH0738051A JP17776493A JP17776493A JPH0738051A JP H0738051 A JPH0738051 A JP H0738051A JP 17776493 A JP17776493 A JP 17776493A JP 17776493 A JP17776493 A JP 17776493A JP H0738051 A JPH0738051 A JP H0738051A
Authority
JP
Japan
Prior art keywords
lead
resin
leads
frame
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17776493A
Other languages
English (en)
Inventor
Takahiro Naito
孝洋 内藤
Shigeki Tanaka
茂樹 田中
Hiromichi Suzuki
博通 鈴木
Takayuki Okinaga
隆幸 沖永
Koji Emata
孝司 江俣
Hitoshi Horiuchi
整 堀内
Makoto Komata
誠 小俣
Masaru Yamada
勝 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Hokkai Semiconductor Ltd
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Hokkai Semiconductor Ltd, Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP17776493A priority Critical patent/JPH0738051A/ja
Priority to CN 94107982 priority patent/CN1098822A/zh
Publication of JPH0738051A publication Critical patent/JPH0738051A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】レジンモールド型電子装置に関し、特に面実装
用レジンモールド型半導体装置において、リード成形後
のリード折れ、テスティングソケットへの出し入れおよ
び、輸送中の衝撃によるリード変形を防止できるレジン
モールド型電子装置を提供する。 【構成】面実装用レジンモールド型半導体装置の組立に
は、アウタリード間にダムバーを有していないリードフ
レームを用い、周知のトランスファモールド法によりパ
ッケージ本体1から導出したリード2の間にまでレジン
3を充填させ、そのリード2間のレジン3は、リード2
の厚さとほぼ等しい厚さとすることで、リードの変形防
止および工程の簡略化を達成することができる。また、
リード2とリード2間のレジン3との密着性をより向上
させるためには、リード2の先端部分をリング状のレジ
ン枠でレジン3と共に固定することで達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、レジンモールド型電子
装置に関し、特に面実装用レジンモールド型半導体装置
およびその製造方法に関する。
【0002】
【従来の技術】半導体装置の多ピン化ならびに高密度実
装化にともない、パッケージ本体から導出されるリード
は、その幅が狭く、かつリード間幅(ピンピッチ:pi
n pitch)も狭くなってきている。このため、外
部圧力によってリードの曲がりが生じやすく互いに隣合
うリードの接触や、実装時にろう付け不良またリード間
のろう材ブリッジによるショートが問題となる。
【0003】従来、面実装用パッケージにおけるリード
の曲がりを解決する手段として、特公平2−24095
2号公報あるいは、特開平4−255263号公報に開
示されているような技術が知られている。前者に開示の
技術は、リードピンの表面実装はんだ面部分を除き、電
気的に不導電性の凝固剤で固めておくというものであ
る。後者に開示の技術は、リード端子の実装接触面以外
の上面側を全て含めて樹脂により一体化させたものであ
る。
【0004】
【発明が解決しようとする課題】多ピンパッケージ、特
に0.5mm以下の挟ピッチアウタリードを有する半導
体パッケージにおいては、リード成形後のリード折れ、
テスティングソッケトへの出し入れによるリード変形、
輸送中の衝撃によるリード変形等が顕著となる。上記各
公報に開示の技術手段によりリード変形は解消されるも
のの、前者の公報に記載の手段ではリード成形後に凝固
剤でのリード固定が必要であり、また凝固剤使用による
その量、粘度等の精密な制御が必要となる。一方、後者
の公報に記載の手段では配線基板(プリント基板)への
実装時にリードが見えず実装アライメントが容易でない
ことが考えられる。
【0005】そしてさらに、一般的にレジンモールド型
の半導体パッケージ組立の場合、リードフレームが用い
られ、ペレットボンディング、ワイヤボンディングそし
て、モールド後にリード間を支持するダムバーを切断す
る工程が必要である。
【0006】本発明は、上記のような問題点を解消する
ためになされたもので、一つの目的はリードに加わる外
部圧力によるリード曲がりの影響を小さくしたレジンモ
ールド型電子装置を提供することにある。
【0007】本発明の他の目的は、リードに加わる外部
圧力によるリード曲がりの影響を小さくした薄型レジン
モールド半導体装置を提供することにある。
【0008】本発明のさらに他の目的は工程の簡略化を
図ったレジンモールド型電子装置の製造方法を提供する
ことにある。
【0009】
【課題を解決するための手段】本発明のレジンモールド
型電子装置によれば、レジンモールド本体から導出した
各アウタリードのリード間にそのリードの厚さにほぼ等
しい厚さのレジンが充填され、そのレジン部材により各
アウタリードを固定したものである。
【0010】
【作用】上記した手段によれば、レジン部材によりアウ
タリードが固定されているため、そのレジン部材によっ
て電子装置が完成してから配線基板等のボードに実装さ
れるまでのアウタリードに加えられる機械的衝撃から守
られ、リードの変形防止を達成するものである。また、
そのレジン部材はダムが存在しないリードフレームを用
いてパッケージ本体から流れ出たリード厚とほぼ等しい
厚さに形成されたものであり、複雑な金型を用いること
はなく形成できる。しかも、ダムが存在していないこと
からダム切断工程が省略できる。
【0011】
【実施例】次に本発明について図面を参照して具体的実
施例に基づいて説明する。
【0012】図1は本実施例による一実施例の面実装用
レジンモールド型半導体装置の上面図、図2は図1に示
された面実装用レジンモールド型半導体装置の側面図、
そして図3は本発明の面実装用レジンモールド型半導体
装置の組立てに適用されるリードフレームの上面図を示
す。
【0013】図1は、特にリードが矩形を成すレジンパ
ッケージ本体1から複数のリード2が四方向に導出され
たガルウイング(gull winng)型の、いわゆ
るQFPと称す面実装用ICを示す。パッケージ本体1
から導出された互いに隣合うリード間(2、2)にはレ
ジンパッケージ本体1と一体のリード固定用レジン部材
(例えばエポキシ樹脂)3が図2に示されたようにその
リード2の厚さと等しい厚さでもって介在されている。
【0014】この面実装用ICの組立てにあたっては、
図3に示されたリードフレーム、例えばFe系リードフ
レームが用いられる。
【0015】図3において、11は半導体ペレットが取
り付けられるタブ、12はそのタブ11を支持するため
のタブ吊りリードである。このタブ吊りリード12はタ
ブ11の四隅から放射状に延び、枠体10に連結されて
いる。13はパッケージ本体内に封止込められるインナ
リード、14はパッケージ本体外部に導出されるアウタ
リードである。
【0016】インナリード13の先端部近傍には、リー
ド先端がふらつき、リード曲がり、リード間の接触を防
止するために四角い棒形状を成したリード固定用テープ
15が粘着されている。このリード固定用テープ15は
ポリイミドテープが用いられる。
【0017】アウタリード14の先端部はリード先端固
定枠16で連結されている。それぞれ四方向のリード先
端固定枠16を囲んで応力吸収用孔17が設けられてい
る。また、タブリード12の延長線上にも応力吸収用孔
18が設けられている。これら応力吸収用孔17、18
はリードフレームの熱膨張によるリードの変形を防止す
る。そして、枠体10には組立て時にリードフレームを
位置決め、搬送するためのピンが挿入されるガイド孔1
9が設けられている。応力吸収用孔18が設けられてい
ない枠体A部にはモールドレジンが注入される金型のゲ
ートが位置される。
【0018】ここで注目すべきことは、本発明のリード
フレームは従来の一般的に採用されていたリード間を連
結し、モールド後、リード間にレジンバリを発生させな
いためのダムが設けられていない点である。また、アウ
タリード14には図2に示したようなガルウイング形状
の折り曲げ加工(14a)がされている。なお、アウタ
リード14には実装のために半田メッキが施されてい
る。
【0019】このような構成のリードフレームを用いた
ICの組立ては、図示してないが、まずタブ11に半導
体ペレットがボンディングされ、半導体ペレット主面に
設けられたボンディングパッド(電極)とインナリード
13の先端部とがワイヤボンディングにより電気的接続
される。続いて、半導体ペレット、ワイヤおよびインナ
リードを周知のトランスファモールド法によってレジン
モールド(樹脂封止)される。すなわち、図3の点線枠
で示したレジンパッケージ本体1によって半導体ペレッ
トが封止込まれる。そして、レジンモールド後、リード
フレームの枠体10とともにリード先端固定枠16が切
り離されることによって図1および図2に示した面実装
用ICが完成される。
【0020】次に本発明の面実装用ICの実装形態につ
いて図4を用いて説明する。
【0021】図4において、30は実装基板であり、そ
の表面には配線31がパターニングされている。パター
ニングされた配線31のピッチおよび線幅は面実装用I
Cのリードピッチとリード幅とほぼ一致している。面実
装用IC1はこの実装基板30の配線31に対してアラ
イメントされ、半田(ロウ材)4により半田付け実装さ
れる。リード2あるいは配線31とリード間に存在して
いるレジン3(一般に黒色)とのコントラストが明確化
されており、そしてそのリード2はレジン3によって変
形、移動が阻止されるために面実装時のアライメントが
極めて容易となる。
【0022】アウタリードとそのリード間のレジンとの
密着性をより一層向上させるために、つまりリード間レ
ジンの脱落を防止するために、リード成形後にアウタリ
ード上面側に接着剤を塗布してもよい。なお、アウタリ
ード下面側は実装基板の配線とロウ付けされるので接着
剤の塗布は避ける必要がある。しかし、本発明のように
リード間にはレジンが介在されているために、アウタリ
ード上面側に塗布した接着剤がアウタリード下面側にし
み出し、アウタリード下面を汚すことがなく、面実装時
のロウ付け障害が回避できる。
【0023】図5乃至図7は、レジン枠を用いてリード
2とそのリード間のレジン3との密着性を向上させた変
形例を示す。
【0024】図5は、リード2の端部にリング状のレジ
ン枠3aを設けた面実装用ICの平面図である。図6
は、図5のA−A切断断面図である。レジン枠3aはリ
ード間レジン3と一体化されてなり、リード2を確実に
固定し、リード変形を防止する。レジン枠3aは図6に
示したように、底面がパッケージ本体1およびリード2
の底面とほぼ一致している。このためリード2の底面と
実装基板の配線との確実な接触によるロウ付けが達成で
きる。
【0025】図7は、図5のレジン枠3aのさらなる変
形例を示した面実装用ICの平面図である。レジン枠は
実装基板への実装が完了すればもはや不要であり、むし
ろそのまま残しておくと、実装密度の低下につながる。
したがって、図7のようにレジン枠3aは各辺独立に設
けた構造にしてある。このような構成によれば、実装後
各辺のレジン枠3aは上部に折り曲げることで、アウタ
リード端のレジン強度の弱いところで容易に破壊そして
分離される。
【0026】なお、図7に示す面実装用ICの断面は図
6に示す形態と同様であり、図示を省略する。
【0027】本発明をガルウイングタイプのリード形態
で説明したが、そのリード形態の変更は種々成し得るこ
とができる。図8乃至図9はリード形態の変形例を示
す。図8はリードを下方鉛直方向に折り曲げたストレー
ト型リードの面実装用ICの側面図を示す。リード2間
はパッケージ本体1と一体的なレジン3が介在され、リ
ードの変形を防止している。なお、リード加工はモール
ド後の加工ではリード2間に存在するレジンのクラック
が考えられるのでモールド前に加工しておくことが望ま
れる。
【0028】図9はリード2をJ型に加工した、J型リ
ードの面実装用ICの側面図を示す。J型リードはモー
ルド前に加工されたものであり、リード間のみならずリ
ード2の内面に沿ってモールドレジン3aが存在し、高
さ方向のリードの変形を防止することができる。
【0029】次に、本発明の実装形態の変形例を図10
乃至図11に示す。
【0030】図10は水平方向にアウタリードを導出さ
せた面実装用ICの実装形態を示す側面図である。リー
ド2は例えば図1に示したように四方向に導出されたも
のであり、特徴としている点はそのリードが折り曲げら
れず水平方向に延びている構成である。したがって、こ
の面実装用IC20はパッケージ本体21が実装基板3
0に設けられた凹部32に挿入アライメントされ、配線
31とリード22とがロウ付けされる。
【0031】図11は本発明による他の面実装形態を示
す側面図であり、リード22を下方に押してそのリード
22の先端を実装基板30の配線31に当接させロウ付
けした形態を成している。この実装形態の面実装用IC
はパッケージ本体の薄型化(例えば3〜5mm厚)そし
てリード22をパッケージ本体底部からリード根元まで
の高さを約1mmとし、そのリード22の長さを3mm
程度とすることで実装可能である。
【0032】
【発明の効果】(1)アウタリードの間がパッケージ本
体と一体化されたレジンで充填されているため、リード
の変形、リード間隔のバラツキの防止が可能となる。こ
のため、テスティングおよび実装時のアライメントがと
り易く基板への実装が容易になる。 (2)リード間に
充填されているレジンは黒色であるため、白色系のリー
ドとコントラストが明確になり、実装時のアライメント
をより一層容易にする。
【0033】(3)図5乃至図6に示した実施例のよう
にリード2端部にリング状レジン枠3aまたは、図7に
示した実施例のようにリード2端部に各辺独立に設け
て、レジン枠3bによりリード2間のレジン3の部分的
な脱落を防止し、リード2の変形を一層防止できる。特
に、このレジン枠3a、3bはテスティング時のリード
とテスター用端子との位置合わせ(アライメント)用と
して作用する効果をもたらすことができる。
【0034】(4)アウタリード間にレジンを充填すべ
く、本発明に適用されるリードフレームはダムバーが設
けられていない。このため、トランスファモールド時に
リード間に生じたリード厚の隙間にレジンが注入される
ことでリード間のレジン充填が行なわれる。したがっ
て、レジンモールド後のリード成形時にダムバーの切断
が不要となり工程の簡略化を図ることができる。
【図面の簡単な説明】
【図1】本発明による一実施例の面実装用レジンモール
ド型半導体装置の上面図である。
【図2】図1に示した面実装用レジンモールド型半導体
装置の側面図である。
【図3】本発明の面実装用レジンモールド型半導体装置
に用いるリードフレームの上面図である。
【図4】本発明の面実装用レジンモールド型半導体装置
の実装形態を示す側面図である。
【図5】本発明の他の実施例である。
【図6】図5のA−A切断断面図である。
【図7】本発明の他の実施例である。
【図8】本発明によるリードを下方鉛直方向に折り曲げ
た面実装用ICの側面図である。
【図9】本発明によるJ型リードの面実装用ICの側面
図である。
【図10】本発明による水平方向にリードが導出した面
実装用ICの実装形態を示す側面図である。
【図11】本発明による他の実装形態を示す側面図であ
る。
【符号の説明】
1・・・・レジンパッケージ本体 2・・・・リード 3・・・・レジン 3a、3b・・・・レジン枠 4・・・・半田 10・・・・リードフレームの枠体 11・・・・タブ 12・・・・タブ吊りリード 13・・・・インナリード 14・・・・アウタリード 14a・・・・リード折り曲げ加工部 15・・・・リード固定用テープ 16・・・・リード先端固定枠 17、18・・・・応力吸収用孔 19・・・・ガイド孔 20・・・・面実装用IC 21・・・・パッケージ本体 22・・・・リード 30・・・・実装基板 31・・・・配線 32・・・・基板凹部
───────────────────────────────────────────────────── フロントページの続き (71)出願人 000233468 日立超エル・エス・アイ・エンジニアリン グ株式会社 東京都小平市上水本町5丁目20番1号 (72)発明者 内藤 孝洋 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 田中 茂樹 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 鈴木 博通 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 沖永 隆幸 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小俣 誠 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 山田 勝 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】パッケージ本体から互いに近接して外部に
    導出する複数のリード端子を有するレジンモールド型半
    導体電子装置において、前記リード間にパッケージ本体
    と一体で、かつリード厚とほぼ等しい厚さのレジンが充
    填されていることを特徴とするレジンモールド型電子装
    置。
  2. 【請求項2】前記複数のリードは矩形を成すパッケージ
    本体から四方向に向かってそれぞれ複数導出され、その
    複数のリード端子は前記リード間のレジンと一体に設け
    られたリング状のレジン枠で固定されていることを特徴
    とする請求項1に記載のレジンモールド型半導体電子装
    置。
  3. 【請求項3】前記複数のリードは矩形を成すパッケージ
    本体から四方向に向かってそれぞれ複数導出され、それ
    ぞれのパッケージ本体の辺より導出された複数のリード
    端は前記リード間のレジンと一体に設けられた各辺独立
    のレジン枠で固定されていることを特徴とする請求項1
    に記載のレジンモールド型電子装置。
  4. 【請求項4】半導体ペレットと、前記半導体ペレットを
    封止してなるレジンパッケージ本体と、前記レジンパッ
    ケージ本体から導出される複数のリードと、前記リード
    間にパッケージ本体と一体で、かつリード厚とほぼ等し
    い厚さのレジンが充填されていることを特徴とする面実
    装用レジンモールド型半導体装置。
  5. 【請求項5】(1)半導体ペレットが取り付けられるべ
    き矩形のタブと、一端部がそのタブの各辺に近接し、他
    端がリード先端固定枠に固定されてなる複数のリード
    と、前記リードの一端部側に近接してリード間を固定支
    持するリード固定用テープとから成るリードフレームを
    用意する工程と、 (2)主面に複数のボンディングパッドを有する半導体
    ペレットを前記タブに固着する工程と、 (3)前記複数のボンディングパッドとそのボンディン
    グパッドに対応する複数のリードの先端それぞれとをワ
    イヤで電気的接続する工程と、 (4)前記リードフレームを金型で固定し、レジン注入
    することにより前記半導体ペレット、ワイヤおよび前記
    リード固定用テープを含むリード先端部をレジン封止す
    るとともに前記リード間にリード他端に至るレジンを充
    填する工程と、 (5)前記リード先端固定枠を切り離す工程とから成る
    ことを特徴とするレジンモールド型電子装置の製造方
    法。
JP17776493A 1993-07-19 1993-07-19 レジンモールド電子装置およびその製造方法 Withdrawn JPH0738051A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17776493A JPH0738051A (ja) 1993-07-19 1993-07-19 レジンモールド電子装置およびその製造方法
CN 94107982 CN1098822A (zh) 1993-07-19 1994-07-19 具有绝缘体支固外引线的封装电子器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17776493A JPH0738051A (ja) 1993-07-19 1993-07-19 レジンモールド電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0738051A true JPH0738051A (ja) 1995-02-07

Family

ID=16036724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17776493A Withdrawn JPH0738051A (ja) 1993-07-19 1993-07-19 レジンモールド電子装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPH0738051A (ja)
CN (1) CN1098822A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052164A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지의 몰딩 금형

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650640A (en) * 1995-04-05 1997-07-22 Motorola Integrated electro-optic package
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
CN102744176B (zh) * 2012-07-07 2017-04-26 上海鼎虹电子有限公司 电子元件封装中的清洁剂涂覆支架
KR102071078B1 (ko) 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052164A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지의 몰딩 금형

Also Published As

Publication number Publication date
CN1098822A (zh) 1995-02-15

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP3621819B2 (ja) 半導体集積回路素子
USRE37413E1 (en) Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6553657B2 (en) Semiconductor device
JP5001872B2 (ja) 半導体装置
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JPH07147379A (ja) 半導体装置及びその製造方法
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
US6774464B2 (en) Semiconductor device and method of manufacturing the same
JPH0738051A (ja) レジンモールド電子装置およびその製造方法
US6710429B2 (en) Semiconductor device and process for production thereof
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JP3566869B2 (ja) 半導体装置及び半導体装置の製造方法
JP2534545B2 (ja) 電子部品搭載用基板
JP3061715B2 (ja) 樹脂封止型半導体装置
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
KR970007842B1 (ko) 플라스틱 반도체 패키지
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
JP2004200719A (ja) 半導体装置
JPH0737921A (ja) 半導体装置
JPH06204380A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
KR19980075420A (ko) 와이어 본더의 와이어 클램프

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003