JP3566869B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3566869B2
JP3566869B2 JP35761598A JP35761598A JP3566869B2 JP 3566869 B2 JP3566869 B2 JP 3566869B2 JP 35761598 A JP35761598 A JP 35761598A JP 35761598 A JP35761598 A JP 35761598A JP 3566869 B2 JP3566869 B2 JP 3566869B2
Authority
JP
Japan
Prior art keywords
leads
lead
semiconductor device
resin
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35761598A
Other languages
English (en)
Other versions
JP2000183271A (ja
Inventor
伸生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP35761598A priority Critical patent/JP3566869B2/ja
Publication of JP2000183271A publication Critical patent/JP2000183271A/ja
Application granted granted Critical
Publication of JP3566869B2 publication Critical patent/JP3566869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リードフレーム及び半導体装置に関し、特に、多リードのリードフレーム及び半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
LSI等の半導体装置は、集積度の向上に伴って、より複雑な回路が搭載されその機能も高度なものとなっている。このような高機能化によって、半導体装置にはより多くの外部端子が必要となり、このために半導体チップに設けられるパッド電極及び半導体装置の外部端子であるリードの数もそれに対応して増加することとなる。例えば、ロジック半導体装置では、外部端子の数は数百にも及んでいる。
【0003】
このような多リードの半導体装置としては、QFP(Quad Flat Package)型の半導体装置が知られている。このQFP型の半導体装置では、半導体チップを封止する封止体の四側面に夫々複数のリードが設けられているために、多リード化に適しており、半導体装置を実装基板に実装する場合に、半導体装置周囲のスペースを有効に利用できるという利点がある。
【0004】
QFP型の半導体装置に用いられるリードフレームは、例えばCu系合金からなり、半導体チップを搭載するタブの周囲に複数のリードのインナーリードが配置され、インナーリードと一体となったアウターリードが封止体から延在し、その端部が半導体装置の外部端子となり基板等と接続される。
【0005】
各リードは、ダムバーにより、或はリードフレームの枠体となるタイバーにより一体となっており、各リードのダムバー内側部分及び外側部分が夫々インナーリード及びアウターリードとなる。ダムバーは各リードを一体化する機能の他に、樹脂封止時に封止樹脂がリード間から封止領域外に漏出するのを防止する機能がある。タブはインナーリードの間に設けられるタブ吊りリードによって支持されている。
【0006】
このリードフレームを用いた半導体装置の組立てでは、半導体チップをレジン又は銀ペーストによってタブに固定し、半導体チップのパッド電極とインナーリードとがボンディングワイヤによって接続されている。ボンディング後に半導体チップ、タブ、インナーリード、ボンディングワイヤが例えばエポキシ樹脂からなる封止体によって封止され、ダムバー及びタイバーが切断されて各リードは機械的・電気的に分離される。この後、封止体から延在するアウターリードは、成形されて半導体装置が完成する。
【0007】
前記ダムバーの切断では、微細なリードを正確に切断することが求められるため切断に用いられる金型が高価である。また、ダムバーを切断によって生じたバリがアウターリード成形に影響を与える等の問題がある。
【0008】
このため、ダムバーに換えて非導電性の樹脂テープを用いて切断を不要にしたテープダム方式のリードフレームが考えられた。テープダム方式のリードフレームについては、例えば特開平9‐148512号公報に開示されている。
【0009】
【発明が解決しようとする課題】
前記多リード化に対応するために、リードフレームでは、各リード間の間隔であるリードピッチ及びリードの幅寸法を小さくすることが求められている。例えば、現状にてリードフレームの板厚は150μm程度であり、アウターリードの変形等の点から略限界となっており、リードピッチとしては185μm、リード幅が100μmリード間の間隙が85μmとなっている。
【0010】
このようなリードの微細化によって、各リードの機械的強度は低下するために、僅かな力により変形しやすくなるが、本発明者はQFP型の半導体装置の樹脂封止に際して、配列された列端のリードに変形が多いことを見出した。このような変形によって隣接するボンディングワイヤ或いはリードが接触するショートが発生する等の問題が発生する。
【0011】
本発明の課題は、樹脂封止型の半導体装置のリードの変形を防止することが可能な技術を提供することにある。
【0012】
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【0015】
封止体によって樹脂封止され、前記封止体の一の辺に沿って配列される複数のリードを有する半導体装置において、記樹脂封止の行なわれる封止領域外縁において前記複数のリード及び該複数のリード間が非導電性のダムテープによって固定され、前記複数のリードの列の列端に前記複数のリードよりも幅広のダミーリードが前記複数のリードと等間隔に配置され、さらに、前記幅広のダミーリードの一端がタブを支持するタブ吊りリードに接続されている
【0016】
封止体によって樹脂封止され、前記封止体の一の辺に沿って配列される複数のリードを有する半導体装置の製造方法であって、前記複数のリードが樹脂封止の行なわれる封止領域外縁において非導電性のダムテープによって固定され、前記複数のリードよりも幅広でその一端がタブ吊りリードに接続されるダミーリードが前記複数のリードの列の列端に前記複数のリードと等間隔に配置されたリードフレームを用い、前記ダムテープを前記複数のリード間に充填し、前記充填されたダムテープによって前記複数のリード間からの封止樹脂の流出を防止して樹脂封止を行なう。
【0017】
かかる本発明によれば、前記非導電性部材を前記複数のリード間に充填する際に、溶融状態の非導電性部材によって前記複数のリードの列端のリードの側面に加えられる力が、前記ダミーリードを設けることによって均等化され、リードの変形が防止される。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【0019】
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0020】
図1は本発明の一実施の形態であるQFP型半導体装置を示す平面図であり、図2は図1に示す半導体装置を部分的に拡大して示す部分平面図、図3は図2中のa‐a線に沿った縦断面図である。なお、図2ではリードフレーム切断前の状態を示し、封止体9はリードフレームの下側のみ示してある。
【0021】
リードフレームは、例えばFe‐Ni系合金或いはCu系合金等からなり、半導体チップ1が搭載されるタブ2の全周囲にわたって複数の信号用のリード3が配置されている。各リード3は、非導電性のダムテープ4(図中、斜線を付す)により一体となっている。なお、各リード3はリードフレームの枠体となるタイバー5によっても一体となっている。各リード3のダムテープ4内側部分及び外側部分が夫々インナーリード3a及びアウターリード3bとなり、インナーリード3aの先端が半導体チップ1と接続され、アウターリード3bが半導体装置の外部端子となる。
【0022】
本実施の形態では、通常のリード3の他に、各リード3の列の列端にダミーリード6を設けてある。このダミーリードはリード3と同一サイズで同一のリードピッチに配置されているが、通常のリード3とは異なり、ダミーリード6の一端は、タブ2を支持するタブ吊りリード7に接続され、ダミーリード6の他端はダムテープ4の外縁よりも若干突出している。
【0023】
このリードフレームを用いた半導体装置では、半導体チップ1をレジン又は銀ペーストによってタブ2に固定し、半導体チップ1とインナーリード3aとがボンディングワイヤ8(例として1本のみ図示)によって接続されている。ボンディング後に半導体チップ1、タブ3、インナーリード3a、ボンディングワイヤ8が例えばエポキシ樹脂からなる封止体9によって封止され、タイバー5が切断されて各リード3は電気的に分離される。この後、封止体9から延在するアウターリード3bは、所定形状に成形されて半導体装置が完成する。
【0024】
ダムテープ4は、例えばポリイミド(デュポン社:カプトン)等の熱可塑性樹脂を用い、リードフレームの状態では図4に示すようにシート状のテープであり、このテープにリード3及びダミーリード6が固定されているが、図5に示すように、樹脂封止前に加熱された上下の金型10によってダムテープ4は溶融状態で加圧され、リード3及びダミーリード6の間に充填される。金型10としては、樹脂封止のための金型を用い、樹脂封止直前にダムテープ4を充填してもよいが、樹脂封止のための金型とは別に用意された金型を用いてもよい。
【0025】
図6に示すダミーリード6が設けられていない従来のものでは、列端に位置するリード3では、隣接するリード3との間隔とタブ吊りリード7との間隔とが異なっていた。このため、図7に示すように溶融状態のダムテープ4が矢印で示すように流動して前記充填が行なわれる際に、この流動に応じて複数のリード3の側面に力が加えられ、列端に位置するリード3では、隣接するリード3との間隔とタブ吊りリード7との間隔とが異なっていたため、矢印で例示するように、その側面に加わる力が均等化されず、リード3が水平方向に移動する変形が生じていた。
【0026】
本発明では、こうした際に、複数のリード3の内の列端に位置するリード3の側面に加えられる力が、矢印で例示するように、ダミーリード6を設けることによって均等化され、リード3の変形が防止される。
【0027】
その際に、図の例ではダミーリード6の側面に加わる力が均等化されないことになるが、ダミーリード6の一端がタブ吊りリード7に近距離で接続されているので、変形が起こりにくい。また、仮に偏見が起きてもダミーリード6の他端がタブ吊りリード7側に移動するので、ショート等の問題は生じず、こうした移動によって列端のリード3が受ける影響は小さい。
【0028】
しかし、ダミーリード6の側面に加わる力も均等化したい場合には、図8に示すようにダミーリード6を複数配置して間隔を均等化する、或いは図9に示すようにダミーリード6の幅を変えて間隔を均等化することが可能である。
【0029】
また、ダミーリード6をタブ吊りリード7と接続することによって、タブ吊りリード7の強度が増すこととなり、タブ吊りリード7の変形を防止することになる。
【0030】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0031】
例えば、以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるQFP型半導体装置に適用した場合について説明したが、それに限定されるものではなく、本発明は、他の半導体装置或いはリードフレームを用いて樹脂封止する電子部品等にも広く適用が可能である。
【0032】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【0033】
(1)本発明によれば、テープダム方式のリードフレームを用いた半導体装置の製造について、リードの変形を防止することができるという効果がある。
【0034】
(2)本発明によれば、上記効果(1)により、隣接するボンディングワイヤ或いはリードの接触によるショートを防止することができるという効果がある。
【0035】
(3)本発明によれば、上記効果(2)により、半導体装置の品質が向上するという効果がある。
【0036】
(4)本発明によれば、上記効果(2)により、半導体装置の歩留が向上するという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるQFP型半導体装置を示す平面図である。
【図2】図1に示す半導体装置を部分的に拡大して示す平面図である。
【図3】図2中のa‐a線に沿った縦断面図である。
【図4】シート状態のダムテープとリード及びダミーリードとを示す縦断面図である。
【図5】溶融状態のダムテープとリード及びダミーリードとを示す縦断面図である。
【図6】従来のQFP型半導体装置を部分的に拡大して示す部分平面図である。
【図7】従来の半導体装置の溶融状態のダムテープとリード及びダミーリードとを示す縦断面図である。
【図8】本発明の一実施の形態であるQFP型半導体装置の変形例を部分的に拡大して示す平面図である。
【図9】本発明の一実施の形態であるQFP型半導体装置の変形例を部分的に拡大して示す平面図である。
【符号の説明】
1…半導体チップ、2…タブ、3…リード、3a…インナーリード、3b…アウターリード、4…ダムテープ、5…タイバー、6…ダミーリード、7…タブ吊りリード、8…ボンディングワイヤ、9…封止体、10…金型。

Claims (2)

  1. 封止体によって樹脂封止され、前記封止体の一の辺に沿って
    配列される複数のリードを有する半導体装置において、
    記樹脂封止の行なわれる封止領域外縁において前記複数のリード及び該複数のリード間が非導電性のダムテープによって固定され、前記複数のリードの列の列端に前記複数のリードよりも幅広のダミーリードが前記複数のリードと等間隔に配置され、さらに、前記幅広のダミーリードの一端がタブを支持するタブ吊りリードに接続されていることを特徴とする半導体装置。
  2. 封止体によって樹脂封止され、前記封止体の一の辺に沿って配列される複数のリードを有する半導体装置の製造方法であって
    前記複数のリードが樹脂封止の行なわれる封止領域外縁において非導電性のダムテープによって固定され、前記複数のリードよりも幅広でその一端がタブ吊りリードに接続されるダミーリードが前記複数のリードの列の列端に前記複数のリードと等間隔に配置されリードフレームを用い、
    前記ダムテープを前記複数のリード間に充填する工程と、
    前記充填されたダムテープによって前記複数のリード間からの封止樹脂の流出を防止して樹脂封止を行なう工程とを有することを特徴とする半導体装置の製造方法。
JP35761598A 1998-12-16 1998-12-16 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3566869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35761598A JP3566869B2 (ja) 1998-12-16 1998-12-16 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35761598A JP3566869B2 (ja) 1998-12-16 1998-12-16 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000183271A JP2000183271A (ja) 2000-06-30
JP3566869B2 true JP3566869B2 (ja) 2004-09-15

Family

ID=18455038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35761598A Expired - Fee Related JP3566869B2 (ja) 1998-12-16 1998-12-16 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3566869B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070897B1 (ko) 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2000183271A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
USRE35109E (en) Semiconductor device and method for fabricating the same
JP4173346B2 (ja) 半導体装置
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US20030178708A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR20060042872A (ko) 반도체장치의 실장 방법
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US6780679B2 (en) Semiconductor device and method of manufacturing the same
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
JP3660854B2 (ja) 半導体装置の製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP4243270B2 (ja) 半導体装置の製造方法
JP3566869B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006279088A (ja) 半導体装置の製造方法
JP3246769B2 (ja) 半導体装置及びその製造方法
JP2004235237A (ja) 樹脂封止金型及びそれを用いた半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100290783B1 (ko) 반도체 패키지
KR0119759Y1 (ko) 버텀 리드형 반도체 패키지
KR20010004527A (ko) 칩 스캐일 패키지
KR100187718B1 (ko) 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법
JP4225990B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040510

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040608

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040611

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080618

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080618

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090618

LAPS Cancellation because of no payment of annual fees