KR100537716B1 - 리드 프레임 및 그를 이용한 반도체 패키지 - Google Patents

리드 프레임 및 그를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR100537716B1
KR100537716B1 KR1019980056263A KR19980056263A KR100537716B1 KR 100537716 B1 KR100537716 B1 KR 100537716B1 KR 1019980056263 A KR1019980056263 A KR 1019980056263A KR 19980056263 A KR19980056263 A KR 19980056263A KR 100537716 B1 KR100537716 B1 KR 100537716B1
Authority
KR
South Korea
Prior art keywords
die pad
release pin
semiconductor chip
semiconductor
die
Prior art date
Application number
KR1019980056263A
Other languages
English (en)
Other versions
KR20000040594A (ko
Inventor
김태형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980056263A priority Critical patent/KR100537716B1/ko
Publication of KR20000040594A publication Critical patent/KR20000040594A/ko
Application granted granted Critical
Publication of KR100537716B1 publication Critical patent/KR100537716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 리드 프레임 및 그를 이용한 반도체 패키지에 관한 것으로, 성형 공정이 완료된 반도체 패키지를 성형 금형에서 분리하는 이형핀에 의해 반도체 패키지가 손상되는 것을 억제하기 위하여, 본 발명은 반도체 성형 금형의 이형핀에 대응되는 다이 패드 부분을 관통하는 구멍이 형성된 리드 프레임 및 그를 이용한 반도체 패키지를 제공한다. 특히, 다이 패드의 구멍의 내경은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.
본 발명은 또한 중심에 소정의 공간을 두고 두 부분으로 나누어진 다이 패드를 포함하며, 나누어진 다이 패드 사이의 공간은 반도체 성형 금형의 이형핀에 대응되는 부분에 형성된 리드 프레임 및 그를 이용한 반도체 패키지를 제공한다. 특히, 다이 패드 사이의 공간은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.

Description

리드 프레임 및 그를 이용한 반도체 패키지{Leadframe and semiconductor package using the same}
본 발명은 리드 프레임 및 그를 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 성형 공정이 완료된 반도체 패키지를 성형 금형에서 분리하는 이형핀에 의해 반도체 패키지가 손상되는 것을 억제할 수 있는 리드 프레임 및 그를 이용한 반도체 패키지에 관한 것이다.
하나의 반도체 패키지가 만들어지기까지는 여러 공정을 거치게 되는데 크게 칩 제조 공정(Chip Fabrication)과 패키지 제조 공정(Package Assembly)으로 나눌 수 있다. 칩 제조 공정은 말 그대로 칩의 설계 및 배선의 형성 등 반도체 칩의 제조와 연관된 공정이다. 패키지 제조 공정은 직접적으로 칩의 제조와 관계는 없지만 칩을 외부의 환경으로부터 보호하고 칩의 성능을 최적·극대화시키기 위해 필요한 공정이다.
패키지 제조 공정은 칩·와이어 본딩 공정(Chip/Wire Bonding Step)과, 성형 공정(Molding Step) 및 테스트 공정(Testing Step) 등으로 나룰 수 있다. 특히, 상부 금형과 하부 금형으로 구성된 반도체 성형 금형을 이용한 성형 공정에서, 성형 공정이 완료된 반도체 패키지는 복수개의 이형핀(Eject Pin)에 의해 성형 금형에서 분리된다.
도 1은 종래 기술에 따른 반도체 패키지를 부분 절개하여 나타내는 사시도이다. 도 2는 도 1의 2-2선 단면도이다. 도 1 및 도 2를 참조하면, 반도체 패키지(100)는 리드 프레임의 다이 패드(60)에 접착제(50)에 의해 부착된 반도체 칩(10)과, 다이 패드(60)를 향하여 뻗어 있는 리드(90)와, 반도체 칩(10)의 전극 패드와 리드(90)를 전기적으로 연결하는 금(Au) 재질의 본딩 와이어(20) 및 반도체 칩(10)과 본딩 와이어(20)로 접속된 리드(90) 부분을 성형 수지로 봉합하여 형성한 패키지 몸체(70)로 구성된다. 한편, 다이 패드(60)는 타이바(35)에 의해 지지된다. 리드(90)는 반도체 칩(10)의 전극 패드와 본딩 와이어(20)로 접속되는 내부 리드(30)와, 내부 리드(30)와 일체로 형성되어 패키지 몸체(70) 밖으로 돌출된 외부 리드(40)로 구성되며, 외부 리드(40)는 인쇄회로기판의 실장 형태에 맞게 절곡된다. 도 1에 따른 외부 리드(40)는 면 실장 형태인 걸 윙 타입(Gull Wing Type)으로 절곡되어 있다.
한편, 패키지 몸체(70)를 형성하는 성형 공정은 상부 금형과 하부 금형으로 구성된 반도체 성형 금형에서 진행되며, 성형 공정이 완료된 반도체 패키지(100)는 복수개의 이형핀에 의해 성형 금형에서 분리된다. 특히, 하부 금형에 설치된 이형핀이 반도체 패키지(100)를 밀어 올려 하부 금형에서 분리하게 되는데, 도면 부호 80은 이형핀이 위치하는 홈(이하, 이형핀 홈이라 한다)을 가리킨다.
이때, 이형핀 홈(80)과 다이 패드(60)의 하부면과의 거리는 반도체 패키지(100)의 신뢰성에 영향을 미치게 된다. 즉, 이형핀 홈(80)의 깊이가 패키지 몸체(70)의 바닥면으로부터 깊을수록, 즉 다이 패드(60)와 이형핀 사이의 거리가 짧을수록 다이 패드(60)와 이형핀 홈(80) 사이의 성형 수지의 두께가 얇기 때문에, 성형 공정이 완료된 반도체 패키지(100)를 성형 금형에서 이형핀으로 분리하는 과정에서 다이 패드(60)에 기계적인 충격이 가해질 가능성이 크다. 따라서, 고온고습 압력시험(PCT; Pressure Cooker Test), 리플로우 시험(Reflow Test) 및 온도 사이클 시험(T/C; Temperature Cycle Test)과 같은 신뢰성 시험시에 패키지 내부의 박리 발생에 영향을 미치게 된다. 이와 같은 박리는 다이 패드와 성형 수지 사이의 계면에 균열을 발생시킬 뿐 아니라 박리가 진행되어 패키지의 외관을 손상시키는 원인으로 작용할 수 있다.
특히, 패키지의 두께가 얇은 초박형 패키지 예를 들면 티에스오피(TSOP; Thin Small Outline Package)의 경우에 이형핀 홈의 깊이는 매우 중요한 인자로 작용한다. 그리고, TSOP의 경우, 이형핀의 깊이가 깊을수록 다이 패드 아래면과 이형핀 사이의 공간이 작아져 성형 금형의 내로 충전되는 성형 수지의 흐름을 방해할 수도 있다.
물론, 이형핀 홈의 깊이를 조절하여 다이 패드와 하부면과 이형핀 홈 사이의 거리를 조절하면 되지만, 이형핀 홈의 패키지 몸체 내부의 삽입 깊이가 적을 경우에 성형 공정이 완료된 반도체 패키지를 성형 금형에서 분리하는 과정에서 무리한 힘이 패키지 몸체에 작용할 우려가 있다. 즉, 다이 패드의 하부면과 이형핀 사이의 거리 조절에는 한계가 있다.
따라서, 본 발명의 목적은 이형핀의 패키지 몸체로의 삽입 깊이에 따른 패키지 불량을 억제할 수 있는 리드 프레임 및 그를 이용한 반도체 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 이형핀에 대응되는 다이 패드 부분이 제거된 리드 프레임 및 그를 이용한 반도체 패키지를 제공하고자 한다.
즉, 본 발명에 따른 하나의 바람직한 실시 양태에 있어서, 반도체 칩이 실장되는 다이 패드; 및 상기 다이 패드를 향하여 뻗어 있으며, 상기 다이 패드에 실장될 반도체 칩과 전기적으로 연결되는 리드;를 포함하며, 상기 다이 패드에는 반도체 성형 금형의 이형핀에 대응되는 상기 다이 패드 부분을 관통하는 구멍이 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임을 제공한다. 특히, 다이 패드에 형성된 구멍의 내경은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.
전술된 바와 같은 리드 프레임을 이용한 반도체 칩 패키지로서, 상부면에 복수개의 전극 패드가 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 다이 패드와; 상기 다이 패드를 향하여 뻗어 있는 복수개의 내부 리드와; 상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 본딩 와이어와; 상기 반도체 칩, 본딩 와이어 및 내부 리드를 성형 수지로 봉합하여 형성한 패키지 몸체; 및 상기 내부 리드와 일체로 형성되어 패키지 몸체 밖으로 돌출되어 있으며, 말단 부분이 실장 형태에 맞게 절곡된 복수개의 외부 리드;를 포함하며, 반도체 성형 금형의 이형핀에 대응되는 상기 다이 패드 부분을 관통하는 구멍이 형성된 것을 특징으로 하는 반도체 패키지를 제공한다. 특히, 다이 패드의 구멍의 내경은 상기 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.
본 발명에 따른 하나의 바람직한 실시 양태에 있어서, 반도체 칩이 실장되는 다이 패드; 및 상기 다이 패드를 향하여 뻗어 있으며, 상기 다이 패드에 실장될 반도체 칩과 전기적으로 연결되는 리드;를 포함하며, 상기 다이 패드는 중심에 소정의 공간을 두고 적어도 두 부분 이상으로 나누어져 있으며, 상기 공간은 반도체 성형 금형의 이형핀에 대응되는 부분에 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임을 제공한다. 특히, 다이 패드 사이의 공간은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.
전술된 바와 같은 리드 프레임을 이용한 반도체 패키지로서, 상부면에 복수개의 전극 패드가 형성된 반도체 칩과; 상기 반도체 칩이 부착되는 다이 패드와; 상기 다이 패드를 향하여 뻗어 있는 복수개의 내부 리드와; 상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 본딩 와이어와; 상기 반도체 칩, 본딩 와이어 및 내부 리드를 성형 수지로 봉합하여 형성한 패키지 몸체; 및 상기 내부 리드와 일체로 형성되어 패키지 몸체 밖으로 돌출되어 있으며, 말단 부분이 실장 형태에 맞게 절곡된 복수개의 외부 리드;를 포함하며, 상기 다이 패드는 중심에 소정의 공간을 두고 적어도 두 부분 이상으로 나누어져 있으며, 상기 공간은 반도체 성형 금형의 이형핀에 대응되는 부분에 형성된 것을 특징으로 하는 반도체 패키지를 제공한다. 특히, 다이 패드 사이의 공간은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 평면도이다. 도 4는 도 3의 4-4선 단면도이다. 도 3 및 도 4를 참조하면, 반도체 패키지(200)는 상부면에 복수개의 전극 패드가 형성된 반도체 칩(110)과, 반도체 칩(110)이 실장되는 리드 프레임과, 반도체 칩(110)과 리드 프레임 사이의 전기적 연결 부분을 성형 수지로 봉합하여 형성한 패키지 몸체(170)로 구성된다.
리드 프레임은 반도체 칩(110)이 접착제(150)에 의해 부착되는 다이 패드(160)와, 다이 패드(160)를 향하여 뻗어 있으며, 다이 패드(160)에 실장된 반도체 칩(110)과 전기적으로 연결되는 리드(190)로 구성되며, 다이 패드(160)는 각 변의 중심에 연결된 타이바(135)에 의해 지지된다. 리드(190)는 다이 패드(160)를 향하여 뻗어 있는 복수개의 내부 리드(130)와, 내부 리드(130)와 일체로 형성되어 패키지 몸체(170) 밖으로 돌출되어 있으며, 말단 부분이 인쇄회로기판의 실장형태에 맞게 절곡된 외부 리드(140)로 구성된다. 외부 리드(140)는 걸 윙 타입으로 절곡되어 있다. 반도체 칩(110)의 전극 패드와 내부 리드(130)의 선단 부분은 금 재질의 본딩 와이어에 의해 전기적으로 접속된다.
그리고, 본 발명의 일 실시예에 따른 리드 프레임의 다이 패드(160)에는 반도체 성형 금형의 이형핀에 대응되는 부분이 제거되어 구멍(165)이 형성되어 있다. 다이 패드(160)에 형성된 구멍(165)은 다이 패드(160)와 이형핀 홈(180) 사이의 거리로 인해 발생된 문제를 억제하기 위한 수단이다. 즉, 다이 패드(160)에 구멍(165)을 형성함으로써, 성형 공정에서 성형 수지는 다이 패드의 구멍(165)으로 충전되어 다이 패드의 구멍(165)을 메우게 된다. 성형 공정이 완료된 이후에 이형핀 홈(180)에 삽입된 이형핀으로 반도체 패키지(200)를 분리할 때, 이형핀이 위치하는 부분, 즉 이형핀 홈(180)에 대응하는 부분에 다이 패드(160)가 형성되어 있지 않고 성형 수지로 충전되어 있기 때문에, 다이 패드(160)에 기계적인 힘이 직접적으로 작용하지 않는다. 그리고, 이형핀과 다이 패드의 구멍(165) 사이에 공간이 형성되기 때문에, 성형 공정에서의 성형 수지의 원활한 흐름을 유도할 수 있다. 도 3에는 두 개의 이형핀 홈(180)에 대응되는 두 개의 구멍(165)이 형성된 상태를 도시하고 있다.
한편, 다이 패드(160)에 형성된 구멍(165)의 내경은 이형핀의 외경보다는 크게 형성하는 것이 바람직하다. 즉, 다이 패드의 구멍(165)은 이형핀 홈(180)을 포함하는 크기를 갖도록 형성하는 것이 바람직하다.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 평면도이다. 도 5를 참조하면, 반도체 패키지(300)는 상부면에 복수개의 전극 패드가 형성된 반도체 칩(210)과, 반도체 칩(210)이 부착되는 다이 패드(260)와, 다이 패드(260)를 향하여 뻗어 있는 복수개의 내부 리드(230)와, 반도체 칩(210)의 전극 패드와 내부 리드(230)를 전기적으로 연결하는 본딩 와이어와, 반도체 칩(210), 본딩 와이어 및 내부 리드(230)를 성형 수지로 봉합하여 형성한 패키지 몸체(270) 및 내부 리드(230)와 일체로 형성되어 패키지 몸체(270) 밖으로 돌출되어 있으며, 말단 부분이 인쇄회로기판의 실장 형태에 맞게 절곡된 복수개의 외부 리드(240)로 구성된다.
그리고, 반도체 칩(210)이 실장되는 다이 패드(260)가 두 부분으로 나누어져 있다. 나누어진 두 다이 패드(260) 사이의 공간(265)은 반도체 성형 금형의 이형핀에 대응되는 부분이며, 다이 패드(260) 사이의 공간(265)은 이형핀의 외경보다는 크게 형성하는 것이 바람직하며, 다이 패드(260)를 두 부분으로 나눈 이유 또한 본 발명의 일 실시예에 따른 다이 패드에 구멍을 형성한 이유와 동일하다. 도면부호 280은 이형핀에 의해 형성된 이형핀 홈(280)이다.
한편, 본 발명의 다른 실시예에서는 다이 패드(260)를 두 부분으로 나누었지만, 이형핀이 대응되는 부분이 빈 공간으로 형성할 수 있다면 그 이상으로 나누어도 무방한다. 물론, 다중으로 나누어진 다이 패드는 타이바에 의해 지지되도록 하는 것이 바람직하다.
따라서, 본 발명의 구조를 따르면 반도체 성형 금형의 이형핀으로 성형 금형에서 반도체 패키지를 분리할 때, 이형핀에 대응되는 다이 패드 부분이 없고 그 부분이 성형 수지로 충전되어 있기 때문에, 양호한 반도체 패키지의 신뢰성을 확보할 수 있다.
도 1은 종래 기술에 따른 반도체 패키지를 부분 절개하여 나타내는 사시도,
도 2는 도 1의 2-2선 단면도,
도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 평면도,
도 4는 도 3의 4-4선 단면도,
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
110, 210 : 반도체 칩 130, 230 : 내부 리드
135, 235 : 타이바 140, 240 : 외부 리드
150 : 접착제 160, 260 : 다이 패드
165 : 구멍 170, 270 : 패키지 몸체
180, 280 : 이형핀 홈 200, 300 : 반도체 패키지
265 : 공간

Claims (8)

  1. 반도체 칩이 실장되는 다이 패드; 및
    상기 다이 패드를 향하여 뻗어 있으며, 상기 다이 패드에 실장될 반도체 칩과 전기적으로 연결되는 리드;를 포함하며,
    상기 다이 패드에는 반도체 성형 금형의 이형핀에 대응되는 상기 다이 패드 부분을 관통하는 구멍이 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  2. 제 1항에 있어서, 상기 구멍의 내경은 상기 이형핀의 외경보다는 크게 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  3. 상부면에 복수개의 전극 패드가 형성된 반도체 칩과;
    상기 반도체 칩이 부착되는 다이 패드와;
    상기 다이 패드를 향하여 뻗어 있는 복수개의 내부 리드와;
    상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 본딩 와이어와;
    상기 반도체 칩, 본딩 와이어 및 내부 리드를 성형 수지로 봉합하여 형성한 패키지 몸체; 및
    상기 내부 리드와 일체로 형성되어 패키지 몸체 밖으로 돌출되어 있으며, 말단 부분이 실장 형태에 맞게 절곡된 복수개의 외부 리드;를 포함하며,
    상기 다이 패드에는 반도체 성형 금형의 이형핀에 대응되는 상기 다이 패드 부분을 관통하는 구멍이 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서, 상기 구멍의 내경은 상기 이형핀의 외경보다는 크게 형성된 것을 특징으로 하는 반도체 패키지.
  5. 반도체 칩이 실장되는 다이 패드; 및
    상기 다이 패드를 향하여 뻗어 있으며, 상기 다이 패드에 실장될 반도체 칩과 전기적으로 연결되는 리드;를 포함하며,
    상기 다이 패드는 중심에 소정의 공간을 두고 적어도 두 부분 이상으로 나누어져 있으며, 상기 공간은 반도체 성형 금형의 이형핀에 대응되는 부분에 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  6. 제 5항에 있어서, 상기 다이 패드 사이의 공간은 상기 이형핀의 외경보다는 크게 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
  7. 상부면에 복수개의 전극 패드가 형성된 반도체 칩과;
    상기 반도체 칩이 부착되는 다이 패드와;
    상기 다이 패드를 향하여 뻗어 있는 복수개의 내부 리드와;
    상기 반도체 칩의 전극 패드와 내부 리드를 전기적으로 연결하는 본딩 와이어와;
    상기 반도체 칩, 본딩 와이어 및 내부 리드를 성형 수지로 봉합하여 형성한 패키지 몸체; 및
    상기 내부 리드와 일체로 형성되어 패키지 몸체 밖으로 돌출되어 있으며, 말단 부분이 실장 형태에 맞게 절곡된 복수개의 외부 리드;를 포함하며,
    상기 다이 패드는 중심에 소정의 공간을 두고 적어도 두 부분 이상으로 나누어져 있으며, 상기 공간은 반도체 성형 금형의 이형핀에 대응되는 부분에 형성된 것을 특징으로 하는 반도체 패키지.
  8. 제 7항에 있어서, 상기 다이 패드 사이의 공간은 상기 이형핀의 외경보다는 크게 형성된 것을 특징으로 하는 반도체 패키지.
KR1019980056263A 1998-12-18 1998-12-18 리드 프레임 및 그를 이용한 반도체 패키지 KR100537716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056263A KR100537716B1 (ko) 1998-12-18 1998-12-18 리드 프레임 및 그를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056263A KR100537716B1 (ko) 1998-12-18 1998-12-18 리드 프레임 및 그를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20000040594A KR20000040594A (ko) 2000-07-05
KR100537716B1 true KR100537716B1 (ko) 2006-05-25

Family

ID=19563825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056263A KR100537716B1 (ko) 1998-12-18 1998-12-18 리드 프레임 및 그를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100537716B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377333A (ja) * 1989-08-21 1991-04-02 Fujitsu Ltd パッケージ成形装置
KR19980012303U (ko) * 1996-08-26 1998-05-25 김영귀 자동차의 범퍼 고정장치
KR19980034608A (ko) * 1996-11-08 1998-08-05 문정환 반도체 다이본딩장비의 다이 이젝팅장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377333A (ja) * 1989-08-21 1991-04-02 Fujitsu Ltd パッケージ成形装置
KR19980012303U (ko) * 1996-08-26 1998-05-25 김영귀 자동차의 범퍼 고정장치
KR19980034608A (ko) * 1996-11-08 1998-08-05 문정환 반도체 다이본딩장비의 다이 이젝팅장치

Also Published As

Publication number Publication date
KR20000040594A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP2875139B2 (ja) 半導体装置の製造方法
US6861734B2 (en) Resin-molded semiconductor device
US6117710A (en) Plastic package with exposed die and method of making same
US6214645B1 (en) Method of molding ball grid array semiconductor packages
JP2001313363A (ja) 樹脂封止型半導体装置
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
US20060049492A1 (en) Reduced foot print lead-less package with tolerance for thermal and mechanical stresses and method thereof
KR100201168B1 (ko) 반도체 장치와 그의 제조 및 실장방법
US5703396A (en) Plastic encapsulated semiconductor device having wing leads
JPH09246428A (ja) 半導体デバイス・アセンブリおよびその製造方法
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
US5990544A (en) Lead frame and a semiconductor device having the same
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
US20020000674A1 (en) Semiconductor device and process for production thereof
KR100402835B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee