KR100281298B1 - 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 - Google Patents
볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 Download PDFInfo
- Publication number
- KR100281298B1 KR100281298B1 KR1019980008714A KR19980008714A KR100281298B1 KR 100281298 B1 KR100281298 B1 KR 100281298B1 KR 1019980008714 A KR1019980008714 A KR 1019980008714A KR 19980008714 A KR19980008714 A KR 19980008714A KR 100281298 B1 KR100281298 B1 KR 100281298B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor device
- grid array
- lead
- ball grid
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 3
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000002390 adhesive tape Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 7
- 229920005992 thermoplastic resin Polymers 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000007747 plating Methods 0.000 claims 2
- 238000003825 pressing Methods 0.000 claims 1
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
외부에서 내부로 연장하고 그 도중에 단자 볼 범프가 형성되는 복수의 내부 리드로 구성되는 볼 그리드 어레이용 리드 프레임으로서, 상기 단자 볼 범프는 서로 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않는 2개 이상의 열로 구성되며, 상기 열들은 그들 사이에서 결합 영역을 유지하는 것을 특징으로 한다. 상기 결합 영역은 필요에 따라 도금될 수 있다. 상기 리드 프레임은 핀의 수를 줄이지 않고도 높은 수율로 제조될 수 있다. 본 발명은 이러한 리드 프레임을 사용하는 반도체 장치와 그 제조 방법에 관한 것이다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 리드 프레임을 이용한 반도체 장치에 관한 것이다. 보다 구체적으로는, 볼 그리드 어레이용 리드 프레임과, 그것을 이용한 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 반도체 장치는 전자 기기 및 설비의 고성능화, 경량화 및 소형화 보다 고집적화 및 고기능화가 요구되고 있다. 그러나, 이러한 요구는 대형화되고 리드 프레임 핀의 수가 증가함에 따라 외부 단자의 피치가 좁아지는 종래의 QFP(Quad Flat Package)에 의해서는 충족시키지 못했다. 그 결과, 리드 프레임은 쉽게 변형되고 실장 결함이 더 빈번하게 발생하였다.
이러한 결점들을 해소하기 위해, 반도체 장치를 실장하기 위하여 외부 단자에 땜납 볼을 이용하는 볼 그리드 어레이(BGA)가 개발되고 있다.
BGA는 반도체 장치의 실장에 역효과를 미치지 않고 리드 프레임의 외부 단자의 간격을 더 넓게 할 수 있고 그 외부 단자의 수를 증가시킬 수 있다.
통상적으로 BGA용 리드 프레임은 도 4에 도시된 바와 같이 구성되어 있다. 이러한 구성은 에칭이나 압축에 의해 형성된다. 종래의 QFP와 동일하게, 반도체 칩이 다이 패드 상에 실장되고 내부 리드의 선단부가 반도체 소자의 단자에 와이어 결합에 의해 접속되도록 설계되었다. 실장용 단자가 볼 범프인 점이 QFP와는 상이하다.
도 4에 도시된 종래의 리드 프레임은 단자 볼 범프(1)를 갖는 내부 리드의 선단부(2)가 와이어 결합에 의해 반도체 소자에 접속하기 때문에 그 내부 리드 선단부의 간격이 매우 좁아지는 단점이 있다. 이러한 리드 프레임을 에칭이나 압축을 이용하여 제조하는 경우에 수율이 낮아지게 된다.
본 발명의 목적은, 반도체 장치의 기능에 역효과를 미치지 않고 핀의 수를 증가시킬 수 있는 신규의 BGA용 리드 프레임과, 그것을 이용한 반도체 장치 및 그것을 높은 수율로 제조하는 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 BGA용 리드 프레임의 일실시예를 도시하는 개략적인 평면도.
도 2는 리드 프레임의 선단이 짧게 절결되고 반도체 소자를 실장하는데 사용되는 접착 테이프와의 결합 영역을 제공하기 위해서 선단의 폭이 넓게 형성되는 본 발명에 따른 BGA용 리드 프레임의 또 다른 실시예를 도시하는 개략적인 평면도.
도 3은 도 2에 도시된 BGA용 리드 프레임을 사용하여 어셈블리된 반도체 장치의 일실시예를 도시하는 개략적인 단면도.
도 4는 종래의 BGA용 리드 프레임을 도시한 개략적인 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 단자 볼 범프
2: 내부 리드
3: 결합 영역
4: 리드 프레임
5: 반도체 소자
6: 접착 테이프
7: 와이어 결합
8: 몰딩 수지
9: 땜납 볼
본 발명의 제1 특징은, 외부에서 내부로 연장하고 그 도중에 단자 볼 범프가 형성되는 복수개의 내부 리드로 구성되는 볼 그리드 어레이용 리드 프레임에 있어서, 상기 단자 볼 범프는 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않는 적어도 2개 이상의 열로 형성되며, 상기 열들은 그들 사이에 결합 영역을 유지하는 것을 특징으로 한다.
본 발명의 제1 특징에 있어서, 상기 결합 영역은 단자 볼 범프의 열의 중간에 형성되는 것이 바람직하며, 적어도 상기 결합 영역은 금, 은 또는 팔라듐으로 도금되는 것이 바람직하다.
또한, 본 발명의 제1 특징에 있어서, 상기 내부 리드의 선단은 짧게 절결되고 대응하는 폭으로 패터닝 또는 압인 가공(coining)함으로써 그 선단의 폭이 넓게 형성된다.
본 발명의 제2 특징은, 외부에서 내부로 연장하고 그 도중에 단자 볼 범프가 형성되는 복수개의 내부 리드로 구성되는 볼 그리드 어레이용 리드 프레임에 실장된 반도체 소자를 포함하는 반도체 장치에 있어서, 상기 단자 볼 범프는 교호적으로 일치하게 적어도 2개 이상의 열로 구성되며, 상기 열들은 그들 사이에서 결합 영역을 유지하고, 상기 볼 범프에 땜납 볼을 접합하는 것을 특징으로 한다. 상기 반도체 소자는 열가소성 수지계 접착제 또는 열경화성 수지계 접착제의 접착 테이프에 의해 실장된다.
본 발명의 제3 특징은, 반도체 장치를 제조하는 방법에 있어서, 볼 그리드 어레이용 리드 프레임의 대략 중앙 부분에 개재되는 접착층을 이용하여 반도체 소자를 결합하는 단계와, 상기 반도체 소자의 단자를 내부 리드의 결합 영역에 와이어 결합에 의해 접속하는 단계와, 몰딩 수지로 몰딩 처리를 행하는 단계와, 상기 단자 볼 범프에 땜납 볼을 접합하는 단계와, 상기 내부 리드의 불필요한 부분을 제거하는 단계를 포함하며, 상기 리드 프레임은 외부에서 내부로 연장하고 그 도중에 단자 볼 범프가 형성되는 복수개의 내부 리드로 구성되며, 상기 단자 볼 범프는 교호적으로 일치하게 적어도 2개 이상의 열로 구성되고, 상기 열들은 그들 사이에 결합 영역을 유지하고, 상기 볼 범프에 땜납 볼을 접합하는 것을 특징으로 한다. 상기 접착 테이프는 열가소성 수지계 접착제나 열경화성 수지계 접착제 중 하나이다.
본 발명에 따른 BGA용 리드 프레임은 종래의 리드 프레임과 달리 다이 패드를 가지고 있지 않다. 그러므로, 리드 프레임의 선단에 접착 테이프를 붙이는 단계와, 어셈블리 시에 그 접착 테이프에 의해 반도체 소자를 실장하는 단계가 필요하다.
이하, 본 발명은 첨부한 도면을 참조하여 설명한다. 도 1은 본 발명에 따른 BGA용 리드 프레임의 일실시예를 도시한다. 리드 프레임은 외부에서 내부로 (4 방향으로) 연장하고 그 도중에 단자 볼 범프(1)가 형성되는 복수의 내부 리드(2)를 갖는다. 내부 리드(2)가 종래의 내부 리드 보다 더 짧긴 하지만 상술한 접착 테이프에 의해 반도체 소자를 유지하기에 충분한 길이를 갖는다(도 3 참조).
단자 볼 범프(1)는 인접한 내부 리드(2)의 길이 방향으로 오버랩되지 않도록 리드 프레임의 각 측에 평행한 라인 a 와 b에 일치하도록 내부 리드(2)상에 형성된다. 도 1에 도시된 실시예에서, 단자 볼 범프(1)는 라인 a 와 b를 따라 2 개의 열로 배열되고 있지만, 3개 이상의 열로 배열될 수도 있다. 그러나, 너무 맣은 열로 배열하면 내부 리드(2)를 길게 해야 하기 때문에 경제적인 면에서 부적절하다. 각 내부 리드(2)상에는 결합 영역(3)이 형성되지만, 이 결합 영역은 라인 a와 b사이의 라인 c상에 배치된다.
결합 영역(3)은 필요한 경우에 금, 은, 팔라듐 등으로 도금될 수 있다.
도 2는 본 발명에 따른 BGA용 리드 프레임의 또 다른 실시예를 도시한 개략적인 평면도이다. 이 실시예에서는, 내부 리드(2)의 선단을 짧게 절결하고 반도체 소자를 실장하는데 사용되는 접착 테이프와의 결합 영역을 제공하기 위해서 선단의 폭을 넓게 형성한다. 넓은 선단은 패터닝 또는 압인 가공(coining)함으로써 형성될 수 있다. 또한, 결합 영역(3)은 필요한 경우에 금, 은, 팔라듐 등으로 도금될 수 있다.
도 1 이나 도 2에 도시된 리드 프레임은 에칭이나 압축에 의해 쉽게 제조될 수 있다.
도 3은 본 발명에 따른 반도체 장치의 일실시예를 도시하는 단면도이다. 이 반도체 장치는, 반도체 소자(5)가 접착 테이프(6)에 의해 리드 프레임(4)(도 2에 도시된 것) 상에 실장되고, 반도체 소자(5)의 단자가 내부 리드(2)의 결합 영역(3)에 와이어 결합(7)에 의해 접속되며, 전체가 몰딩 수지(8)에 의해 몰딩되고, 땜납 볼(9)이 내부 리드(2)의 단자 볼 범프(1)에 접합되도록 구성된다. 이 반도체 장치는 통상의 방법으로 땜납 볼에 의해 배선판 상에 실장된다.
도 3에 도시된 반도체 장치는 다음과 같은 방법으로 어셈블리된다. 첫 번째로, 소망의 크기의 접착 테이프(6)를 반도체 소자가 실장되는 리드 프레임(도 2에 도시된 바와 같이)의 일부분에 부착한다. 이 접착 테이프(6)는 열가소성 수지 형태 또는 열경화성 수지 형태 중 어느 한 형태일 수 있다.
두 번째로, 반도체 소자(5)의 단자는 내부 리드(2)의 결합 영역(3)에 와이어 결합(7)에 의해 접속된다. 세 번째로, 몰딩 수지(8)로 몰딩한다. 네 번째로, 땜납 볼(9)을 단자 볼 범프(1)에 접합한다. 마지막으로, 내부 리드(2)의 불필요한 부분을 절단하여 제거한다.
본 발명에 따른 BGA용 리드 프레임은 단자 볼 범프(1) 사이에 결합 영역(3)을 갖는다. 이것에 의하여 리드 프레임의 내부 리드(2)의 길이를 짧게 할 수 있기 때문에 내부 리드(2)의 선단부간의 리드 공간을 넓힐 수 있는 이점이 제공된다. 또한, 이것은 에칭이나 압축에 의한 리드 프레임 제조 시에 수율을 증가시킨다.
Claims (11)
- 외부에서 내부로 연장하고 그 도중에 단자 볼 범프가 형성되는 복수의 내부 리드로 구성되는 볼 그리드 어레이용 리드 프레임에 있어서,상기 단자 볼 범프는 서로 인접한 열들이 상기 내부 리드의 길이 방향으로 오버랩되지 않는 적어도 2개 이상의 열로 형성되며, 상기 열과 열 사이에 결합 영역을 유지하는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 결합 영역은 상기 단자 볼 범프의 열의 중앙에 형성되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 적어도 상기 결합 영역은 도금되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 결합 영역의 도금은 금, 은 또는 팔라듐 도금인 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 내부 리드는 짧게 절결되고 폭이 넓게 형성되는 선단을 갖는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 있어서, 상기 내부 리드의 선단은 대응하는 폭으로 패터닝 또는 압인 가공함으로써 형성되는 것을 특징으로 하는 볼 그리드 어레이용 리드 프레임.
- 제1항에 기재된 볼 그리드 어레이용 리드 프레임 상에 실장되는 반도체 소자를 포함하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 반도체 소자는 접착 테이프에 의해 실장되는 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서, 상기 접착 테이프는 열가소성 수지계 접착제 또는 열경화성 수지계 접착제 중 하나인 것을 특징으로 하는 반도체 장치.
- 제1항에 기재된 볼 그리드 어레이용 리드 프레임의 대략 중앙 부분에 개재되는 접착층을 이용하여 반도체 소자를 결합하는 단계와;상기 반도체 소자의 단자를 상기 내부 리드의 결합 영역에 와이어 결합에 의해 접속하는 단계와;몰딩 수지로 몰딩을 실행하는 단계와;상기 단자 볼 범프에 땜납 볼을 접합하는 단계와;상기 내부 리드의 불필요한 부분을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제10항에 있어서, 상기 접착 테이프는 열가소성 수지계 접착제 또는 열경화성 수지계 접착제 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP97-69875 | 1997-03-24 | ||
JP9069875A JPH10270623A (ja) | 1997-03-24 | 1997-03-24 | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980080290A KR19980080290A (ko) | 1998-11-25 |
KR100281298B1 true KR100281298B1 (ko) | 2001-02-01 |
Family
ID=13415402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980008714A KR100281298B1 (ko) | 1997-03-24 | 1998-03-16 | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6181000B1 (ko) |
JP (1) | JPH10270623A (ko) |
KR (1) | KR100281298B1 (ko) |
TW (1) | TW368738B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720207B2 (en) | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
SG109495A1 (en) * | 2002-04-16 | 2005-03-30 | Micron Technology Inc | Semiconductor packages with leadfame grid arrays and components and methods for making the same |
US7042071B2 (en) * | 2002-10-24 | 2006-05-09 | Matsushita Electric Industrial Co., Ltd. | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same |
US6903449B2 (en) * | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
SG144693A1 (en) * | 2003-09-05 | 2008-08-28 | Micron Technology Inc | Invertible microfeature device packages and associated methods |
JP2005277114A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139259A (ja) * | 1994-09-16 | 1996-05-31 | Dainippon Printing Co Ltd | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4685210A (en) * | 1985-03-13 | 1987-08-11 | The Boeing Company | Multi-layer circuit board bonding method utilizing noble metal coated surfaces |
JP2837064B2 (ja) * | 1993-05-25 | 1998-12-14 | ローム株式会社 | ボンディングパッド面の圧印加工方法 |
US5468999A (en) * | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
US5559366A (en) * | 1994-08-04 | 1996-09-24 | Micron Technology, Inc. | Lead finger tread for a semiconductor lead package system |
US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
US5663593A (en) * | 1995-10-17 | 1997-09-02 | National Semiconductor Corporation | Ball grid array package with lead frame |
US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
-
1997
- 1997-03-24 JP JP9069875A patent/JPH10270623A/ja active Pending
-
1998
- 1998-02-23 US US09/028,060 patent/US6181000B1/en not_active Expired - Fee Related
- 1998-03-16 KR KR1019980008714A patent/KR100281298B1/ko not_active IP Right Cessation
- 1998-03-19 TW TW087104080A patent/TW368738B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139259A (ja) * | 1994-09-16 | 1996-05-31 | Dainippon Printing Co Ltd | リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH10270623A (ja) | 1998-10-09 |
KR19980080290A (ko) | 1998-11-25 |
US6181000B1 (en) | 2001-01-30 |
TW368738B (en) | 1999-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3454920B2 (ja) | 半導体パッケージおよびその製造方法 | |
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
US7615872B2 (en) | Semiconductor device | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
KR20080022452A (ko) | Pop 패키지 및 그의 제조 방법 | |
US6037662A (en) | Chip scale package | |
US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
JP3851845B2 (ja) | 半導体装置 | |
KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
US6803648B1 (en) | Integrated circuit packages with interconnects on top and bottom surfaces | |
US20090102029A1 (en) | Semiconductor Device | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
US20020135050A1 (en) | Semiconductor device | |
US6011306A (en) | Semiconductor device and method for fabricating same | |
KR100291511B1 (ko) | 멀티 칩 패키지 | |
JPH0547836A (ja) | 半導体装置の実装構造 | |
JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
KR100369501B1 (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091110 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |