JPH09129808A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH09129808A
JPH09129808A JP7283542A JP28354295A JPH09129808A JP H09129808 A JPH09129808 A JP H09129808A JP 7283542 A JP7283542 A JP 7283542A JP 28354295 A JP28354295 A JP 28354295A JP H09129808 A JPH09129808 A JP H09129808A
Authority
JP
Japan
Prior art keywords
lead
wing
resin
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7283542A
Other languages
English (en)
Other versions
JP2806328B2 (ja
Inventor
Kenichi Kurihara
健一 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7283542A priority Critical patent/JP2806328B2/ja
Priority to KR1019960052193A priority patent/KR100252737B1/ko
Priority to US08/739,890 priority patent/US5703396A/en
Publication of JPH09129808A publication Critical patent/JPH09129808A/ja
Application granted granted Critical
Publication of JP2806328B2 publication Critical patent/JP2806328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リードピッチを狭くしてもウィングリードを
支障なく設けられる構造を持つ樹脂封止型半導体装置お
よびその製造方法を提供する。 【解決手段】 半導体素子２０を搭載するアイランド１
６と、内部、外部リード１８、１９と、アイランド１６
から延びるウィングリード１７を有する半導体装置１４
において、先端が他の部分と連結されていないウィング
リード１７を有するリードフレームが使用され、ウィン
グリード１７が内部、外部リード１８、１９の位置する
平面とは異なる平面上に位置している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウィングリードを
有する樹脂封止型半導体装置およびその製造方法に関す
るものである。
【０００２】
【従来の技術】図５は従来のリードフレームの一例を示
すものである。このリードフレーム１は、図５に示すよ
うに、半導体素子を搭載するアイランド２と、アイラン
ド２を外枠に支持する吊りピン３と、半導体装置の外部
に導出される外部リード４（端子リード）と、半導体装
置の内部に位置する内部リード５（端子リード）と、樹
脂封止時に樹脂の流出を防止するためのタイバー６を有
している。
【０００３】従来の樹脂封止型半導体装置（以下、単に
半導体装置と記す）の製造方法は、まず、上記構成のリ
ードフレーム１を準備しておき、リードフレーム１のア
イランド２上に半導体素子を搭載し、半導体素子の電極
と内部リード５をワイヤーでボンディングした後、パッ
ケージの外周が図５に示すモールドライン７に沿うよう
に樹脂封止を行なう。このとき、端子リード間に樹脂が
流出するが、その樹脂はタイバー６により堰き止めら
れ、端子リード間にバリとして残る。
【０００４】次に、端子リード間のバリとタイバー６を
金型で切断除去し、ついで、外部リード４にメッキを施
した後、外部リード４の先端および吊りピン３を切断し
て半導体装置をリードフレーム外枠から分離するととも
に、外部リード４を所望の形状に成型することにより、
半導体装置が完成する。
【０００５】この種の半導体装置をプリント基板等に半
田を介して実装する場合、半田ディップ等の実装時の熱
的ショックにより、樹脂内に侵入した水分がパッケージ
の外部に抜け出す前に気化し、パッケージの樹脂内で膨
張することによってパッケージにクラックを生じさせる
という問題があった。
【０００６】そこで、この問題を解決する手段として、
図６に示すリードフレームを用いる方法が提案された。
すなわち、このリードフレーム９は、従来の吊りピン３
とは別にアイランド２の側面から延び、端子リードの間
に位置してタイバー６に連結された延長部材１０を有し
ている。この延長部材１０は、アイランド２を支持して
いるが、端子リードと端子リードの間に位置するため、
従来の吊りピン３とは区別してウィングリード（Wing L
ead）と呼ばれている。
【０００７】このリードフレーム９を半導体装置に適用
した場合、ウィングリード１０の先端がパッケージの外
部に露出して樹脂内の水分を外部に逃がす作用をするの
で、実装時の加熱によるパッケージクラックを防止する
ことができる。したがって、ウィングリード１０は、ア
イランド２〜モールドライン７間の距離が短い箇所に設
けることが効果的であり、例えば図６のリードフレーム
においては、パッケージ長手方向（アイランド２幅方
向）のほぼ中央に設けられている。
【０００８】なお、パッケージの外側に存在するウィン
グリード１０の不要な部分は、端子リード間のバリとタ
イバーを金型で切断する従来のタイバー切断工程におい
て同時に切断、除去される。ただし、従来の場合と異な
り、ウィングリード１０が存在するため、その部分の金
型のポンチとダイの形状を変更しておく必要がある。
【０００９】図７は上記ウィングリードを備えたリード
フレームを用いた半導体装置を示す図であり、図中符号
２はアイランド、４は外部リード、５は内部リード、１
０はウィングリード、１１は半導体素子、１２はワイヤ
ーである。この図に示すように、アイランド２が存在す
る平面は端子リード４、５が導出される平面よりも下方
に位置するが、アイランド２側面から延びるウィングリ
ード１０は、もともと端子リード４、５と同一平面上の
タイバーに接続されているため、ウィングリード１０は
その途中で屈曲し、端子リード４、５導出平面と同一平
面に導出されている。
【００１０】
【発明が解決しようとする課題】ところで、上記の半導
体装置においては、リードフレームにウィングリードを
設けたことにより、ウィングリードのないリードフレー
ム用のタイバー切断金型のポンチとダイを変更する必要
があるため、ウィングリードを半導体装置毎に同じ位置
に設けなければならなかった。また、ウィングリードを
端子リード間に設けるため、半導体装置の小型化等のた
めにリードピッチを狭くすると、タイバー切断金型のウ
ィングリード部のポンチとダイの形状を変更する必要が
生じ、ポンチとダイの加工が困難になるとともに、金型
の部品の寿命も短くなる。
【００１１】そのため、リードピッチが非常に狭くなる
と、ウィングリードが設けられない場合があり、封入工
程でアイランド等が露出したり、プリント基板実装時に
パッケージクラックの発生が避けられない、という問題
があった。さらに、ウィングリードの位置が固定されて
いるため、リード設計時の自由度が制限されるという問
題もあった。
【００１２】本発明は、上記の課題を解決するためにな
されたものであって、リードピッチを狭くしてもウィン
グリードを支障なく設けられる構造を持つ半導体装置お
よびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体素子を搭載するア
イランドと、内部リードおよび外部リードからなる複数
の端子リードと、前記アイランドから延び樹脂内の水分
を装置外部に逃がすためのウィングリードを有する樹脂
封止型半導体装置において、前記ウィングリードが前記
端子リードの導出される平面とは異なる平面上に位置す
ることを特徴とするものである。また、前記ウィングリ
ードに屈曲部を設けてもよい。
【００１４】そして、本発明の半導体装置の製造方法
は、半導体素子を搭載するアイランドと、内部リードお
よび外部リードからなる複数の端子リードと、前記アイ
ランドから延び樹脂内の水分を装置外部に逃がすための
ウィングリードを有する半導体装置の製造方法におい
て、先端が他の部分と連結されていないウィングリード
を有するリードフレームを使用し、そのリードフレーム
の前記ウィングリードを前記端子リードの導出される平
面とは異なる平面上に位置させる加工を施すことを特徴
とするものである。
【００１５】また、樹脂封止時には、ウィングリードが
位置する平面を端子リードが位置する平面より下方に位
置させる加工を行なった後、ウィングリードが位置する
平面と同等か、もしくは低い位置に段差部を設けた樹脂
封止用金型を用い、その段差部上にウィングリードを載
せるようにして樹脂封止を行なったり、ウィングリード
が弾性変形した際の復元力を利用することにより、ウィ
ングリードの先端を樹脂封止用金型の側面に押しつけた
状態で樹脂封止を行なうようにするとよい。
【００１６】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１〜図３を参照して説明する。図１は本実施の形態
の半導体装置１４を示す図、図２は同半導体装置１４に
用いるリードフレーム１５を示す図であって、図中符号
１６はアイランド、１７はウィングリード、１８は外部
リード、１９は内部リード、２０は半導体素子である。
【００１７】図２に示すように、リードフレーム１５
は、半導体素子２０を搭載するアイランド１６と、アイ
ランド１６を外枠に支持する吊りピン２８と、端子リー
ドのうち半導体装置１４の外部に導出される部分である
外部リード１８と、半導体装置１４の内部に位置する部
分である内部リード１９と、樹脂封止時に樹脂の流出を
防止するためのタイバー２１と、樹脂内から水分を逃が
す経路となることでパッケージクラックを防止するため
の２本のウィングリード１７を有している。
【００１８】そして、このリードフレーム１５の特徴点
は、アイランド１６の側面から延びる各ウィングリード
１７の先端がタイバー２１に連結されず、かつ、吊りピ
ン２８の途中に段差を設ける加工２２（以下、Ｄp 加工
と称する）が施されたことでアイランド１６の面が端子
リードの導出される面よりも下方に位置している点であ
る。また、ウィングリード１７にはＤp 加工が施されて
いないため、ウィングリード１７はアイランド１６と同
一平面上に位置している。
【００１９】上記構成のリードフレーム１５を用いた本
実施の形態の半導体装置１４は、図１に示すように、ア
イランド１６上にマウント材２３を介して半導体素子２
０が搭載され、半導体素子２０の電極（図示せず）と内
部リード１８がワイヤー２４によりボンディングされて
いる。そして、これらが樹脂によるパッケージ２５で覆
われている。
【００２０】また、樹脂封止の際には、アイランド面と
ほぼ同じ高さの位置に段差部２６ａを設けた樹脂封止用
下金型２６を用い、その段差部２６ａ上にウィングリー
ド１７を載せるようにして樹脂封止を行なうことによ
り、アイランド面と同一平面上にあるウィングリード１
７の先端下面がパッケージ２５から露出する構造となっ
ている。なお、吊りピン２８のＤp 加工２２によりアイ
ランド１６を端子リードより下側にダウンセットする値
を樹脂封止用下金型２６の段差部２６ａの高さよりも３
０〜５０μｍ程度深く設定することにより、ウィングリ
ード１７の先端を安定して露出させることができる。
【００２１】本実施の形態においては、リードフレーム
１５のウィングリード１７がタイバー２１と連結されて
おらず、ウィングリード１７を切断する必要がないた
め、タイバー切断用金型としてウィングリードのない従
来通りのものを使用することができる。したがって、仮
にリードピッチが狭くなっても金型のポンチやダイの加
工が困難になったり、金型の寿命が短くなることがな
い。
【００２２】また、ウイングリード１７と内部、外部リ
ード１８、１９が同一平面上になく、これらが干渉し合
うことがないため、内部、外部リード１８、１９のピッ
チを狭くしても常にウィングリード１７を設けることが
でき、プリント基板実装時のパッケージクラックを確実
に防止することができる。特に本実施の形態の場合、吊
りピン２８のＤp 加工寸法を樹脂封止用下金型２６の段
差部寸法に対して最適化することでウィングリード１７
が安定してパッケージ２５外部に露出し、パッケージク
ラックをより確実に防止することが可能となる。
【００２３】さらに、ウィングリード１７の本数や位置
に制約がなくなるため、リード設計時の自由度を高いも
のとすることができる。リードフレームの構成として、
例えば図３に示すように、ウィングリード２７を４本設
けることもでき、水分放出効果を高めると同時に、狭リ
ードピッチ化への対応も充分に可能となる。
【００２４】次に、本発明の第２の実施の形態を図４を
参照して説明する。本実施の形態の半導体装置が第１の
実施の形態と異なる点は、ウィングリードに屈曲部を設
けた点のみである。したがって、図４において図１と共
通の構成要素については同一の符号を付し、説明を省略
する。
【００２５】図４に示すように、各ウィングリード３０
には、アイランド１６から延びる基端部から一度上方に
屈曲した後、先端部が再度、アイランド１６と同一平面
に位置する形状の屈曲部３０ａが設けられている。
【００２６】本実施の形態の半導体装置２９によれば、
第１の実施の形態と同様の効果が得られることに加え
て、ウィングリード３０に屈曲部３０ａを設けたことに
よってウィングリード３０が長さ方向に圧縮された際に
復元力が働く、いわゆるバネ作用が生じるようになる。
したがって、ウィングリード３０の先端を樹脂封止用金
型３１の側面３１ａに押し付けた状態で樹脂封止を行な
うことにより、樹脂封止の間、常にウィングリード３０
が樹脂封止用金型３１を押す力が働くので、ウィングリ
ード３０の先端がパッケージ２５の外部に確実に露出
し、その結果、パッケージクラックを確実に防止するこ
とができる。
【００２７】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えばウイングリードと内部、外部リードを異なる平面上
に位置させる手段として、上記実施の形態では吊りピン
にＤp 加工を施すようにしたが、これに代えて、ウイン
グリードにＤp 加工を施すようにしてもよい。また、図
２、図３に示したリードフレームの内部、外部リード、
吊りピンの本数や配置等については適宜変更してよい。
【００２８】また、第２の実施の形態における屈曲部の
形状として、例えば下側に屈曲させたり、２箇所の屈曲
部を設ける等の変更を行なうこともできる。さらに、ウ
ィングリードの先端を樹脂封止用金型の側面に押し付け
る手段として、アイランドの側面から樹脂封止用金型の
側面までの寸法より若干長い寸法のウィングリードを若
干湾曲させて弾性変形させることにより、樹脂封止用金
型に押し付けるようにしてもよい。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ウイングリードと端子リードが同一平面上にな
く、これらが干渉し合うことがないため、端子リード間
のピッチを狭くしても常にウィングリードを設けること
ができ、実装時等の熱的ショックに起因するパッケージ
クラックを確実に防止することができる。また、リード
フレームのウィングリードが他の部分と連結されておら
ず、ウィングリードを切断する必要がないため、タイバ
ー切断用金型としてウィングリードのない従来のものを
使用することができ、仮にリードピッチが狭くなっても
金型のポンチやダイの加工が困難になったり、金型の寿
命が短くなるようなこともない。さらに、ウィングリー
ドの本数や位置に制約がなくなるため、リード設計時の
自由度を高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体装置を
示す縦断面図である。
【図２】同、半導体装置に用いるリードフレームを示す
平面図である。
【図３】他のリードフレームの例を示す平面図である。
【図４】本発明の第２の実施の形態である半導体装置を
示す縦断面図である。
【図５】従来のリードフレームの一例を示す平面図であ
る。
【図６】ウィングリードを有する従来のリードフレーム
の一例を示す平面図である。
【図７】同、リードフレームを用いた半導体装置を示す
縦断面図である。
【符号の説明】
１４，２９ 半導体装置（樹脂封止型半導体装置） １５ リードフレーム １６ アイランド １７，２７，３０ ウィングリード １８ 外部リード １９ 内部リード ２０ 半導体素子 ２１ タイバー ２２ Ｄp 加工 ２５ パッケージ ２６，３１ 樹脂封止用下金型 ２６ａ （樹脂封止用下金型の）段差部 ２８ 吊りピン ３０ａ （ウィングリードの）屈曲部 ３１ａ （樹脂封止用下金型の）側面

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載するアイランドと、内
    部リードおよび外部リードからなる複数の端子リード
    と、前記アイランドから延び樹脂内の水分を装置外部に
    逃がすためのウィングリードを有する樹脂封止型半導体
    装置において、 前記ウィングリードが前記端子リードの位置する平面と
    は異なる平面上に位置することを特徴とする樹脂封止型
    半導体装置。
  2. 【請求項２】 請求項１に記載の樹脂封止型半導体装置
    において、 前記ウィングリードに屈曲部が設けられたことを特徴と
    する樹脂封止型半導体装置。
  3. 【請求項３】 半導体素子を搭載するアイランドと、内
    部リードおよび外部リードからなる複数の端子リード
    と、前記アイランドから延び樹脂内の水分を装置外部に
    逃がすためのウィングリードを有する樹脂封止型半導体
    装置の製造方法において、 先端が他の部分と連結されていないウィングリードを有
    するリードフレームを使用し、そのリードフレームの前
    記ウィングリードを前記端子リードが位置する平面とは
    異なる平面上に位置させる加工を施すことを特徴とする
    樹脂封止型半導体装置の製造方法。
  4. 【請求項４】 請求項３に記載の樹脂封止型半導体装置
    の製造方法において、前記ウィングリードが位置する平
    面を前記端子リードが位置する平面より下方に位置させ
    る加工を行なった後、前記ウィングリードが位置する平
    面と同等か、もしくは低い位置に段差部を設けた樹脂封
    止用金型を用い、その段差部上に前記ウィングリードを
    載せるようにして樹脂封止を行なうことを特徴とする樹
    脂封止型半導体装置の製造方法。
  5. 【請求項５】 請求項３に記載の樹脂封止型半導体装置
    の製造方法において、前記ウィングリードが弾性変形し
    た際の復元力を利用することにより、このウィングリー
    ドの先端を樹脂封止用金型の側面に押し付けた状態で樹
    脂封止を行なうことを特徴とする樹脂封止型半導体装置
    の製造方法。
JP7283542A 1995-10-31 1995-10-31 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP2806328B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7283542A JP2806328B2 (ja) 1995-10-31 1995-10-31 樹脂封止型半導体装置およびその製造方法
KR1019960052193A KR100252737B1 (ko) 1995-10-31 1996-10-31 수지봉합형 반도체 장치 및 그 제조방법
US08/739,890 US5703396A (en) 1995-10-31 1996-10-31 Plastic encapsulated semiconductor device having wing leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7283542A JP2806328B2 (ja) 1995-10-31 1995-10-31 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09129808A true JPH09129808A (ja) 1997-05-16
JP2806328B2 JP2806328B2 (ja) 1998-09-30

Family

ID=17666884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7283542A Expired - Fee Related JP2806328B2 (ja) 1995-10-31 1995-10-31 樹脂封止型半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5703396A (ja)
JP (1) JP2806328B2 (ja)
KR (1) KR100252737B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972488B2 (en) 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190389A1 (en) * 1995-11-15 2002-12-19 Koenck Steven E. Reduction of electromagnetic interference in integrated circuit device packages
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6075283A (en) 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US5986332A (en) * 1998-08-12 1999-11-16 National Semiconductor Corporation Integrated circuit leadframe incorporating overhanging leads
TW466720B (en) * 2000-05-22 2001-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with flash-prevention structure and manufacture method
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
JP4111767B2 (ja) * 2002-07-26 2008-07-02 株式会社ルネサステクノロジ 半導体装置の製造方法および小型素子の電気特性検査方法
US20040119862A1 (en) * 2002-12-16 2004-06-24 Jackson Hsieh Image sensor capable of radiating heat rapidly
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
CN106158810B (zh) 2015-04-03 2020-04-10 恩智浦美国有限公司 用于ic封装的具有偏转的连接杆的引线框架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218263A (ja) * 1992-01-31 1993-08-27 Sony Corp リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH05291473A (ja) * 1992-04-14 1993-11-05 Oki Electric Ind Co Ltd 樹脂封止型半導体装置およびそれに用いるリードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994448A (ja) * 1982-11-19 1984-05-31 Nec Corp ガラスシ−ル型半導体装置
JPS6199360A (ja) * 1984-10-19 1986-05-17 Fujitsu Ltd 半導体装置
JPS63133656A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp 半導体装置
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
CA1278618C (en) * 1987-07-20 1991-01-02 George Erdos Plastic encapsulated integrated circuit package with electrostatic shield
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JP2779573B2 (ja) * 1992-11-05 1998-07-23 住友特殊金属株式会社 高放熱性集積回路パッケージ
JPH08125097A (ja) * 1994-10-27 1996-05-17 Nec Corp リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218263A (ja) * 1992-01-31 1993-08-27 Sony Corp リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH05291473A (ja) * 1992-04-14 1993-11-05 Oki Electric Ind Co Ltd 樹脂封止型半導体装置およびそれに用いるリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972488B2 (en) 2001-07-31 2005-12-06 Nec Compound Semiconductor Devices, Ltd. Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin

Also Published As

Publication number Publication date
KR970024071A (ko) 1997-05-30
KR100252737B1 (ko) 2000-04-15
JP2806328B2 (ja) 1998-09-30
US5703396A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
KR101131353B1 (ko) 반도체 장치
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3866127B2 (ja) 半導体装置
JP2000294711A (ja) リードフレーム
JPH08125097A (ja) リードフレーム
JP4243270B2 (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP5585352B2 (ja) リードフレーム、半導体装置及びその製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JP2008311390A (ja) 半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JPH02308563A (ja) リードフレーム
JP2005135938A (ja) 半導体装置およびその製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
EP0646961A2 (en) A lead frame structure and a method for manufacturing a semiconductor package device using the lead frame structure
KR0152577B1 (ko) 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004200719A (ja) 半導体装置
JPH08316371A (ja) 樹脂封止型半導体装置
KR19980020499A (ko) 플랫형 리드 프레임을 이용한 반도체 칩 패키지
KR920006185B1 (ko) 접합형 리드 프레임을 사용한 ic 제조방법
JP2007294637A (ja) 半導体装置の製造方法
JPH08116013A (ja) リードフレームとこれを用いて組み立てられた半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980623

LAPS Cancellation because of no payment of annual fees