JP5585352B2 - リードフレーム、半導体装置及びその製造方法 - Google Patents

リードフレーム、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5585352B2
JP5585352B2 JP2010218853A JP2010218853A JP5585352B2 JP 5585352 B2 JP5585352 B2 JP 5585352B2 JP 2010218853 A JP2010218853 A JP 2010218853A JP 2010218853 A JP2010218853 A JP 2010218853A JP 5585352 B2 JP5585352 B2 JP 5585352B2
Authority
JP
Japan
Prior art keywords
lead
bus bar
inner lead
wire
die stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010218853A
Other languages
English (en)
Other versions
JP2012074572A (ja
Inventor
孝弘 百合野
広志 青木
達也 ▲高▼久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010218853A priority Critical patent/JP5585352B2/ja
Priority to US13/169,645 priority patent/US8610253B2/en
Publication of JP2012074572A publication Critical patent/JP2012074572A/ja
Application granted granted Critical
Publication of JP5585352B2 publication Critical patent/JP5585352B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、リードフレーム、半導体装置及びその製造方法に関する。
近年、集積回路（ＩＣ：Integrated circuit）の高集積化によって、半導体装置の端子数が増加する傾向にある。
例えば多数の外部接続端子（リード）を持つ樹脂封止パッケージを備える半導体装置を製造する場合、半導体チップの多数の電極（信号系パッドや電源系パッド）とリードフレームの多数のインナーリードとを、それぞれ、多数のワイヤで接続することになる。
このような半導体装置では、端子数の増加を抑えるために、バスバーと呼ばれる共通リードを設けることで、例えば半導体チップの複数の電源系パッドに対するリードの共通化を図っている。つまり、例えば半導体チップの複数の電源系パッドをバスバーにワイヤボンディングすることでリードの共通化を図り、リード数の増加を抑えるようにしている。このため、バスバー付きのパッケージを備える半導体装置を製造する場合には、例えば半導体チップの電源系パッドをバスバーにワイヤボンディングし、信号系パッドをインナーリードにワイヤボンディングする。
特開２００９−３８１９６号公報
ところで、上述のようなバスバー構造を有するリードフレームを用いる場合、インナーリードに接続されるワイヤとバスバーに接続されるワイヤとの距離が近くなるため、樹脂封止工程において、ワイヤフローが生じ、ショートするおそれがある。
また、インナーリードと半導体チップとの間にバスバーを設ける場合、図１２に示すように、バスバーにボンディングするワイヤの長さは、インナーリードにボンディングするワイヤの長さより短くなる。例えば、インナーリードに接続されるワイヤの長さが約３ｍｍ程度の場合、バスバーに接続されるワイヤの長さは約２ｍｍ程度となる。
このように異なる長さのワイヤが隣り合う関係になっていると、ワイヤフロー率の違いによって、ワイヤショートが生じる危険性が高まる。つまり、長いワイヤはワイヤフローが大きく、短いワイヤはワイヤフローが小さいため、長さの異なるワイヤが隣り合っていると、長いワイヤが短いワイヤに接触し、ワイヤショートが生じる危険性が高い。特に、多ピンのリードフレームを用いる場合、多数のワイヤが密集することになるため、よりワイヤショートが生じる危険性が高まる。
そこで、ワイヤフローによってワイヤショートが発生するのを防止したい。
このため、本リードフレームは、ダイステージと、ダイステージの周囲に設けられたインナーリードと、ダイステージとインナーリードとの間に設けられ、吊りリードに支持されたバスバーと、インナーリード及び吊りリードを固定するテープとを備え、吊りリードはインナーリードに対して、テープとバスバーとの間の部分が連続的に傾斜しており、バスバーのワイヤ接続面の位置がインナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれていることを要件とする。
本半導体装置は、ダイステージと、ダイステージの周囲に設けられたインナーリードと、ダイステージとインナーリードとの間に設けられ、吊りリードに支持されたバスバーと、インナーリード及び吊りリードを固定するテープと、ダイステージに搭載された半導体チップと、バスバーのワイヤ接続面と半導体チップの第１電極とを接続する第１ボンディングワイヤと、インナーリードのワイヤ接続面と半導体チップの第２電極とを接続する第２ボンディングワイヤと、半導体チップを封止する封止樹脂とを備え、吊りリードはインナーリードに対して、テープとバスバーとの間の部分が連続的に傾斜しており、バスバーのワイヤ接続面の位置がインナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれていることを要件とする。
本半導体装置の製造方法は、ダイステージと、ダイステージの周囲に設けられたインナーリードと、ダイステージとインナーリードとの間に設けられ、吊りリードに支持されたバスバーとを備え、吊りリードがインナーリードに対して傾斜しており、バスバーのワイヤ接続面の位置がインナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれているリードフレームのダイステージに半導体チップを搭載し、インナーリード及び吊りリードを押さえつけ、吊りリードを弾性変形させ、インナーリードとバスバー及び吊りリードとを同一平面上に位置させた状態で、バスバーのワイヤ接続面と半導体チップの第１電極とを第１ボンディングワイヤによって接続するとともに、インナーリードのワイヤ接続面と半導体チップの第２電極とを第２ボンディングワイヤによって接続し、インナーリード及び吊りリードを押さえつけた状態から開放して吊りリードがインナーリードに対して傾斜している状態に戻して、樹脂封止を行なうことを要件とする。
したがって、本リードフレーム、半導体装置及びその製造方法によれば、ワイヤフローによってワイヤショートが発生するのを防止することができるという利点がある。
（Ａ）、（Ｂ）は本実施形態にかかるリードフレームの構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は（Ａ）のＡ−Ａ′線に沿う断面図である。 （Ａ）、（Ｂ）は本実施形態にかかるリードフレームの構成を示す模式図であって、（Ａ）は全体構成を示す平面図であり、（Ｂ）はその中の一つを拡大して示す平面図である。 （Ａ）〜（Ｃ）は本実施形態にかかるリードフレームの吊りリードの構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は一例を示す断面図であり、（Ｃ）は他の例を示す断面図である。 （Ａ）は従来のリードフレームの課題を説明するための模式的断面図であり、（Ｂ）は本実施形態にかかるリードフレームの創案過程で提案されたリードフレームの課題を説明するための模式的断面図である。 （Ａ）は従来のリードフレームの課題を説明するための模式的断面図であり、（Ｂ）は本実施形態にかかるリードフレームの創案過程で提案されたリードフレームの課題を説明するための模式的断面図である。 （Ａ）〜（Ｃ）は本実施形態にかかるリードフレームの構成及び作用効果を説明するための模式的断面図である。 本実施形態にかかるリードフレームの製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｄ）は本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｊ）は本実施形態にかかる半導体装置の製造方法に含まれるワイヤボンディング工程を説明するための模式的断面図であって、（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）、（Ｊ）は平面図であり、（Ａ）は（Ｂ）のＡ−Ａ′線に沿う断面図であり、（Ｃ）は（Ｄ）のＡ−Ａ′線に沿う断面図であり、（Ｅ）は（Ｆ）のＡ−Ａ′線に沿う断面図であり、（Ｇ）は（Ｈ）のＡ−Ａ′線に沿う断面図であり、（Ｉ）は（Ｊ）のＡ−Ａ′線に沿う断面図である。 本実施形態にかかる半導体装置の構成を示す模式的平面図である。 （Ａ）、（Ｂ）は本実施形態の変形例にかかるリードフレームの構成を示す模式図であって、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の課題を説明するための模式的平面図である。
以下、図面により、本発明の実施の形態にかかるリードフレーム、半導体装置及びその製造方法について、図１（Ａ）〜図１０を参照しながら説明する。
本実施形態にかかるリードフレームは、半導体装置のパッケージ［ここではＱＦＰ（Quad Flat Package）］に用いられるものであって、図２（Ａ）に示すように、同一のパターンを複数個備える金属製のリードフレームである。なお、リードフレームは、例えば銅や鉄などの金属材料からなる。
そして、個々のパターンは、図２（Ｂ）に示すように、サポートバー２によって四隅が支持された矩形状のダイステージ１と、ダイステージ１の四辺に沿って設けられた複数のリード３（外部接続端子）とを備える。また、リード３のダムバー４の内側の部分をインナーリード５といい、ダムバー４の外側の部分をアウターリード６という。なお、インナーリード５は、ばたつきを防止するためにテープ７で固定されている。
より具体的には、本リードフレームは、図１（Ａ）に示すように、ダイステージ１の周囲に設けられた複数のインナーリード５と、複数のバスバー８とを備える。このように、本リードフレームは、バスバー付きのリードフレームである。なお、図１（Ａ），図１（Ｂ）では、説明の便宜上、半導体チップ１０やボンディングワイヤ１１，１２も示しているが、これらはリードフレームの構成要素ではない。
ここで、複数のバスバー８は、ダイステージ１の四辺のそれぞれに対向する位置に一つずつ設けられている。また、各バスバー８は、ダイステージ１とインナーリード５との間に設けられ、ダイステージ１の一辺に沿って延びている。つまり、各バスバー８は、ダイステージ１の一辺と複数のインナーリード５の先端部との間に位置する。ここでは、バスバー８は、半導体チップ１０の電源系パッド１３Ａに接続される電源線である。
ここでは、各バスバー８は、複数（ここでは３つ）の吊りリード９によって支持されている。つまり、各バスバー８は、その両端部及び中央部で吊りリード９によって支持されている。なお、吊りリード９は、上述の複数のリード３に含まれるものである。このため、吊りリード９のダムバー４の内側の部分はインナーリードであり、ダムバー４の外側の部分はアウターリードであるが、ここでは他のリード３と区別するために、インナーリードの部分も吊りリード９と呼ぶ。
また、インナーリード５は、その先端部がダイステージ１のいずれかの辺に対向しており、外側へ向けて延びている。そして、ダイステージ１のそれぞれの辺に沿って並べられている。ここでは、インナーリード５は、半導体チップ１０の信号系パッド１３Ｂに接続される信号線である。
また、インナーリード５及び吊りリード９を固定するテープ７を備える［図２（Ｂ）参照］。
そして、インナーリード５は、図３（Ｂ），図３（Ｃ）に示すように、曲がっておらず、直線状になっている。これに対し、吊りリード９は、図３（Ａ）〜図３（Ｃ）に示すように、テープ７が貼り付けられている部分の近傍の部分で下方へ曲がっており、テープ７とバスバーとの間の部分９Ａ（即ち、吊りリード９のインナーリードの一部）が連続的に傾斜している。ここでは、吊りリード９は塑性変形して曲がっている。なお、吊りリード９のテープ７とバスバー８との間の部分９Ａは、図３（Ｂ）中、点線で示すように、直線状になっていても良いし、図３（Ｃ）中、点線で示すように、円弧状になっていても良い。また、バスバー８は、吊りリード９の延長線上に位置するように、吊りリード９の先端部に接続されている。このため、吊りリード９のインナーリードの一部及びバスバー８が連続的に傾斜していることになる。これにより、バスバー８が、インナーリード５の先端部に対して、下方に位置するようになっている。つまり、吊りリード９の先端部に接続されているバスバー８と、インナーリード５の先端部とが、上下方向で異なる位置になっている。
このように、吊りリード９は、インナーリード５に対して傾斜しており、バスバー８のワイヤ接続面８Ａの位置が、インナーリード５のワイヤ接続面５Ａの位置に対してフレーム厚さ方向へずれている。つまり、バスバー８のワイヤ接続面８Ａと、インナーリード５のワイヤ接続面５Ａとが、フレーム厚さ方向で異なった位置になっている。
これにより、後述するように、図１（Ｂ）に示すように、ワイヤボンディングした場合に、インナーリード５に接続されるワイヤ１２とバスバー８に接続されるワイヤ１１との距離を離すことができる。
本実施形態では、ダイステージ１は、ダウンセットされている。これにより、ダイステージ１に半導体チップ１０を搭載した場合に、半導体チップ１０の電極１３の表面（ワイヤ接続面）とインナーリード５のワイヤ接続面５Ａとが同等の高さになる。また、バスバー８のワイヤ接続面８Ａは、インナーリード５のワイヤ接続面５Ａの反対側の面（ダイステージ１側の面）とダウンセットされたダイステージ１の表面との間に位置する。
例えば、バスバー８のワイヤ接続面８Ａの反対側の面（ダイステージ１側の面）のフレーム厚さ方向位置と、ダウンセットされたダイステージ１の表面のフレーム厚さ方向位置とが同等になるようにするのが好ましい。
本実施形態では、ダイステージ１をダウンセットして、インナーリード５に対して約０．２０ｍｍ下がるようにしている。また、吊りリード９を曲げて、その先端部がインナーリード５に対して約０．１０ｍｍ下がるようにしている。つまり、インナーリード５の先端部に対して、吊りリード９の先端部が約０．１０ｍｍだけ下方に位置するようにしている。なお、インナーリード５や吊りリード９の厚さは約０．１２５ｍｍである。
上述のように、吊りリード９をインナーリード５に対して傾斜させているのは、以下の理由による。
まず、図４（Ａ）に示すように、吊りリード９及びバスバー８がインナーリード５と同一平面上に位置すると、バスバー８に接続されるワイヤ１１とインナーリード５に接続されるワイヤ１２との距離が近くなり、樹脂封止工程でワイヤフローによってショートが生じる危険性が高い。特に、多数のワイヤが密集する多ピンＱＦＰではその危険性が高い。
一方、吊りリード９及びバスバー８がインナーリード５と同一平面上に位置すると、図５（Ａ）に示すように、ワイヤボンディングの際にヒートコマ１４に載せた場合も平坦性が確保されるため、バスバー８及びインナーリード５に対して安定したワイヤボンディングが可能である。
これに対し、ワイヤフローによってショートが生じるのを防止するために、図４（Ｂ）に示すように、バスバー８をディプレスすることが考えられる。つまり、吊りリード９にプレス加工を施して、バスバー８をインナーリード５の先端部よりも下方に位置させることで、バスバー８に接続されるワイヤ１１とインナーリード５に接続されるワイヤ１２との距離を離すことが考えられる。
この場合、インナーリード５の先端部よりも外側（アウターリード側）の位置で吊りリード９にディプレス加工を施すと、吊りリード９とインナーリード５とが同一平面上に位置しないため、安定したワイヤボンディングを行なうのが難しい。このため、インナーリード５の先端部よりも内側（ダイステージ側）の位置で吊りリード９にディプレス加工を施した上で、図５（Ｂ）に示すように、インナーリード５の先端部よりも内側の部分が一段下がるように段差を有するヒートコマ１４を用いてワイヤボンディングを行なうことが考えられる。
しかしながら、ディプレス加工の寸法ばらつきやバスバーの傾き等によって、ワイヤボンディングの際にヒートコマ１４に載せた場合にバスバー８の平坦性を確保するのが難しい。このため、バスバー８に対して安定したワイヤボンディングを行なうのが難しい。特に、狭ピッチ化され、細いワイヤが用いられる場合は、その影響が顕著に見られる。
そこで、本実施形態では、上述のように、図１（Ｂ）に示すように、吊りリード９を下方に曲げることで、吊りリード９をインナーリード５に対して傾斜させ、バスバー８のワイヤ接続面８Ａの位置を、インナーリード５のワイヤ接続面５Ａの位置に対して下方へずらしている。
そして、ワイヤボンディングの際には、図６（Ａ），図６（Ｂ）に示すように、段差のないヒートコマ１４に載せ、インナーリード５及び吊りリード９の外周を押さえ治具（クランパ）１５で押さえつける。これにより、曲がっている吊りリード９が弾性変形し、吊りリード９及びバスバー８とインナーリード５とが同一平面上に位置するようになり、バスバー８及びインナーリード５の平坦性が確保される。このため、バスバー８及びインナーリード５に対して安定したワイヤボンディングが可能である。
一方、ワイヤボンディングが終わったら、図６（Ｃ）に示すように、押さえ治具５による押さえつけを開放するため、吊りリード９は、弾性回復し、元の状態に戻る。つまり、吊りリード９は下方に曲がった状態となり、吊りリード９がインナーリード５に対して傾斜し、バスバー８のワイヤ接続面８Ａの位置が、インナーリード５のワイヤ接続面５Ａの位置に対して下方へずれた状態となる。これにより、インナーリード５に接続されたワイヤ１２とバスバー８に接続されたワイヤ１１との距離が離れる。そして、この状態で樹脂封止を行なうことで、ワイヤフローが生じても、隣り合っている、異なる長さのワイヤ１１，１２間でショートが生じるのを防止することができる。
次に、本実施形態にかかるリードフレームの製造方法について説明する。
まず、リードフレームの素材となる金属板をエッチング又はプレス加工することによって、ダイステージ１、インナーリード５、バスバー８及び吊りリード９等を有する形状にパターニングする［図１（Ａ），図２（Ｂ）参照］。なお、この段階では、インナーリード５のばたつきを防止するために、インナーリード５はバスバー８まで延びており、櫛状に接続された状態になっている。
次に、インナーリード５の先端部近傍のワイヤを接続する領域（ワイヤ接続面５Ａ）、及び、バスバー８のワイヤを接続する領域（ワイヤ接続面８Ａ）に、例えばＡｇめっきを施す［図１（Ｂ）参照］。
次に、インナーリード５のばたつきを防止するために、耐熱性のテープ（例えばポリイミドテープ等）でインナーリードの外側部分（アウターリード側の部分）を固定する［図２（Ｂ）参照］。
次に、インナーリード５の先端側、即ち、インナーリード５とバスバー８とを接続している部分をカットして除去し、それぞれのインナーリード５を独立させる［図１（Ａ）参照］。
次に、ダイステージ１を支持するサポートバー２をディプレスし、ダイステージ１を下方へ落とす。つまり、ダイステージ１をダウンセットする［図１（Ｂ）参照］。
最後に、吊りリード９に曲げ加工を施して、インナーリード５に対して吊りリード９が下方に連続的に傾斜し、バスバー８のワイヤ接続面８Ａの位置が、インナーリード５のワイヤ接続面５Ａの位置に対してフレーム厚さ方向へずれるようにする［図１（Ｂ），図３（Ｂ），図３（Ｃ）参照］。
ここでは、図７に示すように、リードフレームを裏返しにして、吊りリード９を、傾斜部を有する台１６の上に載せ、テープ７（図示せず）が貼り付けられている部分の近傍の部分を工具１７でたたいて曲げ加工を施す。このような曲げ加工を施された吊りリード９は、塑性変形によって曲がっているものとなる。
このようにして、本実施形態のリードフレームが完成する。
次に、本実施形態にかかる半導体装置の製造方法について、図８（Ａ）〜図９（Ｊ）を参照しながら説明する。
まず、上述のようにして製造したリードフレームを用意する。つまり、吊りリード９が下方に曲がっており、インナーリード５に対して傾斜しており、バスバー８のワイヤ接続面８Ａの位置が、インナーリード５のワイヤ接続面５Ａの位置に対してフレーム厚さ方向へずれているリードフレームを用意する［図１（Ａ），図１（Ｂ）参照］。
次に、図８（Ａ）に示すように、リードフレームのダイステージ１に半導体チップ１０を搭載する。つまり、リードフレームのダイステージ１上に、例えばＡｇ（銀）ペーストやはんだ等のダイ付材１８を介して半導体チップ１０を固定する。この工程をダイ付け工程という。ここで、半導体チップ１０は、例えばＩＣチップ等の表面実装部品であれば特に限定されるものではない。
次に、図８（Ｂ）に示すように、リードフレームのインナーリード５及びバスバー８と半導体チップ１０の電極１３とをワイヤボンディングする。これにより、半導体チップ１０の電極１３とインナーリード５及びバスバー８とは、それぞれ、ワイヤ１１、１２によって電気的に接続される。この工程をワイヤボンディング工程、又は、ワイヤ付け工程という。ここで、ワイヤ１１、１２は、例えばＡｕ（金）やＡｌ（アルミニウム）などからなる。
具体的には、以下のようにしてワイヤボンディングを行なう。
まず、図９（Ａ），図９（Ｂ）に示すように、支持台となるヒートコマ１４上に、半導体チップ１０を搭載したリードフレームを載せる。なお、ヒートコマ１４は、インナーリード５とバスバー８及び吊りリード９が同一平面上に位置するように、表面に段差のない形状のものとする。
次に、図９（Ｃ），図９（Ｄ）に示すように、リードフレームの外周を上方からクランパ（押さえ治具）１５で押さえつけるとともに、ヒートコマ１４の吸着孔１９を介してダイステージ１の裏面側をヒートコマ１４の表面に吸着させることで、リードフレームを固定する。
このようにして、インナーリード５及び吊りリード９の外周がクランパ１５によって押さえつけられると、下方へ曲がっている吊りリード９が弾性変形し、吊りリード９及びバスバー８とインナーリード５とが同一平面上に位置するようになる。つまり、インナーリード５及び吊りリード９を押さえつけ、吊りリード９を弾性変形させ、インナーリード５とバスバー８及び吊りリード９とを同一平面上に位置させた状態とする。これにより、後述のワイヤボンディングの際にバスバー８及びインナーリード５の平坦性が確保され、バスバー８及びインナーリード５に対して安定したワイヤボンディングが可能となる。
この状態で、図９（Ｅ），図９（Ｆ）に示すように、バスバー８のワイヤ接続面８Ａと半導体チップ１０の電極１３（第１電極；例えば電源系パッド１３Ａ）とを、ボンディングワイヤ１１（第１ボンディングワイヤ）によって接続する。
次に、バスバー８に全てのボンディングワイヤ１１を接続した後、図９（Ｇ），図９（Ｈ）に示すように、インナーリード５のワイヤ接続面５Ａと半導体チップ１０の電極１３（第２電極；例えば信号系パッド１３Ｂ）とを、ボンディングワイヤ１２（第２ボンディングワイヤ）によって接続する。
そして、インナーリード５に全てのボンディングワイヤ１２を接続した後、図９（Ｉ），図９（Ｊ）に示すように、クランパ１５による押さえつけを開放する。つまり、インナーリード５及び吊りリード９を押さえつけた状態から開放する。これにより、吊りリード９は、弾性回復し、元の状態に戻る。つまり、吊りリード９は下方に曲がった状態となり、吊りリード９がインナーリード５に対して傾斜し、バスバー８のワイヤ接続面８Ａの位置が、インナーリード５のワイヤ接続面５Ａの位置に対して下方へずれた状態となる。この結果、インナーリード５に接続されたワイヤ１２とバスバー８に接続されたワイヤ１１との距離が離れた状態となる。
次に、図８（Ｃ）に示すように、樹脂封止を行なう。この工程を樹脂封止工程、又は、モールド工程という。
つまり、上述のように、吊りリード９がインナーリード５に対して傾斜し、インナーリード５に接続されたワイヤ１２とバスバー８に接続されたワイヤ１１との距離が離れた状態で、モールディングによって樹脂封止を行なう。
具体的には、上述のようにして、半導体チップ１０とのワイヤボンディングが完了したリードフレームを、モールド型にセットし、加熱により溶融したエポキシ樹脂等の熱硬化性樹脂２０（モールド樹脂；モールド材；封止材；封止樹脂）をモールド型に注入する。この際、インナーリード５に接続されたワイヤ１２とバスバー８に接続されたワイヤ１１との距離が離れているため、ワイヤフローが生じても、隣り合っている、異なる長さのワイヤ１１，１２間でショートが生じるのを防止できる。その後、熱硬化性樹脂２０を冷却し、固化させた後、モールド型から取り出す。これにより、ダイステージ１上に搭載され、インナーリード５及びバスバー８にワイヤボンディングされている半導体チップ１０が熱硬化性樹脂２０によって封止される。つまり、ダイステージ１上に搭載された半導体チップ１０、インナーリード５、バスバー８及び吊りリード９、ボンディングワイヤ１１，１２が熱硬化性樹脂２０によって覆われている。なお、この熱硬化性樹脂２０の外形が実質的に本半導体装置の外形となる。
次に、図８（Ｄ）に示すように、アウターリード６を切断し、曲げ加工を行なう。つまり、リードフレームの枠から切り離し、アウターリード６を切断し、曲げ加工を施す。この工程をアウターリード切断・曲げ工程という。
このようにして、本実施形態の半導体装置が完成する。
このようにして製造される本実施形態の半導体装置は、以下のような構成を備える。
つまり、本半導体装置は、図１０に示すように、ダイステージ１と、ダイステージ１の周囲に設けられたインナーリード５と、ダイステージ１とインナーリード５との間に設けられ、吊りリード９に支持されたバスバー８と、ダイステージ１に搭載された半導体チップ１０と、バスバー８のワイヤ接続面８Ａと半導体チップ１０の電極１３（第１電極；ここでは電源系パッド１３Ａ）とを接続するボンディングワイヤ１１（第１ボンディングワイヤ）と、インナーリード５のワイヤ接続面５Ａと半導体チップ１０の電極１３（第２電極；ここでは信号系パッド１３Ｂ）とを接続するボンディングワイヤ１２（第２ボンディングワイヤ）と、半導体チップ１０を封止する封止樹脂２０とを備える。そして、吊りリード９はインナーリード５に対して傾斜しており、バスバー８のワイヤ接続面８Ａの位置がインナーリード５のワイヤ接続面５Ａの位置に対してフレーム厚さ方向へずれている［図１（Ｂ），図３（Ｂ），図３（Ｃ）参照］。
このように、本半導体装置は、バスバー８を備える半導体装置であって、半導体チップ１０と、多数の外部接続端子（リード）３を持つ樹脂封止パッケージ２１（モールドパッケージ；ここではＱＦＰ；例えばＱＦＰ１７６ピン）を備える半導体装置である。つまり、本半導体装置は、半導体チップ１０とリード３とをボンディングワイヤ１１，１２を介して電気的に接続したものを樹脂封止したものである。
特に、本実施形態では、ダイステージ１は、ダウンセットされており、バスバー８のワイヤ接続面８Ａは、インナーリード５のワイヤ接続面５Ａの反対側の面とダウンセットされたダイステージ１の表面との間に位置する［図１（Ｂ）参照］。また、本実施形態では、インナーリード５及び吊りリード９を固定するテープ７を備え、吊りリード９は、テープ７とバスバー８との間の部分が連続的に傾斜している［図３（Ｂ），図３（Ｃ）参照］。
したがって、本実施形態にかかるリードフレーム、半導体装置及びその製造方法によれば、ワイヤフローによってワイヤショートが発生するのを防止することができるという利点がある。
つまり、本実施形態によれば、ワイヤボンディング工程において安定したワイヤボンディングを行なうことができるとともに、樹脂封止工程においてワイヤフローによるショートの発生を防止することができるという利点がある。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
上述の実施形態では、複数のバスバー８を、ダイステージ１の四辺のそれぞれに対向する位置に一つずつ設けられているが、これに限られるものではない。例えば、複数のバスバーを、ダイステージの四辺のそれぞれに対向する位置に複数個ずつ設けても良い。つまり、ダイステージの一辺に対向する位置に複数のバスバーを設けても良い。
このように、バスバーを多重構造にする場合、複数のバスバーのそれぞれを支持する吊りリードを、異なる大きさで傾斜させ、各バスバーのワイヤ接続面の位置を、互いにフレーム厚さ方向へずらせば良い。
例えば、図１１（Ａ），図１１（Ｂ）に示すように、ダイステージ１の一辺に対向する位置に２つのバスバー８Ｘ，８Ｙを設け、２つのバスバー８Ｘ，８Ｙのそれぞれを支持する吊りリード９Ｘ，９Ｙを、異なる大きさで傾斜させ、各バスバー８Ｘ，８Ｙのワイヤ接続面８ＸＡ，８ＹＡの位置を、互いにフレーム厚さ方向へずらせば良い。これにより、インナーリード５と半導体チップ１０の電極１３とを接続するワイヤ１２と、バスバー８Ｘと半導体チップ１０の電極１３とを接続するワイヤ１１Ｘとの距離が離れる。また、バスバー８Ｘと半導体チップ１０の電極１３とを接続するワイヤ１１Ｘと、バスバー８Ｙと半導体チップ１０の電極１３とを接続するワイヤ１１Ｙとの距離が離れる。そして、この状態で樹脂封止を行なうことで、ワイヤフローが生じても、隣り合っている、異なる長さのワイヤ１１Ｘ，１１Ｙ，１２間でショートが生じるのを防止することができる。ここでは、インナーリード５に対して、一のバスバー８Ｘが約０．１０ｍｍだけ下方に位置するようにし、他のバスバー８Ｙが約０．１５ｍｍだけ下方に位置するようにしている。
１ ダイステージ
２ サポートバー
３ リード
４ ダムバー
５ インナーリード
５Ａ ワイヤ接続面
６ アウターリード
７ テープ
８ バスバー
８Ａ ワイヤ接続面
８Ｘ，８Ｙ バスバー
８ＸＡ，８ＹＡ ワイヤ接続面
９，９Ｘ，９Ｙ 吊りリード
９Ａ テープとバスバーとの間の部分
１０ 半導体チップ
１１，１１Ｘ，１１Ｙ，１２ ワイヤ
１３ 電極
１３Ａ 電源系パッド
１３Ｂ 信号系パッド
１４ ヒートコマ
１５ 押さえ治具（クランパ）
１６ 台
１７ 工具
１８ ダイ付材
１９ 吸着孔
２０ 熱硬化性樹脂（モールド樹脂；モールド材；封止材；封止樹脂）
２１ 樹脂封止パッケージ

Claims (7)

  1. ダイステージと、
    前記ダイステージの周囲に設けられたインナーリードと、
    前記ダイステージと前記インナーリードとの間に設けられ、吊りリードに支持されたバスバーと、
    前記インナーリード及び前記吊りリードを固定するテープとを備え、
    前記吊りリードは前記インナーリードに対して、前記テープと前記バスバーとの間の部分が連続的に傾斜しており、前記バスバーのワイヤ接続面の位置が前記インナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれていることを特徴とするリードフレーム。
  2. 前記ダイステージは、ダウンセットされており、
    前記バスバーのワイヤ接続面は、前記インナーリードのワイヤ接続面の反対側の面と前記ダウンセットされたダイステージの表面との間に位置することを特徴とする、請求項１に記載のリードフレーム。
  3. 前記バスバーとして、前記ダイステージの一辺に対向する位置に複数のバスバーを備え、
    前記複数のバスバーのそれぞれを支持する吊りリードは、異なる大きさで傾斜しており、前記各バスバーのワイヤ接続面の位置は、互いにフレーム厚さ方向へずれていることを特徴とする、請求項１又は２に記載のリードフレーム。
  4. ダイステージと、
    前記ダイステージの周囲に設けられたインナーリードと、
    前記ダイステージと前記インナーリードとの間に設けられ、吊りリードに支持されたバスバーと、
    前記インナーリード及び前記吊りリードを固定するテープと、
    前記ダイステージに搭載された半導体チップと、
    前記バスバーのワイヤ接続面と前記半導体チップの第１電極とを接続する第１ボンディングワイヤと、
    前記インナーリードのワイヤ接続面と前記半導体チップの第２電極とを接続する第２ボンディングワイヤと、
    前記半導体チップを封止する封止樹脂とを備え、
    前記吊りリードは前記インナーリードに対して、前記テープと前記バスバーとの間の部分が連続的に傾斜しており、前記バスバーのワイヤ接続面の位置が前記インナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれていることを特徴とする半導体装置。
  5. 前記ダイステージは、ダウンセットされており、
    前記バスバーのワイヤ接続面は、前記インナーリードのワイヤ接続面の反対側の面と前記ダウンセットされたダイステージの表面との間に位置することを特徴とする、請求項４に記載の半導体装置。
  6. 前記バスバーとして、前記ダイステージの一辺に対向する位置に複数のバスバーを備え、
    前記複数のバスバーのそれぞれを支持する吊りリードは、異なる大きさで傾斜しており、前記各バスバーのワイヤ接続面の位置は、互いにフレーム厚さ方向へずれていることを特徴とする、請求項４又は５に記載の半導体装置。
  7. ダイステージと、前記ダイステージの周囲に設けられたインナーリードと、前記ダイステージと前記インナーリードとの間に設けられ、吊りリードに支持されたバスバーとを備え、前記吊りリードが前記インナーリードに対して傾斜しており、前記バスバーのワイヤ接続面の位置が前記インナーリードのワイヤ接続面の位置に対してフレーム厚さ方向へずれているリードフレームの前記ダイステージに半導体チップを搭載し、
    前記インナーリード及び前記吊りリードを押さえつけ、前記吊りリードを弾性変形させ、前記インナーリードと前記バスバー及び前記吊りリードとを同一平面上に位置させた状態で、前記バスバーのワイヤ接続面と前記半導体チップの第１電極とを第１ボンディングワイヤによって接続するとともに、前記インナーリードのワイヤ接続面と前記半導体チップの第２電極とを第２ボンディングワイヤによって接続し、
    前記インナーリード及び前記吊りリードを押さえつけた状態から開放して前記吊りリードが前記インナーリードに対して傾斜している状態に戻して、樹脂封止を行なうことを特徴とする半導体装置の製造方法。
JP2010218853A 2010-09-29 2010-09-29 リードフレーム、半導体装置及びその製造方法 Expired - Fee Related JP5585352B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010218853A JP5585352B2 (ja) 2010-09-29 2010-09-29 リードフレーム、半導体装置及びその製造方法
US13/169,645 US8610253B2 (en) 2010-09-29 2011-06-27 Lead frame, semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010218853A JP5585352B2 (ja) 2010-09-29 2010-09-29 リードフレーム、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012074572A JP2012074572A (ja) 2012-04-12
JP5585352B2 true JP5585352B2 (ja) 2014-09-10

Family

ID=45869812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010218853A Expired - Fee Related JP5585352B2 (ja) 2010-09-29 2010-09-29 リードフレーム、半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8610253B2 (ja)
JP (1) JP5585352B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859339B2 (en) 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
US20130249071A1 (en) * 2010-09-07 2013-09-26 Jinzhong Yao Semiconductor device and method of assembling same
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0817994A (ja) * 1994-07-04 1996-01-19 Toppan Printing Co Ltd リードフレーム
JPH0823067A (ja) * 1994-07-05 1996-01-23 Toppan Printing Co Ltd リードフレーム
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
JP2000294716A (ja) * 1999-04-01 2000-10-20 Nichiden Seimitsu Kogyo Kk リードフレーム
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2009038196A (ja) 2007-08-01 2009-02-19 Denso Corp 電子装置およびワイヤボンディング方法
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2012074572A (ja) 2012-04-12
US20120074550A1 (en) 2012-03-29
US8610253B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
US9991213B2 (en) Resin-encapsulated semiconductor device and its manufacturing method
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
TW200822249A (en) Brace for wire loop
JP3866127B2 (ja) 半導体装置
JP4926726B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5585352B2 (ja) リードフレーム、半導体装置及びその製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP4243270B2 (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
JP4747188B2 (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2011054626A (ja) 半導体装置およびその製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2005197360A (ja) 半導体装置およびその製造方法
JP2017183623A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5585352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees