JP2017183623A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017183623A
JP2017183623A JP2016071807A JP2016071807A JP2017183623A JP 2017183623 A JP2017183623 A JP 2017183623A JP 2016071807 A JP2016071807 A JP 2016071807A JP 2016071807 A JP2016071807 A JP 2016071807A JP 2017183623 A JP2017183623 A JP 2017183623A
Authority
JP
Japan
Prior art keywords
wire
bump
lead
semiconductor device
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016071807A
Other languages
English (en)
Other versions
JP6700087B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016071807A priority Critical patent/JP6700087B2/ja
Publication of JP2017183623A publication Critical patent/JP2017183623A/ja
Application granted granted Critical
Publication of JP6700087B2 publication Critical patent/JP6700087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ワイヤのリード側の端部を補強するバンプを安定して形成することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体チップと、半導体チップの周囲に配置されたリードと、半導体チップとリードとを接続するワイヤと、ワイヤのリード側の端部を覆うようにリードに接合されたバンプ１４とを含み、バンプ１４は、リードのアイランドとの対向方向に交差する方向に沿って並ぶ、平坦部２５および平坦部２５の周縁に配置された突起状のワイヤ残部２６または切り欠き状のワイヤ切断痕３６を頂部２４に有している、半導体装置を提供する。
【選択図】図４

Description

本発明は、半導体装置およびその製造方法に関する。
ボンディングワイヤを用いてリードフレームと半導体チップとを接続する文献として、たとえば、特許文献１が知られている。特許文献１では、ダイパッド、ダイパッドの周囲を取り囲む直線状のダイバー、およびダイバーに一体的に接続され、ダイバーに対して垂直に延びる複数のリードを含むリードフレームが準備される。ダイパッド上に半導体チップがボンディングされ、ボンディング後、半導体チップの複数の電極パッドと複数のリードとが、複数のワイヤで接続される。
特開２０１５−６０８７６号公報
近年、ボンディングワイヤとして、Ａｕワイヤに代わってＣｕワイヤが普及し始めている。Ｃｕは、Ａｕに比べて低コストで、かつ電気伝導性が高い等のメリットがあるためであり、特に車載用の半導体装置への適用が進められている。
車載用の半導体装置に要求される耐久性は高く、たとえば−５０℃〜１００℃の範囲の過酷な温度条件での温度サイクルテスト（ＴＣＴ）にも耐え得る強度が求められる。この点、ＣｕワイヤはＡｕワイヤに比べてＴＣＴ耐性が低いので、たとえば、ワイヤのリード側の端部（セカンドボンド）でのワイヤ切れを防止するために、当該端部の強度を高めるセキュリティバンプを形成することがある。
セキュリティバンプは、ワイヤのリード側の端部を覆うように接合され、余分なワイヤを切断することによって形成される。しかしながら、この切断の方向を適切に設定しなければ、ワイヤのリード側の端部をきちんと補強できる態様でセキュリティバンプを形成できないおそれがある。
そこで、本発明の一実施形態は、ワイヤのリード側の端部を補強するバンプを安定して形成することができる半導体装置およびその製造方法を提供する。
本発明の一実施形態に係る半導体装置は、半導体チップと、前記半導体チップの周囲に配置されたリードと、前記半導体チップと前記リードとを接続するワイヤと、前記ワイヤの前記リード側の端部を覆うように前記リードに接合されたバンプとを含み、前記バンプは、前記リードの前記アイランドとの対向方向に交差する方向に沿って並ぶ、平坦部と、前記平坦部の周縁に配置された突起状のワイヤ残部または前記平坦部の周縁に形成された切り欠き状のワイヤ切断痕とを頂部に有している。
また、本発明の一実施形態に係る半導体装置の製造方法は、アイランドと、前記アイランドの周縁に沿って延びる直線状のリードサポート部と、前記リードサポート部から前記アイランドに向かって延びる複数のリードとを有するリードフレームを準備する工程と、前記アイランドに半導体チップを設置する工程と、前記半導体チップと前記リードとをワイヤで接続する工程と、供給ワイヤを保持したワイヤ保持具によって、前記供給ワイヤを、前記ワイヤの前記リード側の端部を覆うバンプとして前記リードに接合する工程と、前記バンプおよび前記バンプの頂部から延びる前記供給ワイヤの一体物に対して、前記リードの前記アイランドとの対向方向に交差する方向に沿って前記ワイヤ保持具をスライドさせることによって、前記バンプの頂部で前記供給ワイヤを切断する工程とを含む。
本発明の一実施形態によれば、供給ワイヤの切断方向が、リードのアイランドとの対向方向に交差する方向である。これにより、バンプと供給ワイヤとの間を切断するときに、リードサポート部がその幅方向に大きく曲がることを抑制することができる。その結果、余計な横方向の力がかかってバンプがワイヤの端部からずれることを防止することができる。したがって、ワイヤのリード側の端部を補強するバンプを安定して形成することができる、本発明の一実施形態に係る半導体装置を提供することができる。
したがって、本発明の一実施形態に係る半導体装置は、過酷な温度条件で使用される車載用の半導体装置として好適に使用することができる。
図１は、本発明の一実施形態に係る半導体装置の模式的な斜視図（上面側）である。 図２は、本発明の一実施形態に係る半導体装置の模式的な斜視図（下面側）である。 図３は、図１のIII−III切断線における断面図である。 図４Ａおよび図４Ｂは、バンプの一例を示すＳＥＭ画像である。 図５Ａ〜図５Ｃは、バンプの形状を説明するための模式的な断面図である。 図６は、前記半導体装置の模式的な平面図であり、樹脂パッケージを取り除いた状態を示している。 図７は、複数のバンプのワイヤ残部およびワイヤ切断痕の配置パターンを示す図である。 図８は、前記半導体装置の製造工程の一部のフロー図である。 図９は、前記半導体装置の製造工程の主要な特徴を説明するための図である。 図１０は、ワイヤの切断方向のバリエーションを示す図である。 図１１Ａおよび図１１Ｂは、バンプの形成に関連する工程を示す図である。 図１２は、前記半導体装置の変形例（ＳＯＮ）を示す模式的な斜視図（上面側）である。 図１３は、前記半導体装置の変形例（ＳＯＮ）を示す模式的な斜視図（下面側）である。 図１４は、バンプ高低差およびスライド量の評価を示すＳＥＭ画像（平面視）である。 図１５は、バンプ高低差およびスライド量の評価を示すＳＥＭ画像（側面視）である。 図１６は、実施例および比較例によって得られたバンプの態様を示す写真である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の模式的な斜視図（上面側）である。図２は、本発明の一実施形態に係る半導体装置１の模式的な斜視図（下面側）である。図３は、図１のIII−III切断線における断面図である。
半導体装置１は、ＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。半導体装置１は、半導体チップ２をアイランド３、リード４およびワイヤ５とともに樹脂パッケージ６で封止した構造を有している。半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状である。
半導体チップ２は、平面視四角形状に形成されており、上面の周縁部に複数のパッド７を有している。図示はしないが、複数のパッド７は、半導体チップ２の周縁に沿って等しい間隔を空けて、たとえば環状に配列されている。むろん、複数のパッド７は、半導体チップ２の一対の対辺に対応する一対の周縁部それぞれのみに設けられていてもよい。半導体チップ２の裏面には、Ａｕ、Ｎｉ、Ａｇ等の金属材料からなる裏メタル８が形成されている。半導体チップ２は、パッド７が配置された上面を上方に向けた姿勢で、接合材１１を介してアイランド３に接合されている。接合材１１には、たとえば、半田ペーストが用いられる。より具体的には、半導体チップ２の裏メタル８とアイランド３のめっき層９（後述）とが、半田ペーストを利用した共晶接合によって結合されていてもよい。
アイランド３およびリード４は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。アイランド３およびリード４の表面には、たとえばＡｕ、Ｎｉ、Ａｇ等の金属材料からなるめっき層９が形成されている。
アイランド３は、平面視四角形状に形成されており、各側面が半導体装置１の側面と平行をなすように半導体装置１の中央部に配置されている。
アイランド３の裏面の周縁部には、裏面側からの潰し加工により、その全周にわたって窪み１０が形成されている。窪み１０は、たとえば、断面視略１／４楕円形状に形成されており、樹脂パッケージ６の一部が入り込んでいる。これにより、アイランド３の周縁部がその上下から樹脂パッケージ６で挟まれ、アイランド３の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
また、アイランド３の裏面は、窪み１０を除いた部分が、樹脂パッケージ６の裏面から露出している。
リード４は、アイランド３の各側面と対向する位置に、同数（この実施形態では４本）ずつ設けられている。各リード４は、アイランド３の側面に対して交差する方向（この実施形態では直交方向）に延びる長尺な平面視長方形状に形成されている。むろん、各リード４は、上記交差方向に長手な長方形状である必要はなく、上記交差方向が幅方向である長方形状であってもよいし、正方形状であってもよい。複数のリード４は、アイランド３の側面と平行な方向に等しい間隔を空けて配列されている。
リード４の裏面のアイランド３側の端部には、裏面側からの潰し加工により、窪み１２が形成されている。窪み１２は、たとえば、断面略１／４楕円形状に形成されており、樹脂パッケージ６の一部が入り込んでいる。これにより、リード４のアイランド３側の端部がその上下から樹脂パッケージ６で挟まれ、リード４の樹脂パッケージ６からの脱落が防止（抜け止め）されている。
リード４の裏面は、窪み１２を除いた部分が、樹脂パッケージ６の裏面から露出している。一方、リード４のアイランド３側と反対側の側面は、樹脂パッケージ６の側面から素地の状態で露出している。つまり、樹脂パッケージ６の側面から露出するリード４には、めっき層等の被膜あるいは薄膜が形成されておらず、リード４の本体を構成する材料のままで樹脂パッケージ６から露出している。
アイランド３およびリード４の樹脂パッケージ６から露出する部分（裏面）には、たとえば半田等の金属材料からなるめっき層１３が形成されている。図２では、樹脂パッケージ６から露出するアイランド３およびリード４のめっき部分と非めっき部分とを区別するため、めっき部分（めっき層１３）にクロスハッチングを施している。
なお、半導体チップ２とアイランド３との電気的な接続が不要な場合には、裏メタル８が省略されて、半導体チップ２がアイランド３に絶縁性ペーストからなる接合材を介して接合されてもよい。この場合、アイランド３の表面上のめっき層９が省略されてもよい。
ワイヤ５は、この実施形態では、Ｃｕを主成分（たとえば、Ｃｕの純度が９９．９９％以上）とする、いわゆるＣｕワイヤからなるが、変形例としてＡｕワイヤやＡｌワイヤを使用してもよい。ワイヤ５は、半導体チップ２のパッド７とリード４との間を接続している。ワイヤ５は、たとえばＣｕワイヤの場合にφ１８μｍ〜φ５０μｍの径を有していてもよく、たとえばＡｌワイヤの場合にφ２０μｍ〜５００μｍの径を有していてもよい。このワイヤ５のリード４側の端部を覆うように、リード４にはバンプ１４が接合されている。このバンプ１４は、ワイヤ５と同じ材料からなっていてもよい。つまり、バンプ１４は、Ｃｕを主成分とする金属材料からなっていてもよい。
図４は、バンプ１４の一例を示すＳＥＭ画像である。図５Ａ〜図５Ｂは、バンプ１４の形状を説明するための模式的な断面図である。
前述の半導体装置１に適用されるバンプ１４の一例として、図４Ａおよび図４ＢのＳＥＭ画像で示すバンプ１４を適用することができる。
バンプ１４は、リード４の上面に接するベース部１５と、ベース部１５上の突出部１６とを一体的に含む錘状に形成されている。
ベース部１５は、略円板状に形成されている。ベース部１５の周縁部には、ベース部１５の上面が下方（リード４側）に凹むことによって形成された環状溝１７が形成されている。環状溝１７は、その底部１８に対して径方向外側の第１傾斜面１９および径方向内側の第２傾斜面２０によって区画されている。第１傾斜面１９は、ベース部１５の端面２１の上端２２に連なっており、当該上端２２と底部１８との高低差に基づく第１傾斜度を有している。一方、第２傾斜面２０は、突出部１６の周面２３に連なって突出部１６の頂部２４に至っており、平坦部２５（後述）と底部１８との高低差に基づく第２傾斜度を有している。この実施形態では、第２傾斜面が、第１傾斜面よりも急峻（第２傾斜度＞第１傾斜度）となっている。
図４Ａに示すように、突出部１６の頂部２４には、平坦部２５およびワイヤ残部２６が形成されている。平坦部２５が平面視略円形に形成され、その周縁の一部にワイヤ残部２６が突起状に設けられている。より詳しくは、平坦部２５は、バンプ１４を形成した後にワイヤを切断することによって現れる切断面からなり、ワイヤ残部２６は、その切断後にバンプ１４とワイヤとを切り離す時に切断面に引きつられて残る、いわゆるバリ状の部分である。
一方、突出部１６の頂部２４には、図４Ｂに示すように、ワイヤ残部２６の形成位置にワイヤ切断痕３６が形成されていてもよい。ワイヤ切断痕３６は、バンプ１４とワイヤ（後述する供給ワイヤ３５）とを切り離す時に、バンプ１４の頂部２４の一部がワイヤ側に引きつられて切り欠かれた微小な凹状の部分である。なお、ワイヤ切断痕３６は、平坦部２５とほぼ同一平面上に配置され、平坦部２５に対して明確に突出も凹みもしていると定義できないワイヤの加工痕を含んでいてもよい。
この実施形態では、突出部１６の平坦部２５は、リード４の上面４Ａに対して平行であってもよいし、傾斜していてもよい。たとえば、図５Ｂに示すように、リード４の上面４Ａに対して平行であってもよい。また、図５Ａに示すように、平坦部２５の周縁のワイヤ残部２６から径方向反対側に向かう上り傾斜であってもよいし、図５Ｃに示すように、平坦部２５の周縁のワイヤ残部２６から径方向反対側に向かう下り傾斜であってもよい。
平坦部２５が傾斜する場合、たとえば図５Ａに示すように、その下端と上端との高低差Ｈ１は、３μｍ〜２０μｍであってもよい。なお、平坦部２５がリード４の上面４Ａに対して平行であることまたは傾斜していることは、ワイヤ切断痕３６を基準に説明してもよい。また、平坦部２５の幅Ｗ１（ワイヤ残部２６から径方向反対側の周縁までの距離）は、たとえばワイヤ５の径の１．２倍〜１．５倍であり、φ１８μm〜φ５０μmのＣｕワイヤを使用する場合、２１．６μｍ〜７５μｍであってもよい。また、平坦部２５に対するワイヤ残部２６およびワイヤ切断痕３６の高低差の幅は、たとえば、±５μｍであってもよい。具体的には、図５Ａに示すように、ワイヤ残部２６の高さＨ２は、平坦部２５に対して、たとえば、０μｍを超えて５μｍ以下であってもよい。一方、ワイヤ切断痕３６の高さＨ４（凹み量）は、平坦部２５に対して、たとえば、０μｍを超えて５μｍ以下であってもよい。つまり、バンプ１４の頂部２４の周縁部には、平坦部２５を境に１０μｍの幅を持つ加工痕が形成されていてもよい。
そして、図５Ａ〜図５Ｃに示すように、ワイヤ５は、扁平な接合部からなるウェッジボンド部２７としてリード４に接合されており、バンプ１４は、このウェッジボンド部２７を覆うように設けられている。
次に、図６および図７を参照して、バンプ１４におけるワイヤ残部２６の向きについて説明する。図６は、半導体装置１の模式的な平面図であり、樹脂パッケージ６を取り除いた状態を示している。図７は、複数のワイヤ残部２６の配置パターンを示す図である。なお、図６では、ワイヤ５やパッド７を一部省略している。また、図６および図７では、バンプ１４の頂部２４の加工痕としてワイヤ残部２６がある場合を一例として挙げるが、以下に説明する構成は、もちろんワイヤ切断痕３６に適用することもできる。
図６に示すように、半導体装置１のワイヤ５は、アイランド３とリード４との対向方向に沿って延び、半導体チップ２のパッド７とリード４とを接続している。前述のバンプ１４は、図７に示すように各リード４上に設けられている。平面視において、バンプ１４の平坦部２５およびワイヤ残部２６は、リード４のアイランド３との対向方向に交差する方向（この実施形態では、直交方向）に沿って並んでいる。別の言い方では、たとえばリード４がアイランド３と対向する方向に長尺な形状である場合、バンプ１４の平坦部２５およびワイヤ残部２６は、リード４の幅方向に沿って並んでいてもよい。
また、複数のバンプ１４のワイヤ残部２６は、アイランド３に向かって右側、左側のどちらに配置されていてもよく、その配置位置はリード４ごとに異なっていてもよい。たとえば、図７に「Ｐａｔｔｅｒｎ１」で示すように、複数のバンプ１４の全てが、アイランド３との対向方向に交差する方向の一方側（図７では左側）にワイヤ残部２６を有していてもよい。また、図７に「Ｐａｔｔｅｒｎ２」で示すように、複数のバンプ１４は、アイランド３との対向方向に交差する方向の一方側（たとえば左側）にワイヤ残部２６を有しているバンプ１４Ｌと、上記対向方向に交差する方向の他方側（たとえば右側）にワイヤ残部２６を有しているバンプ１４Ｒとを含んでいてもよい。
次に、図８〜図１１を参照して、半導体装置１の製造工程について説明する。図８は、半導体装置１の製造工程の一部のフロー図である。図９は、半導体装置１の製造工程の主要な特徴を説明するための図である。図１０は、ワイヤ５の切断方向のバリエーションを示す図である。図１１Ａおよび図１１Ｂは、バンプ１４の形成に関連する工程を示す図である。図８〜図１１では、バンプ１４の頂部２４の加工痕としてワイヤ残部２６がある場合を一例として挙げるが、以下に説明する構成および方法は、もちろんワイヤ切断痕３６に適用することもできる。
まず、半導体装置１の製造工程を概観すると、主な特徴は、バンプ１４の形成後の供給ワイヤ３５（図１１Ａおよび図１１Ｂ参照）の切断方向にある。つまり、この実施形態では、アイランド３と、アイランド３の周縁に沿って延びる直線状のリードサポート部２８と、リードサポート部２８からアイランド３に向かって延びる複数のリード４とを有するリードフレーム２９を使用して、複数の半導体装置１が一括して製造される。各リード４は、リードサポート部２８の長手方向に直交するように配置されている。
バンプ１４は、この実施形態では、ワイヤ５を張り終わった後、同じボンディング装置を使用して別工程で形成される。バンプ１４の形成の最後には、バンプ１４を切り離すべく供給ワイヤ３５を切断する必要があるが、この切断方向が図１０Ａに示すように、ワイヤ５に沿う方向（つまり、リード４のアイランド３との対向方向）であると、図９に示すように、リードサポート部２８が大きく曲がり、バンプ１４を良好に形成できない。以下に示す方法は、このような課題を解決するためのものである。
より具体的には、まず、図９に示すリードフレーム２９が準備され（ステップＳ１）、各アイランド３に半導体チップ２がボンディングされる（ステップＳ２）。次に、図９に示すように、半導体チップ２のパッド７とリード４とがワイヤ５によって接続される（ステップＳ３）。
次の工程は、バンプ１４の形成である。バンプ１４の形成には、図１１Ａに示すように、本発明のワイヤ保持具の一例としてのキャピラリ３０を備えるボンディング装置（図示せず）が使用される。キャピラリ３０は、挿通孔３１と、挿通孔３１を取り囲むように形成された先端部３２と、先端部３２に対して径方向外側の第１傾斜部３３と、先端部３２に対して径方向内側の第２傾斜部３４とを有している。挿通孔３１には、ワイヤ５と同じ材料からなる供給ワイヤ３５が通されている。
そして、バンプ１４を形成するには、まず、供給ワイヤ３５の先端を放電することによってボールが形成される。次に、図１１Ａに示すように、当該ボールをリード４に押圧し、さらに超音波を印加することによってバンプ１４が形成される（ステップＳ４）。この際バンプ１４には、キャピラリ３０の先端部３２の形状に応じて環状溝１７が形成される。また、キャピラリ３０の第１傾斜部３３および第２傾斜部３４の形状に応じて、それぞれ、第１傾斜面１９および第２傾斜面２０が形成される。第１傾斜部３３の下端と上端との高低差が、図５Ａに示したバンプ高低差Ｈ１となる。
バンプ１４の形成後、図１１Ａに示すように、キャピラリ３０が所定量上昇する（ステップＳ５）。この上昇量Ｈ３は、たとえば０．６ｍｉｌ〜０．８ｍｉｌであってもよい。
次に、図１１Ｂに示すように、キャピラリ３０をリード４の上面４Ａに平行にスライドさせる（ステップＳ６）。このとき、リード４の上面４Ａの法線方向に直交する平面上のスライド方向として、図１０Ｂおよび図１０Ｃに示すように、ワイヤ５に直交する方向（図１０Ｂ）や、リード４の長手方向に直交する方向（図１０Ｃ）が選択される。このスライドによって供給ワイヤ３５がバンプ１４の頂部で切断され、バンプ１４側には、キャピラリ３０の第１傾斜部３３の形状に基づく平坦部２５、および第２傾斜部３４の形状に基づくワイヤ残部２６が形成される。図１０Ｂおよび図１０Ｃに示す方向で供給ワイヤ３５が切断されることから、バンプ１４の平坦部２５およびワイヤ残部２６は、図７に示すように、リード４のアイランド３との対向方向に交差する方向に並ぶこととなる。リードサポート部２８を基準に考えれば、バンプ１４の平坦部２５およびワイヤ残部２６は、リードサポート部２８の長手方向に並ぶこととなる。また、供給ワイヤ３５を切断するときのキャピラリ３０のスライド量Ｄ１は、たとえば１．５５ｍｉｌ〜１．６５ｍｉｌであってもよい。
その後は、リードフレーム２９上の半導体チップ２が、樹脂パッケージ６で一括して封止され（ステップＳ７）、ダイシングによって個片化されることによって（ステップＳ８）、前述の半導体装置１が得られる。
以上のように、この実施形態に示した製造方法によれば、ワイヤ５に直交する方向（図１０Ｂ）やリード４の長手方向に直交する方向（図１０Ｃ）にキャピラリ３０をスライドさせることによって、供給ワイヤ３５を切断してバンプ１４が形成される。そのため、供給ワイヤ３５を切断する際、図９に示すようにリードサポート部２８が大きく曲がることを抑制することができる。言い換えれば、キャピラリ３０のスライド方向が、ほぼリードサポート部２８の長手方向に沿っている。リードサポート部２８は、全体として平面視格子状に形成されており、長手方向には大きく曲がらない構造となっている。そのため、キャピラリ３０をスライドさせたときに、供給ワイヤ３５に効率よく剪断力を加えることができ、バンプ１４を設計通りの位置（ワイヤ５のリード４側の端部の補強に適した位置）に残しておくことができる。したがって、ワイヤ５のリード４側の端部を補強するバンプ１４を安定して形成することができる。
これに対し、図１０Ａに示すように、キャピラリ３０のスライド方向がワイヤ５に沿う方向であると、リードサポート部２８が大きく曲がり、キャピラリ３０から供給ワイヤ３５に対して剪断力を十分伝えることが難しい。その結果、バンプ１４に対して余計な横方向の力がかかってバンプ１４がワイヤ５の端部からずれることがある。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、ＱＦＮタイプの半導体装置を取り上げたが、本発明は、図１２および図１３に示すようなＳＯＮ（Small Outline Non-leaded package）、その他、ＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）等の他の種類のパッケージタイプの半導体装置に適用することもできる。
本発明の半導体装置は、パワーモジュール等のパワーデバイスの製造全般に利用可能であり、特に、小型・軽量化が求められている分野、車載、太陽電池、産業機器向けの装置等、温度変化が激しい環境下で使用される装置に良好に適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
（１）バンプ高低差Ｈ１およびスライド量Ｄ１の評価
次に、前述の半導体装置１の製造方法において、バンプ１４の形状が、バンプ高低差Ｈ１およびスライド量Ｄ１によってどのように変化するかを調べた。結果を図１４および図１５に示す。図１４が作製されたバンプのＳＥＭ画像の平面視であり、図１５が当該バンプの側面視である。
図１４および図１５から、バンプ高低差Ｈ１およびスライド量Ｄ１を適宜変更することによって、形状のバリエーションが豊富なバンプを形成できることが分かった。図１４および図１５において、形状として最も好ましいものは、（Ｈ１＝０．６０ｍｉｌ、Ｄ１＝−１．５５ｍｉｌ）、（Ｈ１＝０．４５ｍｉｌ、Ｄ１＝−１．６５ｍｉｌ）、（Ｈ１＝０．３０ｍｉｌ、Ｄ１＝−１．７５ｍｉｌ）のバンプであり、次に好ましいものは、（Ｈ１＝０．７５ｍｉｌ、Ｄ１＝−１．４５ｍｉｌ）、（Ｈ１＝０．７５ｍｉｌ、Ｄ１＝−１．５５ｍｉｌ）、（Ｈ１＝０．６０ｍｉｌ、Ｄ１＝−１．６５ｍｉｌ）、（Ｈ１＝０．４５ｍｉｌ、Ｄ１＝−１．５５ｍｉｌ）、（Ｈ１＝０．４５ｍｉｌ、Ｄ１＝−１．７５ｍｉｌ）、（Ｈ１＝０．３０ｍｉｌ、Ｄ１＝−１．６５ｍｉｌ）のバンプであった。
（２）バンプずれの評価
次に、供給ワイヤ３５の切断方向によって、最終的に得られるバンプ１４の態様がどのようになるかを調べた。
より具体的には、ＱＦＮタイプのリードフレームのアイランドに半導体チップをボンディングし、その半導体チップとリードとをＣｕワイヤ（φ＝２５μｍ）で接続した。次に、同じＣｕワイヤを用いて、リード側のワイヤ端部を覆うようにバンプを形成した。なお、バンプを形成するときの条件は、キャピラリの上昇量Ｈ３＝０．５ｍｉｌ、バンプ高低差Ｈ１＝０．５ｍｉｌ、スライド量Ｄ１＝１．７ｍｉｌとした。結果を図１６に示す。図１６は、バンプ形成後のリードフレームのリード部分の平面写真であり、内側の写真が、比較例として、ワイヤに沿う方向（図１０Ａ参照）にキャピラリをスライドさせてワイヤを切断して得られたバンプを示し、外側の写真が、実施例として、ワイヤに直交する方向（図１０Ｂ参照）やリードの長手方向に直交する方向（図１０Ｃ参照）にキャピラリをスライドさせてワイヤを切断して得られたバンプを示している。
図１６から明らかなように、内側の写真に関して、矢印で示したワイヤにバンプの位置ずれが確認された。つまり、ワイヤに沿う方向にキャピラリをスライドさせてワイヤを切断すると、バンプに対して余計な横方向の力がかかってバンプがワイヤの端部からずれることが分かった。
１ 半導体装置
２ 半導体チップ
３ アイランド
４ リード
５ ワイヤ
６ 樹脂パッケージ
１４ バンプ
１５ ベース部
１６ 突出部
１７ 環状溝
１８ 底部
１９ 第１傾斜面
２０ 第２傾斜面
２１ （ベース部の）端面
２２ （ベース部端面の）上端
２３ （突出部の）周面
２４ （突出部の）頂部
２５ 平坦部
２６ ワイヤ残部
２７ ウェッジボンド部
２８ リードサポート部
２９ リードフレーム
３０ キャピラリ
３１ 挿通孔
３２ 先端部
３３ 第１傾斜部
３４ 第２傾斜部
３５ 供給ワイヤ
３６ ワイヤ切断痕

Claims (15)

  1. 半導体チップと、
    前記半導体チップの周囲に配置されたリードと、
    前記半導体チップと前記リードとを接続するワイヤと、
    前記ワイヤの前記リード側の端部を覆うように前記リードに接合されたバンプとを含み、
    前記バンプは、前記リードの前記アイランドとの対向方向に交差する方向に沿って並ぶ、平坦部と、前記平坦部の周縁に配置された突起状のワイヤ残部または前記平坦部の周縁に形成された切り欠き状のワイヤ切断痕とを頂部に有している、半導体装置。
  2. 前記バンプの前記平坦部は、前記リードの上面に対して傾斜して形成されている、請求項１に記載の半導体装置。
  3. 前記平坦部の傾斜の下端と上端との高低差が、３μｍ〜２０μｍである、請求項２に記載の半導体装置。
  4. 前記平坦部の幅が、２１．６μｍ〜７５μｍである、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記平坦部に対する前記ワイヤ残部および前記ワイヤ切断痕の高低差の幅が、±５μｍである、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ワイヤの前記リード側の端部は、前記リードに対する扁平な接合部を有するウェッジボンド部を含み、
    前記バンプは、前記扁平な接合部を覆うように配置されている、請求項１〜３のいずれか一項に記載の半導体装置。
  7. 互いに間隔を空けて配置された複数の前記リードを含み、
    前記複数のリードにそれぞれ接合された複数の前記バンプは全て、前記対向方向に交差する方向の一方側に前記ワイヤ残部または前記ワイヤ切断痕を有している、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 互いに間隔を空けて配置された複数の前記リードを含み、
    前記複数のリードにそれぞれ接合された複数の前記バンプは、前記対向方向に交差する方向の一方側に前記ワイヤ残部または前記ワイヤ切断痕を有しているバンプと、前記対向方向に交差する方向の他方側に前記ワイヤ残部または前記ワイヤ切断痕を有しているバンプとを含む、請求項１〜６のいずれか一項に記載の半導体装置。
  9. 前記ワイヤおよび前記バンプは、Ｃｕを主成分とする金属材料からなる、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記ワイヤは、φ１８μｍ〜φ５０μｍの径を有している、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記半導体チップおよび前記リードを封止する樹脂パッケージを含み、
    前記樹脂パッケージは、ＳＯＮ（Small Outline Non-leaded package）またはＱＦＮ（Quad Flat Non-leaded package）のパッケージタイプで形成されている、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. アイランドと、前記アイランドの周縁に沿って延びる直線状のリードサポート部と、前記リードサポート部から前記アイランドに向かって延びる複数のリードとを有するリードフレームを準備する工程と、
    前記アイランドに半導体チップを設置する工程と、
    前記半導体チップと前記リードとをワイヤで接続する工程と、
    供給ワイヤを保持したワイヤ保持具によって、前記供給ワイヤを、前記ワイヤの前記リード側の端部を覆うバンプとして前記リードに接合する工程と、
    前記バンプおよび前記バンプの頂部から延びる前記供給ワイヤの一体物に対して、前記リードの前記アイランドとの対向方向に交差する方向に沿って前記ワイヤ保持具をスライドさせることによって、前記バンプの頂部で前記供給ワイヤを切断する工程とを含む、半導体装置の製造方法。
  13. 前記供給ワイヤを切断する工程は、１．５５ｍｉｌ〜１．６５ｍｉｌのスライド量で前記ワイヤ保持具をスライドさせることによって前記供給ワイヤを切断する工程を含む、請求項１２に記載の半導体装置の製造方法。
  14. 前記ワイヤ保持具は、前記供給ワイヤ用の挿通孔と、前記挿通孔を取り囲むように形成され、前記バンプを形成する際に前記バンプを押圧する先端部と、前記先端部から外方に傾斜して連なる傾斜部とを有し、
    前記供給ワイヤを切断する工程は、前記バンプの接合後、前記ワイヤ保持具を所定量上昇させ、前記ワイヤ保持具をスライドさせることによって、前記傾斜部に沿って前記供給ワイヤと前記バンプとの間を切断し、前記傾斜部に基づく傾斜面を前記バンプの頂部に形成する工程を含む、請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記バンプの接合後の前記ワイヤ保持具の上昇量は、０．６ｍｉｌ〜０．８ｍｉｌである、請求項１４に記載の半導体装置の製造方法。
JP2016071807A 2016-03-31 2016-03-31 半導体装置および半導体装置の製造方法 Active JP6700087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016071807A JP6700087B2 (ja) 2016-03-31 2016-03-31 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016071807A JP6700087B2 (ja) 2016-03-31 2016-03-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017183623A true JP2017183623A (ja) 2017-10-05
JP6700087B2 JP6700087B2 (ja) 2020-05-27

Family

ID=60007618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016071807A Active JP6700087B2 (ja) 2016-03-31 2016-03-31 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6700087B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158742A (ja) * 1987-12-16 1989-06-21 Sanken Electric Co Ltd リード細線を有する装置の製造方法
JPH0513491A (ja) * 1990-12-19 1993-01-22 Tanaka Denshi Kogyo Kk 被覆ワイヤのワイヤボンデイング方法及び半導体装置
JPH09181120A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001176908A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2015222819A (ja) * 2009-06-18 2015-12-10 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158742A (ja) * 1987-12-16 1989-06-21 Sanken Electric Co Ltd リード細線を有する装置の製造方法
JPH0513491A (ja) * 1990-12-19 1993-01-22 Tanaka Denshi Kogyo Kk 被覆ワイヤのワイヤボンデイング方法及び半導体装置
JPH09181120A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001176908A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2015222819A (ja) * 2009-06-18 2015-12-10 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6700087B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP5089184B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8133759B2 (en) Leadframe
US8184453B1 (en) Increased capacity semiconductor package
JP4881620B2 (ja) 半導体装置及びその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2009105334A (ja) 半導体装置及びその製造方法
TWI634634B (zh) 半導體裝置及其製造方法
US9543239B2 (en) Semiconductor device and production method therefor
US20160148876A1 (en) Flat no-leads package with improved contact pins
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
JP5585352B2 (ja) リードフレーム、半導体装置及びその製造方法
JP6700087B2 (ja) 半導体装置および半導体装置の製造方法
US9165867B1 (en) Semiconductor device with lead frame contact solder balls and related methods
US20110062569A1 (en) Semiconductor device package with down-set leads
JP7033445B2 (ja) 半導体装置およびその製造方法
JP4207791B2 (ja) 半導体装置
JP5266371B2 (ja) 半導体装置及びその製造方法
US8736038B2 (en) Lead frame having increased stability due to reinforced die pads and packaging method using such lead frame
JP2010129758A (ja) 半導体装置及びその製造方法
EP3024025A1 (en) Die arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200430

R150 Certificate of patent or registration of utility model

Ref document number: 6700087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250