JP2009105334A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009105334A
JP2009105334A JP2007277998A JP2007277998A JP2009105334A JP 2009105334 A JP2009105334 A JP 2009105334A JP 2007277998 A JP2007277998 A JP 2007277998A JP 2007277998 A JP2007277998 A JP 2007277998A JP 2009105334 A JP2009105334 A JP 2009105334A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
lead frame
recess
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007277998A
Other languages
English (en)
Other versions
JP5341337B2 (ja
Inventor
Koichi Meguro
弘一 目黒
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007277998A priority Critical patent/JP5341337B2/ja
Priority to US12/259,100 priority patent/US8421241B2/en
Publication of JP2009105334A publication Critical patent/JP2009105334A/ja
Priority to US13/725,637 priority patent/US9397025B2/en
Application granted granted Critical
Publication of JP5341337B2 publication Critical patent/JP5341337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】複数の半導体装置を安定して積層するための半導体装置及びその製造方法の提供
【解決手段】本発明は、半導体チップ30と、半導体チップ30と電気的に接続され、上面または下面の少なくとも一方に凹部12が設けられたリードフレーム10と、半導体チップ30及びリードフレーム10を封止し、凹部12の上方向に開口部22が設けられた樹脂部20と、を具備することを特徴とする半導体装置100である。開口部22から凹部12に導電性ピン(不図示)を差し込むことで、複数の半導体装置を機械的及び電気的に接続することができる。
【選択図】図6

Description

本発明は、特に複数の半導体装置を積層するための半導体装置及びその製造方法に関する。
近年、電子機器の小型化、高機能化に伴い、半導体装置の実装密度を高めるための技術が多数開発されている。このような技術として、チップ・オン・チップ型の半導体装置や、パッケージ・オン・パッケージ型の半導体装置がある。
図1は従来例に係るチップ・オン・チップ型の半導体装置の断面図である。中継基板84の上面に、上面に回路の形成された半導体チップ80が、接着剤82を介して積層されている。半導体チップ80の上面に設けられた外部電極(不図示)と中継基板84上の接続端子(不図示)は、ワイヤ86により電気的に接続されている。中継基板84の下面には、外部と電気的な接続を行うための半田ボール88が設けられている。中継基板84の上面には、半導体チップ80及びワイヤ86を封止する樹脂部89が設けられている。この構成によれば、1つのパッケージ内に複数の半導体チップ80を設けることができるため、半導体装置の実装密度を高めることができる。
図2は従来例に係るパッケージ・オン・パッケージ型の半導体装置の断面図である。図1と共通の構成については同一の番号を付し、説明を省略する。第1の半導体パッケージ90及び第2の半導体パッケージ92は、それぞれ半導体チップ80、接着剤82、中継基板84a及び84b、ワイヤ86、並びに樹脂部89を有する。第1の半導体パッケージ90における中継基板84aの下面に設けられた第1の半田ボール94は、第2の半導体パッケージ92における中継基板84bの上面に接合されている。第2の半導体パッケージ92における中継基板84bの下面には、外部と電気的な接続を行うための第2の半田ボール96が設けられている。この構成によれば、複数の半導体パッケージを縦方向に積層することができるため、半導体装置の実装密度を高めることができる。
特許文献1の図20には、リードフレームに貫通電極を設け、その貫通電極の先端に設けられた半田ボールにより、複数の半導体パッケージを積層した半導体装置が示されている。特許文献2には、クランプ片を用いた電子部品の配線回路体への実装方法が示されている。特許文献3には、電子部品と配線とをコネクタピンを用いて電気的に接合した半導体装置が示されている。
国際公開第99/56313号パンフレット 特表2000−510993号公報 特開2003−151714号公報
電子機器の小型化、高機能化のため、半導体装置の実装密度を高めることが従来からの課題としてある。
チップ・オン・チップ型の半導体装置では、複数の半導体チップを1つの半導体パッケージに実装している。このため、実装された半導体チップのうち1つが不良品であった場合、一緒に実装された良品の半導体チップも廃棄しなくてはならないため、実装工程における歩止まりの向上が難しく、コストが高くなるという課題がある。さらに、高密度化のために半導体チップを薄くしなくてはならないため、実装工程で不良品が発生しやすいという課題がある。
パッケージ・オン・パッケージ型の半導体装置では、半導体チップをパッケージングした後に機械的特性試験及び電気的特性試験を行い、良品の半導体パッケージのみを積層している。さらに、半導体チップが樹脂部により外部の衝撃から保護される。このため、チップ・オン・チップ型の半導体装置に比べ実装工程の歩止まりは高い。しかし、従来例2に係るパッケージ・オン・パッケージ型の半導体装置では、第1の半導体パッケージ90を第2の半導体パッケージ92に、第1の半田ボール94を溶融後固化することで機械的、電気的に接続している。このため、半田ボール94を溶融する際の熱により第2の半導体パッケージ92が変形し、第1半導体パッケージ90とうまく接合できない場合がある。パッケージ・オン・パッケージ型の半導体装置では、積層される半導体パッケージの数が多くなるほど熱変形による歩止まりの低下が生じやすくなるため、半導体装置の実装密度を高めることが難しいという課題がある。
本発明は上記課題に鑑みなされたものであり、複数の半導体装置を安定して積層することにより、実装密度を高めた半導体装置を提供することを目的とする。
本発明は、半導体チップと、上記半導体チップと電気的に接続され、上面または下面の少なくとも一方に凹部が設けられたリードフレームと、上記半導体チップ及び上記リードフレームを封止し、前記凹部の上方向に開口部が設けられた樹脂部と、を具備することを特徴とする半導体装置である。本発明によれば、樹脂部に設けられた開口部からリードフレームに設けられた凹部に導電性ピンを差し込むことにより、複数の半導体装置を機械的及び電気的に接続することができる。これにより、複数の半導体装置を安定して積層することができ、半導体装置の実装密度を高めることができる。
上記構成において、前記凹部は、前記リードフレームの上面に設けられている構成とすることができる。
上記構成において、前記凹部は、前記リードフレームの下面に設けられている構成とすることができる。この構成によれば、樹脂部を形成する工程において、凹部に樹脂が流れ込むことを抑制することができる。
上記構成において、前記凹部の一部に、前記リードフレームを貫通する穴が設けられている構成とすることができる。この構成によれば、リードフレームに導電性ピンを容易に貫通させることができる。
上記構成において、前記半導体チップの下面は前記樹脂部から露出している構成とすることができる。
上記構成において、前記半導体チップの下面は絶縁性樹脂で覆われており、前記絶縁性樹脂の下面は前記樹脂部から露出している構成とすることができる。
上記構成において、前記半導体チップの下面は絶縁性樹脂で覆われており、前記絶縁性樹脂の下面は金属板で覆われており、前記金属板の下面は前記樹脂部から露出している構成とすることができる。
上記構成において、前記樹脂部は、前記リードフレームの上面及び下面に形成され、前記凹部の上下方向に開口部が設けられている構成とすることができる。
本発明は、前記半導体装置が複数積層され、前記複数の半導体装置における、前記リードフレームに設けられた前記凹部及び前記樹脂部に設けられた前記開口部を貫通し、前記複数の半導体装置を電気的に接続する導電性ピンを具備することを特徴とする半導体装置である。本発明によれば、複数の半導体装置を導電性ピンにより機械的及び電気的に接続することができる。これにより、複数の半導体装置を安定して積層することができ、半導体装置の実装密度を高めることができる。
上記構成において、前記導電性ピンの先端に半田ボールが設けられている構成とすることができる。
本発明は、前記半導体装置が実装された中継基板と、前記中継基板における、前記半導体装置が実装された面と反対側の面に設けられた外部接続端子と、前記半導体装置と前記外部接続端子とを電気的に接続する再配線層と、を具備することを特徴とする半導体装置である。本発明によれば、前記半導体装置が実装される実装部の接続端子の位置に合わせて、外部接続端子を設けることができるため、前記半導体装置を任意の実装部に実装することができる。
本発明は、リードフレームの上面または下面に凹部を形成する工程と、前記リードフレーム及び半導体チップを電気的に接続する工程と、前記凹部の上方向に開口部が形成されるように、前記リードフレーム及び前記半導体チップを封止する樹脂部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。
本発明は、前記半導体装置を複数積層する工程と、前記複数の半導体装置における、前記リードフレームに設けられた前記凹部及び前記樹脂部に設けられた前記開口部を導電性ピンにより貫通し、前記複数の半導体装置を機械的及び電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法である。
本発明によれば、樹脂部に設けられた開口部からリードフレームに設けられた凹部に導電性ピンを差し込むことにより、複数の半導体装置を機械的及び電気的に接続することができる。これにより、複数の半導体装置を安定して積層することができ、半導体装置の実装密度を高めることができる。
以下、図面を用い本発明に係る実施例について説明する。
図3から図5を用い、実施例1に係る半導体装置100の製造方法について説明する。図3(a)を参照に、例えば銅またはステンレスを主材料とするリードフレーム10の上面を、ハーフエッチングすることにより凹部12を形成する。リードフレーム10の厚さは100μm〜200μmであることが望ましく、ハーフエッチング後の凹部12におけるリードフレーム10の厚さは50μm以下であることが望ましい。
図3(b)を参照に、リードフレーム10の下面に、リードフレーム10を固定するための接着剤付きのテープ50を貼り付ける。テープ50の材質は、耐熱性の高いポリイミド系樹脂が望ましく、接着剤はシリコン系樹脂が望ましい。
図3(c)を参照に、上面に回路が形成された半導体チップ30を、リードフレーム10のうち半導体チップ30を実装するための土台部分(金属板36)に、接着剤34を介して実装する。半導体チップ30には、例えばロジックチップまたはメモリチップを用いることができ、その厚みは50μm以上であることが望ましい。これにより、製造工程における半導体チップ30の損傷を抑制することができる。その後、半導体チップ30の外部電極31とリードフレーム10とを、ワイヤ32により電気的に接続する。ワイヤ32の材質は金または銅が望ましく、ワイヤの直径は15μmから25μmの間であることが望ましい。
図4(a)から図4(c)を参照に、トランスファ・モールド法により、リードフレーム10及び半導体チップ30を樹脂封止する。図4(a)を参照に、樹脂封止に用いるモールド金型52にはクランプピン54が設けられている。クランプピン54は凹部12の上方に位置し、上面から見た場合に、クランプピン54の面積は凹部12の面積より大きい。図4(b)を参照に、リードフレーム10及び半導体チップ30をモールド金型50で挟み込み、封止剤56を横方向(紙面の奥から手前方向)から流し込む。このとき、クランプピン54は凹部12の上面を全て覆うため、凹部12には封止剤56が流れ込まない。封止剤56には、例えば熱硬化型のエポキシ系樹脂を用いる。封止剤56は、例えば175℃で120秒間加熱されることにより硬化する。その後、図4(c)を参照に、モールド金型50を引き上げると、リードフレーム10及び半導体チップ30を封止する樹脂部20が形成され、凹部12の上方向には開口部22が形成される。
図5(a)を参照に、接着剤付きのテープ50を剥がす。図5(b)を参照に、例えばダイヤモンド砥石(不図示)によりリードフレーム10及び樹脂部20を切断する。これにより、実施例1に係る半導体装置100(図6参照)が完成する。
図6(a)は実施例1に係る半導体装置100の上面図であり、図6(b)は図6(a)のA−B−C−D−E−F線に沿った断面図である。半導体チップ30が、金属板36の上に接着剤34を介して実装されている。半導体チップ30には外部電極31が設けられており、外部電極31とリードフレーム10とは、ワイヤ32により電気的に接続されている。リードフレーム10の上面には凹部12が設けられている。凹部12は、半導体装置100を他の半導体装置または中継基板と電気的に接続させるための導電性ピン60(図7参照)を差し込む部分である。
リードフレーム10及び半導体チップ30は、樹脂部20により封止されている。樹脂部20には、凹部12の上方向に開口部22が設けられており、凹部12は開口部22により外部に露出している。これにより、導電性ピン60を樹脂部20に接触させることなく、直接凹部12に差し込むことができる。
図6(b)を参照に、半導体チップ36の下面は絶縁性樹脂34(接着剤34)で覆われており、絶縁性樹脂34の下面は金属板36で覆われており、金属板36の下面は樹脂部20から露出している。絶縁性樹脂34は接着剤34と同じものであるが、注目すべき機能により異なる名称を用いるものとする。すなわち、接着剤34は金属板36と半導体チップ30とを接着させるが、絶縁性樹脂34は、半導体チップ30を外部の衝撃から保護する。半導体チップ30は金属板36及び絶縁性樹脂34により、外部の衝撃から保護される。
実施例1に係る半導体装置100によれば、開口部22から凹部12に導電性ピンを差し込むことで、他の半導体装置または中継基板と電気的に接続を行うことができる。以下、これについて説明する。図7(a)及び図7(b)は実施例1に係る半導体装置100の一部を拡大した断面図である。図7(a)を参照に、例えば銅からなる導電性ピン60を、開口部22の上方から凹部12に向かって垂直に降下させる。導電性ピンは例えば直径が300μmの円筒形であり、先端は細く尖っている。導電性ピン60の直径は開口部22の直径より小さく、導電性ピンは樹脂部20と接触することなく凹部12に到達する。次に、図7(b)を参照に、導電性ピン60を凹部12に貫通させる。凹部12におけるリードフレーム10厚みは、他の部分に比べ薄くなっており、導電性ピン60はリードフレーム10を容易に貫通することができる。凹部12において、リードフレーム10には穴が開き、リードフレーム10は下方向に向かって婉曲する。これにより、凹部12においてリードフレーム10と導電性ピン60が接触する。リードフレーム10と導電性ピン60は、接触部分に生じる摩擦力により機械的に接続され、半導体装置100はリードフレーム10により導電性ピン60と電気的に接続される。さらに、導電性ピン60を同様に他の半導体装置または中継基板と電気的に接続することで、半導体装置100を他の半導体装置または中継基板と、導電性ピン60を介して電気的に接続することができる。これについては後段の実施例7で詳述する。
前述のように、半導体装置同士を半田ボールにより接続するパッケージ・オン・パッケージ型の半導体装置においては、熱により半導体装置が変形し、適切に接続が行えない場合があった。これに対し、実施例1に係る半導体装置100は、導電性ピンを用いることにより常温で機械的及び電気的な接続を行うことができる。このため、熱により半導体装置が変形することがなく、複数の半導体装置を安定して積層することができる。さらに、前述の効果により半導体装置の製造工程における歩止まりを向上させることができ、半導体装置を高密度化することができる。
また、図7(b)に示すように、導電性ピン60を開口部22から凹部12に差し込むだけで、導電性ピン60とリードフレーム10とを機械的及び電気的に接続することができる。これにより、製造に使用する材料や工程を削減することができ、コストを低減することができる。
図6(a)において、凹部12を上面から見た形状(以下、平面形状)は矩形であったが、凹部12の平面形状はこれに限定されるものではなく、他の形状(例えば円形、六角形など)であってもよい。より容易に導電性ピン60を差し込むために、凹部12の平面形状の面積は導電性ピン60の断面積より小さいことが望ましい。また、凹部12におけるリードフレーム10の厚さは、導電性ピンが容易に貫通することができる厚さ以下であることが望ましく、具体的には50μm以下であることが望ましい。
図6(a)において、開口部22を上面から見た形状(以下、平面形状)は矩形であったが、開口部22の平面形状はこれに限定されるものではなく、凹部12が開口部22により外部に露出するものであれば他の形状であってもよい。図3(b)において樹脂封止を容易に行うために、開口部22の平面形状の面積は、凹部12の平面形状の面積より大きいことが望ましい。また、図6(b)において開口部22はリードフレーム10に対し垂直な内壁面を成していたが、開口部22は上面から下面に向かって大きく、または上面から下面に向かって小さくなるように形成してもよい。また、図6(a)及び図6(b)において凹部12は樹脂部20から完全に露出していたが、凹部12は少なくともその一部が樹脂部20から外部に露出していれば他の構成であってもよい。これにより、導電性ピン60を樹脂部20に接触させることなく凹部12に差し込むことができる。
実施例2は、リードフレームの下面に凹部を設けた例である。図8(a)は実施例2に係る半導体装置102の上面図であり、図8(b)は図8(a)のA−B−C−D−E−F線に沿った断面図である。リードフレーム10の下面には凹部14が設けられている。樹脂部20はリードフレーム10及び半導体チップ30の上面を封止しており、凹部14の上方向には開口部22が設けられている。リードフレーム10の上面における、凹部14に対応する(裏側の)領域15は、開口部22により外部に露出している。その他の構成は実施例1(図6(a)及び(b))と同じである。
実施例2に係る半導体装置102によれば、開口部22から領域15に導電性ピン60を差し込むことで、リードフレーム10と導電性ピン60とを機械的及び電気的に接続することができる。これにより、実施例1の場合と同様に、半導体装置102を他の半導体装置または中継基板と機械的及び電気的に接続することができる。
半導体装置102は、凹部14がリードフレーム10の下面に設けられている。これにより、樹脂部20の形成工程(図4(b)参照)において、リードフレーム10の下面には封止剤56を流さないため、封止剤56が凹部14に入り込むことを抑制することができる。凹部14に樹脂部20が形成されにくくなるため、より容易に導電性ピン60をリードフレーム10に貫通させることができる。
実施例1及び実施例2にあるように、凹部12はリードフレーム10の上面または下面の少なくとも一方に設けられていればよい。また、リードフレーム10の上面及び下面の両方に凹部12を設けた構成としてもよい。
実施例3は、凹部の一部に貫通穴を設けた例である。図9(a)は実施例3に係る半導体装置103の、凹部12を拡大した上面図であり、図9(b)は図9(a)のA−B−C−D−E−F線に沿った断面図である。凹部12には、リードフレーム10を貫通する穴16が設けられている。その他の構成は実施例1(図6)と同じである。
実施例3に係る半導体装置103によれば、凹部12にリードフレーム10を貫通する穴16が設けられている。これにより、実施例1に係る半導体装置100に比べ、導電性ピン60(図7参照)をリードフレーム10に貫通させることがさらに容易になる。また、穴16を、導電性ピン60を差し込む際の位置決めの目印として用いることができるため、より正確に導電性ピン60を差し込むことができる。
図9(a)において、穴16を上面から見た形状(以下、平面形状)は円形であるが、穴16の平面形状はこれに限定されるものではなく、他の形状(例えば、矩形)であってもよい。穴16に導電性ピン60を差し込むことにより、導電性ピン60とリードフレーム10とを電気的に接続するため、穴16の平面形状の面積は、導電性ピン60の断面積より小さいことが望ましい。また、実施例3に係る半導体装置103は、実施例1に係る半導体装置100の凹部12に穴16を設けたものであるが、実施例2に係る半導体装置102の凹部14に穴16を設けた構成としてもよい。
実施例4は、実施例1に係る半導体装置から金属板を取り除いた例である。図10は実施例4に係る半導体装置104の断面図である。半導体チップ30は、絶縁性樹脂34の上面に実装されており、絶縁性樹脂34の下面は外部に露出している。すなわち、半導体チップ30の下面は絶縁性樹脂34で覆われており、絶縁性樹脂34の下面は、樹脂部20から露出している。その他の構成は実施例1(図6(a)及び(b))と同じである。
実施例4に係る半導体装置104によれば、半導体チップ30の支持体として金属板36を用いていないため、金属板36の高さの分だけ半導体装置104を低背化させることができる。また、金属板36を用いないことで、製造コストを低減することができる。
実施例4に係る半導体装置104は、実施例1に係る半導体装置100から金属板36を取り除いたものであったが、実施例2または実施例3に係る半導体装置102または103から、金属板36を取り除いた構成としてもよい。
実施例5は、実施例1に係る半導体装置から金属板及び絶縁性樹脂を取り除いた例である。図11は実施例5に係る半導体装置105の断面図である。半導体チップ30は樹脂部20により封止されており、半導体チップ30の下面は樹脂部20から露出している。その他の構成は実施例1(図6(a)及び(b))と同じである。
実施例5に係る半導体装置105によれば、半導体チップ30の支持体として金属板36及び接着剤34(絶縁性樹脂34)を用いていないため、これらの高さの分だけ半導体装置105を低背化させることができる。また、金属板36及び接着剤34を用いないことで、製造コストを低減することができる。さらに、半導体チップ30の下面が外部に露出しているため、半導体チップ30の熱を外部に効率よく放出することができる。
実施例5に係る半導体装置105は、実施例1に係る半導体装置100から金属板36及び接着剤34を取り除いたものであったが、実施例2または実施例3に係る半導体装置102または103から、金属板36及び接着剤34を取り除いた構成としてもよい。
実施例6は、実施例1に係る半導体装置のリードフレームの両側に樹脂部を設けた例である。図12は実施例6に係る半導体装置106の断面図である。半導体チップ30及びリードフレーム10の両面は、樹脂部20により封止されている。すなわち、樹脂部20はリードフレーム10の上面及び下面に形成されている。樹脂部20には、凹部12の上方向に開口部22が設けられ、凹部12の下方向に開口部24が設けられている。凹部12は、開口部22により外部に露出している。また、リードフレーム10の下面の、凹部12に対応する領域17は、開口部24により外部に露出している。その他の構成は実施例1(図6(a)及び(b))と同じである。
図13は実施例6に係る半導体装置の製造工程を示した図であり、実施例1における図4(a)に対応する。図4(a)と異なり、リードフレーム10を上下方向から金型52により挟み込み、樹脂部20の形成を行う。ここで、リードフレーム10の下面における金型52には、クランプピン55が設けられている。クランプピン55は凹部12(領域17)の下方に位置し、上面から見た場合に、クランプピン55の面積は凹部12の面積より大きい。樹脂部20を形成する工程において、クランプピン55は凹部12(領域17)の下面を覆うため、クランプピン55が存在する部分には樹脂部20は形成されない。以上の工程により、図12を参照に、樹脂部20における領域17の下方向に開口部24が形成される。
実施例6に係る半導体装置106によれば、開口部22から凹部12に導電性ピン60を差し込むことで、導電性ピン60とリードフレーム10とを電気的に接続することができる。また、凹部12に差し込まれた導電性ピン60は、領域17から開口部24を経て外部へ突出し、他の半導体装置または中継基板と電気的に接続することができる。これにより、半導体装置106を他の半導体装置または中継基板と電気的に接続することができる。
実施例6に係る半導体装置106は、リードフレーム10の両面に樹脂部20が形成されている。これにより、半導体装置106の厚みが大きくなるため、半導体装置106が外力により変形することを抑制することができる。
実施例6に係る半導体装置106は、実施例1に係る半導体装置100の両面に樹脂部20を設けたものであったが、実施例2から実施例5に係る半導体装置102〜106の両面に樹脂部20を設けた構成としてもよい。いずれも、リードフレーム10の下面に樹脂部20及び開口部24を設ける以外の構成は同じである。
実施例7は、実施例1に係る半導体装置100を積層し、導電性ピンにより電気的に接続した例である。図14(a)から図14(c)を用い、実施例7に係る半導体装置107の製造方法について説明する。
図14(a)及び図14(b)は実施例7に係る半導体装置107の製造方法を示した図である。図14(c)は図14(b)を側面方向から見た図である。図14(a)を参照に、実施例1に係る半導体装置100に試験電極58を接続し、電気的な導通確認試験を行う。これにより、良品と不良品とを選別する。図14(b)及び図14(c)を参照に、導通確認試験において良品と判定された半導体装置100a〜100cを積層し、導電性ピン60を上方向から差し込む。導電性ピン60は、開口部22aから挿入され、凹部12aにおいてリードフレーム10aを貫通し、半導体装置100aと接続される。続いて、導電性ピン60をさらに下方向に挿入し、凹部12bにおいて半導体装置100bと、凹部12cにおいて半導体装置100cとそれぞれ接続させる。リードフレーム10cを貫通した導電性ピン60は、半導体装置100cの下面より突出する。以上の工程により、実施例7に係る半導体装置107が完成する。
図15は実施例7に係る半導体装置107の構成を示した断面図である。実施例1に係る半導体装置100a〜100cが積層され、導電性ピン60により固定されている。導電性ピン60は、開口部22a、凹部12a、開口部22b、凹部12b、開口部22c、及び凹部12cを貫通し、半導体装置107の下面へ突出している。半導体装置100aは、リードフレーム10aにより導電性ピン60と電気的に接続されている。同様に、半導体装置100bはリードフレーム10bにより、半導体装置100cはリードフレーム10cによりそれぞれ導電性ピン60と電気的に接続されている。これにより、半導体装置100a〜100cは、導電性ピン60により機械的に固定されると共に、導電性ピン60を介して電気的に接続されている。
前述のように、半導体装置同士を半田ボールにより接続するパッケージ・オン・パッケージ型の半導体装置においては、熱により半導体装置が変形し、適切に接続が行えない場合があった。これに対し実施例7に係る半導体装置107は、複数の半導体装置100a〜100cを導電性ピン60により電気的に接続する。導電性ピン60により半導体装置100a〜100cを接続する工程は常温で行うことができるため、熱により半導体装置100a〜100cが変形することがない。これにより、半導体装置107の製造工程における歩止まりを向上させることができ、半導体装置を高密度化することができる。
また、半導体装置100a〜100cは導電性ピン60において固定されているため、一度半導体装置107を組み立てた後でも取り外すことが可能である。これにより、例えば半導体装置107を組み立てた後で導通確認試験を行い、不良品のパッケージのみを廃棄することができる。例えば半導体装置100aから100cのうち、半導体装置100bのみが不良品だと判断された場合、半導体装置100bのみを廃棄し、半導体装置100a及び100cは良品として再使用することができる。これにより、半導体装置107を組み立てた後に不良が発生した場合でも、必要最小限の部材のみを交換すればよいため、製造コストを低減することができる。
導電性ピン60はリードフレーム10を貫通することができ、複数の半導体装置100を機械的、電気的に接続するものであれば、図7に示すもの以外であってもよい。導電性ピン60の断面は、円形であれ直径300μm以上、矩形であれば1辺の長さが300μm以上であることが望ましい。また、導電性ピン60の先端の断面形状は、鋭角な三角形であることが望ましい。これにより、導電性ピン60をリードフレーム10に容易に貫通させることができる。
図15において、実施例7に係る半導体装置107は実施例1に係る半導体装置100を積層したものであるが、実施例2から実施例6に係る半導体装置102〜106を積層してもよい。また、これらの半導体装置のうち、任意の半導体装置を組み合わせて積層してもよい。また、図15では積層された半導体装置の数は3であるが、積層される半導体装置の数はこれに限定されるものではなく、2つあるいは4つ以上の半導体装置を積層してもよい。
実施例8は、実施例7に係る半導体装置の導電性ピンの先端に半田ボールを設けた例である。図16は実施例8に係る半導体装置108の構成を示した断面図である。導電性ピン60の下端には、例えば錫と銀と銅からなる半田ボール62が設けられている。その他の構成は実施例7と同じである。
実施例8に係る半導体装置108によれば、例えば中継基板に設けられた電極に半田ボール62を溶融後固化させることで接着させ、半導体装置108を中継基板に固定すると共に、両者を電気的に接続させることができる。同様にして、中継基板以外にも、半導体装置108を実装する機能を持った実装部に、半田ボール62を溶融後固化させることにより、半導体装置108を実装することができる。
実施例9は、実施例8に係る半導体装置を中継基板に実装した例である。図17は実施例9に係る半導体装置109の構成を示した断面図である。実施例8に係る半導体装置108が、半田ボール62(図16参照)が溶融固化した半田63により、中継基板72の上面に実装されている。中継基板72の下面には、外部と電気的な接続を行うための外部接続端子74が設けられている。外部接続端子74は、電極パッド77及びその表面に設けられた半田ボール79からなる。半田63と電極パッド77(外部接続端子74)とは、中継基板72に設けられた貫通孔76を通る再配線層78により電気的に接続されている。
電極パッド77及び半田ボール79(すなわち、外部接続端子74)は半導体装置109が実装される実装部の接続端子の位置に合わせて、任意の位置に設けることが可能である。また、再配線層78は半田63と外部接続端子74とを電気的に接続するものであればよく、その形態は図17に示されるものに限定されない。例えば、再配線層78が貫通孔76ではなく、中継基板72の側面を通る構成としてもよい。再配線層78には、例えば銅やアルミなどの金属を用いることができる。
実施例9に係る半導体装置109によれば、半導体装置109が実装される実装部の接続端子の位置に合わせて、外部接続端子74を設けることができる。これにより、実施例8に係る半導体装置108の半田ボールの位置が実装部の接続端子の位置と合わない場合であっても、中継基板72を介して半導体装置108を任意の実装部に実装することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は第1の従来例に係る半導体装置の断面図である。 図2は第2の従来例に係る半導体装置の断面図である。 図3(a)から図3(c)は実施例1に係る半導体装置の製造工程を示した図(その1)である。 図4(a)から図4(c)は実施例1に係る半導体装置の製造工程を示した図(その2)である。 図5(a)及び図5(b)は実施例1に係る半導体装置の製造工程を示した図(その3)である。 図6(a)は実施例1に係る半導体装置の上面図であり、図6(b)は図6(a)のA−F線に沿った断面図である。 図7(a)及び(b)は実施例1に係る半導体装置の一部を拡大した断面図である。 図8(a)は実施例2に係る半導体装置の上面図であり、図8(b)は図8(a)のA−F線に沿った断面図である。 図9(a)は実施例3に係る半導体装置の上面図であり、図9(b)は図9(a)のA−F線に沿った断面図である。 図10は実施例4に係る半導体装置の断面図である。 図11は実施例5に係る半導体装置の断面図である。 図12は実施例6に係る半導体装置の断面図である。 図13は実施例6に係る半導体装置の製造工程を示した図である。 図14(a)から図14(c)は実施例7に係る半導体装置の製造方法を示した図である。 図15は実施例7に係る半導体装置の断面図である。 図16は実施例8に係る半導体装置の断面図である。 図17は実施例9に係る半導体装置の断面図である。
符号の説明
10 リードフレーム
12、14 凹部
15、17 領域
16 穴
20 樹脂部
22、24 開口部
30 半導体チップ
32 ワイヤ
34 接着剤
36 金属板
50 テープ
52 金型
54、55 クランプピン
56 封止剤
58 試験電極
60 導電性ピン
62 半田ボール
72 中継基板
74 外部接続端子
76 貫通孔
77 電極パッド
78 再配線層
79 半田ボール
80 半導体チップ
82 接着剤
84 中継基板
86 ワイヤ
88 半田ボール
89 樹脂部
90 第1の半導体パッケージ
92 第2の半導体パッケージ
94 第1の半田ボール
96 第2の半田ボール
100〜109 半導体装置

Claims (13)

  1. 半導体チップと、
    上記半導体チップと電気的に接続され、上面または下面の少なくとも一方に凹部が設けられたリードフレームと、
    上記半導体チップ及び上記リードフレームを封止し、前記凹部の上方向に開口部が設けられた樹脂部と、
    を具備することを特徴とする半導体装置。
  2. 前記凹部は、前記リードフレームの上面に設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 前記凹部は、前記リードフレームの下面に設けられていることを特徴とする請求項1に記載の半導体装置。
  4. 前記凹部の一部に、前記リードフレームを貫通する穴が設けられていることを特徴とする請求項1から3のうちいずれか1項に記載の半導体装置。
  5. 前記半導体チップの下面は前記樹脂部から露出していることを特徴とする請求項1から4のうちいずれか1項に記載の半導体装置。
  6. 前記半導体チップの下面は絶縁性樹脂で覆われており、前記絶縁性樹脂の下面は前記樹脂部から露出していることを特徴とする請求項1から4のうちいずれか1項に記載の半導体装置。
  7. 前記半導体チップの下面は絶縁性樹脂で覆われており、前記絶縁性樹脂の下面は金属板で覆われており、前記金属板の下面は前記樹脂部から露出していることを特徴とする請求項1から4のうちいずれか1項に記載の半導体装置。
  8. 前記樹脂部は、前記リードフレームの上面及び下面に形成され、前記凹部の上下方向に開口部が設けられていることを特徴とする請求項1から7のうちいずれか1項に記載の半導体装置。
  9. 請求項1から8のうちいずれか1項に記載の半導体装置が複数積層され、
    前記複数の半導体装置における、前記リードフレームに設けられた前記凹部及び前記樹脂部に設けられた前記開口部を貫通し、前記複数の半導体装置を電気的に接続する導電性ピンを具備することを特徴とする半導体装置。
  10. 前記導電性ピンの先端に半田ボールが設けられていることを特徴とする請求項9に記載の半導体装置。
  11. 請求項9に記載の半導体装置が実装された中継基板と、
    前記中継基板における、請求項9に記載の半導体装置が実装された面と反対側の面に設けられた外部接続端子と、
    請求項9に記載の半導体装置と前記外部接続端子とを電気的に接続する再配線層と、
    を具備することを特徴とする半導体装置。
  12. リードフレームの上面または下面に凹部を形成する工程と、
    前記リードフレーム及び半導体チップを電気的に接続する工程と、
    前記凹部の上方向に開口部が形成されるように、前記リードフレーム及び前記半導体チップを封止する樹脂部を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 請求項1から8のうちいずれか1項に記載の半導体装置を複数積層する工程と、
    前記複数の半導体装置における、前記リードフレームに設けられた前記凹部及び前記樹脂部に設けられた前記開口部を導電性ピンにより貫通し、前記複数の半導体装置を機械的及び電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2007277998A 2007-10-25 2007-10-25 半導体装置及びその製造方法 Expired - Fee Related JP5341337B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007277998A JP5341337B2 (ja) 2007-10-25 2007-10-25 半導体装置及びその製造方法
US12/259,100 US8421241B2 (en) 2007-10-25 2008-10-27 System and method for stacking a plurality of electrically coupled semiconductor chips with a conductive pin
US13/725,637 US9397025B2 (en) 2007-10-25 2012-12-21 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277998A JP5341337B2 (ja) 2007-10-25 2007-10-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009105334A true JP2009105334A (ja) 2009-05-14
JP5341337B2 JP5341337B2 (ja) 2013-11-13

Family

ID=40706711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277998A Expired - Fee Related JP5341337B2 (ja) 2007-10-25 2007-10-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8421241B2 (ja)
JP (1) JP5341337B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152966A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
CN104319268A (zh) * 2013-11-05 2015-01-28 立昌先进科技股份有限公司 一种晶片型二极体封装元件及其制法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI431218B (zh) 2011-03-11 2014-03-21 Lingsen Precision Ind Ltd The manufacturing method and structure of LED light bar
US10163744B2 (en) * 2011-09-07 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a low profile dual-purpose shield and heat-dissipation structure
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9490146B2 (en) * 2014-06-02 2016-11-08 Stmicroelectronics, Inc. Semiconductor device with encapsulated lead frame contact area and related methods
US10727168B2 (en) * 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
CN106653724B (zh) * 2015-10-30 2020-04-10 恩智浦有限公司 一种封装组件结构
US20170178990A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
US10490527B2 (en) 2015-12-18 2019-11-26 Intel IP Corporation Vertical wire connections for integrated circuit package
JP6782175B2 (ja) 2017-01-16 2020-11-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
US10770382B2 (en) * 2018-11-29 2020-09-08 General Electric Company Low inductance stackable solid-state switching module and method of manufacturing thereof
DE102020000100A1 (de) 2020-01-10 2021-07-15 Tdk-Micronas Gmbh Gehäustes IC-Bauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH01196153A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JPH033374A (ja) * 1989-05-12 1991-01-09 Hewlett Packard Co <Hp> 電子素子パッケージ
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
US6297543B1 (en) * 1998-12-16 2001-10-02 Hyundai Electronics Industries Co., Ltd. Chip scale package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6862806B2 (en) * 2000-10-17 2005-03-08 Brother Kogyo Kabushiki Kaisha Method for fabricating an ink-jet printer head
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US7378726B2 (en) * 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7728420B2 (en) * 2006-12-07 2010-06-01 International Rectifier Corporation High current lead electrode for semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH01196153A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JPH033374A (ja) * 1989-05-12 1991-01-09 Hewlett Packard Co <Hp> 電子素子パッケージ
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
US6297543B1 (en) * 1998-12-16 2001-10-02 Hyundai Electronics Industries Co., Ltd. Chip scale package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152966A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
CN104319268A (zh) * 2013-11-05 2015-01-28 立昌先进科技股份有限公司 一种晶片型二极体封装元件及其制法

Also Published As

Publication number Publication date
US20090289336A1 (en) 2009-11-26
US9397025B2 (en) 2016-07-19
US8421241B2 (en) 2013-04-16
US20140077347A1 (en) 2014-03-20
JP5341337B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5341337B2 (ja) 半導体装置及びその製造方法
TWI651828B (zh) 晶片封裝結構及其製造方法
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
CN100490140C (zh) 双规引线框
US8133759B2 (en) Leadframe
JP2001015679A (ja) 半導体装置及びその製造方法
JP2009088150A (ja) 半導体装置及びその製造方法
KR20100133764A (ko) 인쇄회로기판 및 이를 포함한 반도체 장치, 및 이의 제조방법
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP5921297B2 (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
JP4881369B2 (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4123131B2 (ja) 半導体装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP4326385B2 (ja) 半導体装置
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
EP1949440A2 (en) Multiple die integrated circuit package

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees