DE102020000100A1 - Gehäustes IC-Bauelement - Google Patents
Gehäustes IC-Bauelement Download PDFInfo
- Publication number
- DE102020000100A1 DE102020000100A1 DE102020000100.9A DE102020000100A DE102020000100A1 DE 102020000100 A1 DE102020000100 A1 DE 102020000100A1 DE 102020000100 A DE102020000100 A DE 102020000100A DE 102020000100 A1 DE102020000100 A1 DE 102020000100A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- component
- contact areas
- housed
- potting compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Gehäustes IC-Bauelement aufweisend einen mehrteiligen metallischen Träger, einen Halbleiterkörper mit einer monolithisch integrierten Schaltung und mindestens elektrischen Kontaktflächen, wobei die Kontaktflächen des Halbleiterkörpers jeweils mit einem ersten Kontaktbereiche des Trägers elektrisch leitfähig verbunden sind, die Unterseite des IC-Bauelements von der Unterseite des Trägers und einer Vergussmasse ausgebildet wird, die Seitenflächen des IC-Bauelements von Teilen der Seitenflächen des Trägers und von der Vergussmasse ausgebildet werden, zweite Kontaktbereiche des Trägers jeweils ein durch den Träger hindurch reichendes Durchgangsloch umfassen, die Unterseite des Trägers und/oder die Oberseite des Trägers mindestens eine mit Vergussmasse ausgefüllte Vertiefung oder mindestens eine von Vergussmasse bedeckte Stufe aufweist und ein den Halbleiterkörper und die ersten Kontaktbereiche des Trägers umfassender und die zweiten Kontaktbereiche aussparender Bereich der Oberseite des Trägers von Vergussmasse bedeckt ist, so dass die Oberseite des IC-Bauelements von der Vergussmasse und den zweiten Kontaktbereichen ausgebildet wird.
Description
- Die Erfindung betrifft ein gehäustes IC-Bauelement.
- Es existieren die unterschiedlichsten Chip-Gehäuse, wobei die Bauform des Chip-Gehäuses auch die Art der Montage und Verschaltung z.B. mit einer Leiterplatte vorgibt. Entsprechend unterscheidet man beispielsweise zwischen sogenannten oberflächenmontierten Bauelementen (Surface Mounted Devices (SMD)) und Bauformen basieren auf der Durchsteckmontage (Through Hole Technolgy (THT)).
- THT-Gehäuse sind beispielsweise sogenannte Dual-In-Line (DIL-) Gehäuse, welche typischerweise einen von einer Vergussmasse gebildeten Körper und entlang von zwei gegenüberliegenden Seiten aus der Vergussmasse herausragende Kontakte, sogenannte Lead, aufweisen.
- Eine Bauform von SMD-Gehäusen stellt das sogenannte Quad Flat No Leads (QFN) Package dar, welches einen quadratischen Grundkörper aus Vergussmasse und Kontaktflächen an dessen Oberfläche aufweist.
- Eine Variante Leiterplatten lötfrei zu montieren und gleichzeitig zu verschalten, ist die sogenannte Einpresstechnik (press-fit), wobei die Leiterplatte Durchgangskontaktlöcher für Einpressstifte aufweist.
- Aus der
DE 10 2017 006 406 A1 ist ein gehäustes IC-Bauelement bekannt, wobei der IC unmittelbar als Die auf einer nicht selbstleitenden Platine mit Leiterbahnen und Kontaktlöchern angeordnet und von einer Vergussmasse bedeckt ist. Die Kontaktlöcher bleiben frei von Vergussmasse, weisen jeweils denselben Durchmesser und eine metallische Innenseite auf und ermöglichen ein einfaches, unmittelbares Verschalten mittels Press-Fit mit einem Stecker oder einer Buchse. - Aus der
DE 10 2015 000 063 A1 ist ein weiteres gehäustes IC-Bauelement mit einem Trägersubstrat mit Durchgangskontaktlöchern für eine Press-Fit Kontaktierung bekannt, wobei die Vergussmasse entsprechend einigen Ausführungsformen bis an die Durchgangskontaktlöcher angrenzt. - Weitere gehäuste IC-Bauelemente sind aus der
US 2009/0289336 A1 US 5,241,454 A und derJP H05 -343602 - So genannte Quad Flat No Leads (QFN) Gehäuse, auch als Micro Lead Frame (MLF) bezeichnet, zeichnen sich dadurch aus, dass das Gehäuse weder Durchgangskontaktlöcher noch herausragende Leads bzw. Kontakte aufweist. Vielmehr schließen die Leads seitlich mit der Vergussmasse ab und können von der Gehäuseunterseite her kontaktiert werden. Die Gehäuseunterseite wird durch einen Träger, den Kontakten und der Vergussmasse gebildet.
- Vor diesem Hintergrund besteht die Aufgabe der Erfindung darin, eine Vorrichtung anzugeben, die den Stand der Technik weiterbildet.
- Die Aufgabe wird durch ein gehäustes IC-Bauelement mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
- Gemäß dem Gegenstand der Erfindung wird ein gehäustes IC-Bauelement mit einer Oberseite, einer Unterseite und die Oberseite mit der Unterseite verbindenden Seitenflächen bereitgestellt.
- Das gehäuste IC-Bauelement weist einen mehrteiligen metallischen Träger mit einer Oberseite, einer Unterseite und die Oberseite mit der Unterseite verbindende Seitenflächen und einen stoffschlüssig mit der Oberseite des Trägers verbundenen Halbleiterkörper auf.
- Der Halbleiterkörper umfasst eine monolithisch integrierte Schaltung und mindestens zwei elektrische Kontaktflächen.
- Die Oberseite des Trägers weist mindestens zwei erste Kontaktbereiche und mindestens zwei zweite Kontaktbereiche auf, wobei die Kontaktflächen des Halbleiterkörpers jeweils mit einem der ersten Kontaktbereiche des Trägers elektrisch leitfähig verbunden sind.
- Die Unterseite des IC-Bauelements wird von der Unterseite des Trägers und einer Vergussmasse ausgebildet und die Seitenflächen des IC-Bauelements werden von Teilen der Seitenflächen des Trägers und von der Vergussmasse ausgebildet.
- Die zweiten Kontaktbereiche des Trägers umfassen jeweils ein durch den Träger hindurch reichendes Durchgangsloch.
- Die Unterseite des Trägers und/oder die Oberseite des Trägers weist mindestens eine mit Vergussmasse ausgefüllte Vertiefung oder mindestens eine von Vergussmasse bedeckte Stufe auf.
- Ein den Halbleiterkörper und die ersten Kontaktbereiche des Trägers umfassender Bereich der Oberseite des Trägers ist von Vergussmasse bedeckt.
- Ein die zweiten Kontaktbereiche aussparender Bereich der Oberseite des Trägers ist frei von Vergussmasse.
- Die Oberseite des IC-Bauelements wird von der Vergussmasse und den zweiten Kontaktbereichen ausgebildet.
- Ein weiterer Gegenstand der Erfindung ist ein Nutzen, wobei der Nutzen mehrere gehäuste IC-Bauelemente gemäß der vorbeschriebenen Art umfasst.
- Die Vergussmasse dient unter anderem dazu, den IC und gegebenenfalls weitere passive Bauteile sowie Drahtverbindungen vor äußeren Einflüssen zu schützen.
- Indem der Träger mehrteilig und metallisch ausgebildet ist, dient die Vergussmasse auch dazu, die Teile des mehrstückigen Trägers zusammen zu halten und elektrisch zu isolieren.
- Die zweiten Kontaktbereiche werden entsprechend jeweils durch einen freiliegenden Oberflächenbereich eines Teils eines mehrteiligen Trägers gebildet und von der Vergussmasse begrenzt. Hierbei dient die Vergussmasse auch als Lötstopp bei dem Löten des jeweiligen zweiten Kontaktbereichs.
- Vor dem Vergießen werden die einzelnen Teile des Trägers beispielsweise in einem Nutzen über Stege in Position gehalten.
- Die Vergussmasse wird auf die Oberseite des Trägers aufgebracht sowie in die Zwischenräume zwischen den einzelnen Teilen des Trägers eingebracht, wobei zumindest jeder zweite Kontaktbereich ausgespart wird.
- In einer ersten Ausführungsform wird ein sich über alle zweiten Kontaktbereiche erstreckender Bereich der Oberfläche ausgespart. In einer Alternativen weist die Vergussmasse oberhalb jedes zweiten Kontaktbereichs eine Aussparung auf, wobei die Aussparungen nicht verbunden sind.
- Nach dem vereinzeln bilden die durchtrennten Stegenden mit der aufgebrachten Vergussmasse die Seitenwände aus.
- Die Unterseite wird durch die Unterseite der einzelnen Trägerteile und die die Zwischenräume füllende Vergussmasse ausgebildet.
- Die Oberseite wird durch die Vergussmasse und die frei liegenden zweiten Kontaktbereiche ausgebildet und weist entsprechend mindestens eine Stufe von der Vergussmassenoberfläche auf die Trägeroberfläche mit den zweiten Kontaktbereichen auf.
- Ein Vorteil ist, dass die zweiten Kontaktbereiche das Verlöten bzw. Kontaktieren und Verschalten des IC-Bauelements im Vergleich zu einem QFN Package vereinfachen und eine direkte Lötverbindung z.B. zu Kabeln oder Stanzgittern ermöglichen.
- Andererseits ist das IC-Bauelement mit den zweiten Kontaktbereichen kompakter, stabiler und insbesondere kostengünstiger als beispielsweise Gehäuse mit langen Leads bzw. Pins gemäß der Through-hole Technik (THT-Gehäuse).
- Des Weiteren ermöglichen die zweiten Kontaktbereiche ein Automatisieren des Kontaktierens/Verlötens, was für Gehäuse mit herausgeführten Leads bzw. Pins nur sehr schwer umsetzbar ist.
- Damit stellt das erfindungsgemäß gehäuste IC-Bauelement eine Art Rückentwicklung bzw. Vereinfachung eines QFN Packages dar. Ein weiterer Vorteil ist daher, dass das IC-Bauelement im Nutzen, z.B. unter Verwendung eines sogenannten QFN-Leadframes als Träger, herstellbar ist.
- Gemäß einer ersten Ausführungsform sind die zweiten Kontaktbereiche lötbar ausgebildet. Sowohl die Vergussmassen-Aussparung um die zweiten Kontaktbereiche, als auch die Durchgangslöcher sind darauf ausgelegt, eine Lötverbindung mit dem gehäusten IC-Bauelement herzustellen. Die die zweiten Kontaktbereiche umgebende Vergussmasse dient dabei als Lötstopp.
- In einer anderen Ausführungsform sind die zweiten Kontaktbereiche mit einer bleifreien-Legierung beschichtet. Gemäß einer Weiterbildung ist die bleifreie-Legierung goldhaltig. In einer weiteren Weiterbildung weist die bleifreie-Legierung PdNiAu auf oder besteht aus PdNiAu.
- Gemäß einer alternativen Ausführungsform weist die bleifreie-Legierung Sn auf oder besteht aus Sn.
- In einer weiteren Ausführungsform weist die zweiten Kontaktbereiche des Trägers in jeder Richtung parallel zu der Oberseite des Trägers eine Erstreckung von mindestens 0,7 mm oder mindestens 1 mm auf. Das heißt die minimale Erstreckung des zweiten Kontaktbereichs entlang der Trägeroberfläche beträgt in jede beliebige Richtung mindestens 0, 7 mm oder mindestens 1 mm und zwar unabhängig von der genauen Form des zweiten Kontaktbereichs. Je größer der zweite Kontaktbereich ausgebildet ist, umso einfacher und zuverlässiger ist ein Verlöten in dem Bereich möglich.
- Gemäß einer anderen Ausführungsform bildet die Vergussmasse oberhalb der Oberseite des Trägers um die zweiten Kontaktbereiche herum ein alle zweiten Kontaktbereiche gemeinsam an drei oder vier Seiten umgebenden Graben.
- In einer anderen Ausführungsform weist die Durchgangslöcher einen Durchmesser von mindestens 0,5 mm oder mindestens 1 mm oder mindesten 1,5 mm auf.
- In einer weiteren Ausführungsform ist mindestens ein passives Bauteil, beispielsweise ein elektrisches oder magnetisches Bauelement, stoffschlüssig mit der Oberseite oder mit der Unterseite des Trägers verbunden. Ein passives Bauteil ist beispielsweise ein Kondensator, z.B. ein SMD Kondensator, ein Widerstand, eine Spule oder ein Magnet.
- Gemäß einer Weiterbildung ist das passive Bauteil durch Kleben oder Löten mit dem Träger verbunden.
- In einer anderen Ausführungsform sind die zweiten Kontaktbereiche auf dem Träger nebeneinander entlang einer ersten Kante des Trägers angeordnet.
- Alternativ weist das IC-Bauelement mindestens drei zweite Kontaktbereiche auf, wobei zwei zweite Kontaktbereiche nebeneinander entlang einer ersten Kante des Trägers und ein zweiter Kontaktbereich an einer der ersten Kante gegenüberliegenden zweiten Kante des Trägers angeordnet ist.
- Gemäß einer weiteren Ausführungsform weist das gehäustes IC-Bauelement rechteckige Unterseite auf.
- Alternativ weist das gehäustes IC-Bauelement eine in das Bauelement hinein gewölbten seitlichen Kantenbereich auf. In einer Weiterbildung weist der seitliche Kantenbereich entlang des Kantenbereichs mindestens eine Stufe auf. Der nach innen gewölbte Kantenbereich kann als Positionierhilfe dienen.
- Die Stufe wird beispielsweise durch die Oberseite des Trägers ausgebildet, d.h. der durch die Vergussmasse ausgebildete Teil des nach innengewölbten Kantenbereich ist gegenüber dem durch den Träger ausgebildeten Kantenbereich nach hinten bzw. in das Bauelement hinein versetzt.
- Die Stufe stellt einen einfachen und zuverlässigen Befestigungspunkt, z.B. zusätzlich zu durch die Durchgangslöcher der zweiten Kontaktbereiche reichende Lotverbindungen, dar und dient beispielsweise für eine stoff- und/oder formschlüssige Verbindung des IC-Bauelements mit einem weiteren Träger.
- In einer weiteren Ausführungsform weist der Träger mindestens eine mit Vergussmasse ausgefüllte Durchgangsöffnung auf. Dies stellt eine einfache Möglichkeit dar, die Stabilität des IC-Bauelements zusätzlich zu erhöhen.
- Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige Teile mit identischen Bezeichnungen beschriftet. Die dargestellten Ausführungsformen sind stark schematisiert, d.h. die Abstände und die laterale und die vertikale Erstreckung sind nicht maßstäblich und weisen, sofern nicht anders angegeben, auch keine ableitbaren geometrischen Relationen zueinander auf. Darin zeigen, die
-
1 eine Aufsicht auf eine erste erfindungsgemäße Ausführungsform eines mehrteiligen Trägers eines gehäusten IC-Bauelements, -
2 eine seitliche Ansicht des Trägers gemäß1 , -
3 eine Aufsicht auf eine erste erfindungsgemäße Ausführungsform eines gehäusten IC-Bauelements, -
4 eine erste seitliche Ansicht des gehäusten IC-Bauelements gemäß3 , -
5 eine zweite seitliche Ansicht des gehäusten IC-Bauelements gemäß3 , -
6 eine Aufsicht auf eine zweite erfindungsgemäße Ausführungsform des gehäusten IC-Bauelements, -
7 eine Aufsicht auf eine weitere erfindungsgemäße Ausführungsform des gehäusten IC-Bauelements, -
8 eine Aufsicht auf eine weitere erfindungsgemäße Ausführungsform des gehäusten IC-Bauelements, -
9 eine perspektivische Ansicht des gehäusten IC-Bauelements gemäß8 , -
10 eine Aufsicht auf eine Rückseite des gehäusten IC-Bauelements gemäß8 , -
11 eine Aufsicht auf eine weitere Ausführungsform des mehrteiligen Trägers, -
12 eine perspektivische Ansicht des mehrteiligen Trägers gemäß11 , -
13 einen Querschnitt eines Abschnitts des gehäusten IC-Bauelements gemäß einer weiteren Ausführungsform, -
14 einen Querschnitt eines Abschnitts des gehäusten IC-Bauelements gemäß einer weiteren Ausführungsform, -
15 einen Querschnitt eines Abschnitts eines gehäusten IC-Bauelements gemäß einer weiteren Ausführungsform, -
16 eine Aufsicht auf eine weitere Ausführungsform des mehrteiligen Trägers im Nutzen, -
17 eine Aufsicht auf eine weitere Ausführungsform des mehrteiligen Trägers, -
18 eine Aufsicht auf eine weitere Ausführungsform des mehrteiligen Trägers, -
19 eine Aufsicht auf eine erste erfindungsgemäße Ausführungsform eines Nutzen -
20 eine Aufsicht auf eine weitere erfindungsgemäße Ausführungsform des Nutzens, -
21 eine Aufsicht auf eine weitere erfindungsgemäße Ausführungsform des gehäusten IC-Bauelements, -
22 einen Querschnitt des gehäusten IC-Bauelements gemäß21 . - Die Abbildungen der
1 und2 zeigen eine erste erfindungsgemäße Ausführungsform eines mehrteiligen Trägers10 mit einem Halbleiterkörper in einer Aufsicht und einer seitlichen Ansicht. - Der Träger
10 umfasst zwei metallische Trägerabschnitte10.1 und10.2 , wobei jeder Trägerabschnitt10.1 ,10.2 eine Oberseite, eine Unterseite, die Oberseite mit der Unterseite verbindende Seitenflächen und eine von der Oberseite bis zu der Unterseite reichende Durchgangsöffnung12 aufweist. - Die beiden Trägerabschnitte
10.1 und10.2 nebeneinander angeordnet und weisen jeweils einen Kernbereich mit einer rechteckigen Grundform und entlang der Seitenflächen des Kernbereichs angeordneten Vorsprüngen14 auf. Die Vorsprünge14 schließen sich jeweils direkt an die Oberseite oder direkt an die Unterseite des Kernbereichs an und erstrecken sich nur über einen Teil der Höhe der jeweiligen Seitenfläche des Kernbereichs. - Außerdem weist die Oberseite jedes Trägerabschnitts
10.1 ,10.2 in einer Ecke eine Stufe16 auf, so dass der Träger im Bereich der Ecke eine geringere Dicke aufweist als in dem restlichen Bereich oder zumindest in dem restlichen Kernbereich. - Der Halbleiterkörper
20 umfasst eine monolithisch integrierte Schaltung, ist auf der Oberseite des Trägers10 angeordnet und mit dieser stoffschlüssig verbunden. Außerdem weist der Halbleiterkörper20 zwei elektrische Kontaktflächen22 auf, wobei jede elektrische Kontaktfläche22 jeweils mittels eines Bonddrahts24 mit der metallischen Oberfläche eines der Trägerabschnitte10.1 bzw.10.2 verschaltet ist. Der jeweils kontaktierte Oberflächenbereich der beiden Trägerabschnitte10.1 und10.2 bildet dadurch jeweils einen ersten Kontaktbereich des Trägers10 aus. - Die Abbildung der
3 ,4 und5 zeigen eine erste erfindungsgemäße Ausführungsform eines gehäusten IC-Bauelements in einer Aufsicht bzw. in seitlichen Ansichten von zwei unterschiedlichen Seiten. Im Folgenden werden nur die Unterschiede zu der Abbildung der1 und2 erläutert. - Das gehäuste IC-Bauelement
100 umfasst den mehrteiligen metallischen Träger10 mit den Trägerabschnitten10.1 und10.2 und dem auf der Oberseite des Trägers10 angeordneten Halbleiterkörper20 sowie eine Vergussmasse30 . - Die Vergussmasse
30 fixiert die Trägerabschnitte10.1 und10.2 zueinander, indem die Vergussmasse30 überdeckt die Seitenflächen der beiden Trägerabschnitte10.1 und10.2 bis auf die Enden der Vorsprünge14 sowie die Stufen16 und einen den Halbleiterkörper20 umfassenden Oberflächenabschnitt der beiden Trägerabschnitte10.1 und10.2 vollständig überdeckt bzw. umschließt. Auch der Halbleiterkörper20 ist vollständig von der Vergussmasse30 bedeckt bzw. umschlossen. - Ein die Durchgangsöffnungen
12 umfassender Oberflächenabschnitt des Trägers10 wird von der Vergussmasse30 ausgespart und bleibt frei, so dass die Vergussmasse zu dem die Durchgangsöffnungen12 umfassenden Oberflächenabschnitt des Trägers10 hin eine abfallende Stufe ausbildet. In dem dargestellten Ausführungsbeispiel weist die aus der Vergussmasse30 gebildete Stufe eine schräge abfallende Seitenfläche auf. - Das gehäuste IC-Bauelement weist entsprechend einen ersten Bereich mit einer ersten größeren Dicke, einen zweiten Bereich mit einer der Dicke des Trägers entsprechenden Dicke und den die beiden Bereich verbindenden Übergangsbereich der Stufe auf.
- Der freiliegende Oberflächenbereich jedes Trägerabschnitts
10.1 ,10.2 mit dem Durchgangsloch bildet jeweils einen zweiten Kontaktbereich des Trägers10 aus. - In der Abbildung der
6 ist eine weitere Ausführungsform dargestellt. Im Folgenden werden nur die Unterschiede zu den Abbildungen der3 ,4 und5 erläutert. - Die Vergussmasse bildet einen an einer Seite offenen rechteckigen Graben um den um die Durchgangsöffnungen
12 von Vergussmasse30 frei bleibende Bereich der Oberfläche des Trägers10 aus, so dass die zweiten Kontaktbereiche des Träger10 mit den Durchgangsöffnungen12 zumindest einen Teil eines Bodens des Grabens ausbilden. - In der Abbildung der
6 ist eine weitere Ausführungsform dargestellt. Im Folgenden werden nur die Unterschiede zu den Abbildungen der3 und6 erläutert. - Die Vergussmasse bildet jeweils in einem Abstand zu jeder Durchgangsöffnung
12 jeweils einen kreisförmigen Graben um jeden zweiten Kontaktbereich des Trägers10 aus. Alternativ (gestrichelt eingezeichnet) bildet die Vergussmasse einen ovalen Graben aus, wobei der Graben alle zweiten Kontaktbereiche des Träger10 umschließt, so dass die zweiten Kontaktbereiche den Boden des Grabens ausbilden. - In der Abbildung der
8 ,9 und10 ist eine weitere Ausführungsform des gehäusten IC-Bauelements in einer Aufsicht, als perspektivische Ansicht und von unten dargestellt. Im Folgenden werden nur die Unterschiede zu den Abbildungen der3 bis7 erläutert. - Der Träger
10 weist drei zweite Kontaktbereiche mit jeweils einem Durchgangsloch12 auf jeweils einem Trägerabschnitt auf, wobei die zweiten Kontaktbereiche nebeneinander entlang einer ersten Kante des IC-Bauelements100 angeordnet sind. Außerdem weist der Träger10 an den Enden einer der ersten Kante gegenüberliegenden Kante jeweils eine kreisförmig nach innen gewölbte Ecke bzw. Kantenbereich auf. Zusätzlich weist der Träger10 zwei von der Unterseite des Trägers10 in den Träger10 hinein reichende kreisförmige Ausnehmung18 auf. - Die Vergussmasse
30 füllt die Zwischenräume der Trägerabschnitte des Trägers10 sowie die Ausnehmungen18 und bedeckt einen hinteren Teil der Oberseite des Trägers10 , so dass ein die zweiten Kontaktbereiche umfassender vorderer Bereich der Oberseite des Trägers10 frei von Vergussmasse30 ist. - Oberhalb des Trägers
10 weist die Vergussmasse30 an den nach innen gewölbten Ecken des Trägers10 ebenfalls nach innen gewölbte Kantenbereiche auf. - Der von der Vergussmasse
30 gebildete nach innen gewölbte Kantenbereich oberhalb des Trägers10 ist gegenüber den nach innen gewölbten Ecken des Trägers10 nach hinten versetzt, so dass eine Stufe ausbildet. - In den Abbildungen der
11 und12 ist der dreiteilige Träger10 des IC-Bauelements100 der8 bis10 in einer Aufsicht und in einer perspektivischen Ansicht dargestellt. - Der Träger
10 weist insgesamt fünf Trägerabschnitte auf. Der Halbleiterkörper20 ist auf dem mittleren der drei Trägerabschnitte des Trägers10 angeordnet. Die die erste Kante ausbildenden Trägerabschnitte weisen jeweils sowohl an der Oberseite als auch an der Unterseite Stufen16 auf. - Außerdem sind zwei passive Bauteile
40 auf dem Träger10 angeordnet, wobei sich die zwei passiven Bauteile40 jeweils über einen Teilbereich eines der äußeren Trägerabschnitte und einen Teilbereich des mittleren Trägerabschnitts erstrecken. - In der Abbildung der
13 ist ein Querschnitt eines Ausschnitts eines IC-Bauelements100 dargestellt, wobei im Folgenden nur die Unterschiede zu den vorhergegangenen Abbildungen erläutert werden. - Um das IC-Bauelement
100 zu verschalten ist ein durch die Durchgangsöffnung12 hindurch reichendes Kabel42 mit dem zweiten Kontaktbereich des Trägers10 verlötet. - In der Abbildung der
14 ist eine weitere Ausführungsform des IC-Bauelements ausschnittsweise im Querschnitt dargestellt. - Während das Halbleiterbauelement
20 auf der Oberseite des Trägers10 angeordnet ist, ist das passive Bauelement40 auf der Unterseite des Trägers angeordnet. - In der Abbildung der
15 ist eine weitere Ausführungsform des IC-Bauelements anhand eines Ausschnitts veranschaulicht. Der Träger10 weist sowohl an der Oberseite als auch an der Unterseite Stufen16 auf, wobei die Stufen von der Vergussmasse30 bedeckt sind. - In der Abbildung der
16 ist ein mehrere Träger10 umfassender sogenannter Trägerrahmen bzw. Leadframe in einer Aufsicht dargestellt. Die jeweils fünfteilig ausgebildeten Träger10 sind mittels Stegen untereinander verbunden. - Wird das IC-Bauelement
100 im Nutzen hergestellt, werden die einzelnen Träger10 des Leadframes vor dem Vereinzeln mit den Halbleiterbauelementen bestückt und auch die Vergussmasse vor dem Vereinzeln aufgebracht. - In der Abbildung der
17 ist eine weitere Ausführungsform des Trägers mit fünf Trägerabschnitten und einem auf dem mittleren Trägerabschnitt angeordneten Halbleiterkörper20 in der Aufsicht gezeigt. Jeder Träger weist in einer Ecke des Kernbereichs und/oder zumindest im Bereich eines der Stege14 eine Stufe auf. - In der Abbildung der
18 ist eine weitere Ausführungsform des Trägers10 dargestellt. Im Unterschied zu dem Träger10 der17 sind Stufen16 an nach innen bzw. in Richtung der anderer Trägerabschnitte zeigenden Ecken einiger Trägerabschnitte angeordnet. - In der Abbildung der
19 ist eine erste Ausführungsform eines Nutzens1000 aus mehreren gehäusten IC-Bauelementen100 in einer Aufsicht dargestellt. - Die Vergussmasse weist einen sich über die gesamte Höhe des Nutzens erstreckenden Graben im Bereich der zweiten Kontaktbereiche auf. Eine Vereinzelung ist beispielsweise durch Sägen entlang der durch Pfeile eingezeichneten Richtungen möglich.
- In der Abbildung der
20 ist eine weitere Ausführungsform des Nutzens1000 in einer Aufsicht dargestellt. Im Unterschied zu der Ausführungsform der19 weist die Vergussmasse30 mehrere an vier Seiten geschlossene Gräben auf. - Der Boden der Gräben wird jeweils durch die zweiten Kontaktbereiche von zwei mit den zweiten Kontaktbereichen aneinander angrenzenden IC-Bauelementen ausgebildet.
- In den Abbildungen der
21 und22 ist eine weitere Ausführungsform des gehäusten IC-Bauelements in einer Aufsicht und in einem Querschnitt dargestellt. Das IC-Bauelement weist drei zweite Kontaktbereiche mit einem Durchgangsloch12 auf, wobei zwei zweite Kontaktbereiche nebeneinander entlang einer ersten Kante angeordnet sind. - Der dritte zweite Kontaktbereich ist an einer der ersten Kante gegenüberliegenden Kante des gehäusten IC-Bauelements angeordnet.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- DE 102017006406 A1 [0006]
- DE 102015000063 A1 [0007]
- US 2009/0289336 A1 [0008]
- US 5241454 A [0008]
- JP H05343602 [0008]
Claims (18)
- Gehäustes IC-Bauelement (100) mit einer Oberseite, einer Unterseite und die Oberseite mit der Unterseite verbindenden Seitenflächen, aufweisend - einen mehrteiligen metallischen Träger (10) mit einer Oberseite, einer Unterseite und die Oberseite mit der Unterseite verbindende Seitenflächen, - einen stoffschlüssig mit der Oberseite des Trägers (10) verbundenen Halbleiterkörper (20) mit einer monolithisch integrierten Schaltung und mindestens zwei elektrischen Kontaktflächen (22), wobei - die Oberseite des Trägers (10) mindestens zwei erste Kontaktbereiche und mindestens zwei zweite Kontaktbereiche aufweist, - die Kontaktflächen (22) des Halbleiterkörpers (20) jeweils mit einem der ersten Kontaktbereiche des Trägers (10) elektrisch leitfähig verbunden sind, - die Unterseite des IC-Bauelements (100) von der Unterseite des Trägers (10) und einer Vergussmasse (30) ausgebildet wird, - die Seitenflächen des IC-Bauelements (100) von Teilen der Seitenflächen des Trägers (10) und von der Vergussmasse (30) ausgebildet werden dadurch gekennzeichnet, dass - die zweiten Kontaktbereiche des Trägers (10) jeweils ein durch den Träger (10) hindurch reichendes Durchgangsloch (12) umfassen, - die Unterseite des Trägers (10) und/oder die Oberseite des Trägers (10) mindestens eine mit Vergussmasse (30) ausgefüllte Vertiefung oder mindestens eine von Vergussmasse (30) bedeckte Stufe (16) aufweist und - ein den Halbleiterkörper (20) und die ersten Kontaktbereiche des Trägers (10) umfassender Bereich der Oberseite des Trägers (10) von Vergussmasse (30) bedeckt ist - ein die zweiten Kontaktbereiche aussparender Bereich der Oberseite des Trägers (10) frei von Vergussmasse (30) ist, wobei die Oberseite des IC-Bauelements (100) von der Vergussmasse (30) und den zweiten Kontaktbereichen ausgebildet wird.
- Gehäustes IC-Bauelement (100) nach
Anspruch 1 , dadurch gekennzeichnet, dass die zweiten Kontaktbereiche lötbar ausgebildet sind. - Gehäustes IC-Bauelement (100) nach
Anspruch 1 oder2 , dadurch gekennzeichnet, dass die zweiten Kontaktbereiche mit einer bleifreien-Legierung beschichtet sind. - Gehäustes IC-Bauelement (100) nach
Anspruch 3 , dadurch gekennzeichnet, dass die bleifreie-Legierung goldhaltig ist. - Gehäustes IC-Bauelement (100) nach
Anspruch 3 oder4 , dadurch gekennzeichnet, dass die bleifreie-Legierung PdNiAu aufweist oder aus PdNiAu besteht. - Gehäustes IC-Bauelement (100) nach
Anspruch 3 , dadurch gekennzeichnet, dass die bleifreie-Legierung Sn aufweist oder aus Sn besteht. - Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweiten Kontaktbereiche des Trägers (10) in jeder Richtung parallel zu der Oberseite des Trägers (10) eine Erstreckung von mindestens 0,7 mm oder mindestens 1 mm aufweist.
- Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Vergussmasse (30) oberhalb der Oberseite des Trägers (10) um die zweiten Kontaktbereiche herum einen alle zweiten Kontaktbereiche gemeinsam an drei oder vier Seiten umgebenden Graben bildet.
- Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangslöcher (12) einen Durchmesser von mindestens 0,5 mm oder mindestens 1 mm oder mindesten 1,5 mm aufweist.
- Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein passives Bauteil stoffschlüssig mit der Oberseite oder mit der Unterseite des Trägers (10) verbunden ist.
- Gehäustes IC-Bauelement (100) nach Anspruch10, dadurch gekennzeichnet, dass das passive Bauteil durch Kleben oder Löten mit dem Träger (10) verbunden ist.
- Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweiten Kontaktbereiche auf dem Träger (10) nebeneinander entlang einer ersten Kante des Trägers (10) angeordnet sind.
- Gehäustes IC-Bauelement (100) nach einem der
Ansprüche 1 bis11 , dadurch gekennzeichnet, dass das IC-Bauelement (100) mindestens drei zweite Kontaktbereiche aufweist, wobei zwei zweite Kontaktbereiche nebeneinander entlang einer ersten Kante des Trägers (10) und ein zweiter Kontaktbereich an einer der ersten Kante gegenüberliegenden zweiten Kante des Trägers (10) angeordnet ist. - Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das gehäustes IC-Bauelement (100) rechteckige Unterseite aufweist.
- Gehäustes IC-Bauelement (100) nach einem der
Ansprüche 1 bis13 , dadurch gekennzeichnet, dass das gehäustes IC-Bauelement (100) eine in das Bauelement hinein gewölbten seitlichen Kantenbereich aufweist. - Gehäustes IC-Bauelement (100) nach
Anspruch 15 , dadurch gekennzeichnet, dass der seitliche Kantenbereich entlang des Kantenbereich mindestens eine Stufe aufweist. - Gehäustes IC-Bauelement (100) nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Träger (10) mindestens eine mit Vergussmasse (30) ausgefüllte Durchgangsöffnung (18) aufweist.
- Nutzen, dadurch gekennzeichnet, dass der Nutzen gehäuste IC-Bauelemente gemäß einem der vorstehenden Ansprüchen umfasst.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020000100.9A DE102020000100A1 (de) | 2020-01-10 | 2020-01-10 | Gehäustes IC-Bauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020000100.9A DE102020000100A1 (de) | 2020-01-10 | 2020-01-10 | Gehäustes IC-Bauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020000100A1 true DE102020000100A1 (de) | 2021-07-15 |
Family
ID=76542801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020000100.9A Pending DE102020000100A1 (de) | 2020-01-10 | 2020-01-10 | Gehäustes IC-Bauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102020000100A1 (de) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241454A (en) | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
JPH05343602A (ja) | 1992-06-11 | 1993-12-24 | Hitachi Ltd | 高集積半導体装置及びそれを用いた半導体モジュール |
US6054764A (en) * | 1996-12-20 | 2000-04-25 | Texas Instruments Incorporated | Integrated circuit with tightly coupled passive components |
JP2007080889A (ja) * | 2005-09-12 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US20090289336A1 (en) | 2007-10-25 | 2009-11-26 | Meghro Kouichi | Semiconductor device and method for manufacturing thereof |
DE102014117337A1 (de) * | 2013-11-27 | 2015-05-28 | Infineon Technologies Ag | Halbleitergehäuse und Verfahren zur Herstellung desselben |
DE102015000063A1 (de) | 2015-01-12 | 2016-07-14 | Micronas Gmbh | IC-Gehäuse |
DE102016106311A1 (de) * | 2015-04-10 | 2016-10-13 | Analog Devices Inc. | Kavitätspackage mit kompositsubstrat |
DE102017006406A1 (de) | 2017-07-07 | 2019-01-10 | Tdk-Micronas Gmbh | Gehäustes IC-Bauelement |
-
2020
- 2020-01-10 DE DE102020000100.9A patent/DE102020000100A1/de active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241454A (en) | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
JPH05343602A (ja) | 1992-06-11 | 1993-12-24 | Hitachi Ltd | 高集積半導体装置及びそれを用いた半導体モジュール |
US6054764A (en) * | 1996-12-20 | 2000-04-25 | Texas Instruments Incorporated | Integrated circuit with tightly coupled passive components |
JP2007080889A (ja) * | 2005-09-12 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US20090289336A1 (en) | 2007-10-25 | 2009-11-26 | Meghro Kouichi | Semiconductor device and method for manufacturing thereof |
DE102014117337A1 (de) * | 2013-11-27 | 2015-05-28 | Infineon Technologies Ag | Halbleitergehäuse und Verfahren zur Herstellung desselben |
DE102015000063A1 (de) | 2015-01-12 | 2016-07-14 | Micronas Gmbh | IC-Gehäuse |
DE102016106311A1 (de) * | 2015-04-10 | 2016-10-13 | Analog Devices Inc. | Kavitätspackage mit kompositsubstrat |
DE102017006406A1 (de) | 2017-07-07 | 2019-01-10 | Tdk-Micronas Gmbh | Gehäustes IC-Bauelement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19802347B4 (de) | Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE102014106158B4 (de) | Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung | |
EP2684433B1 (de) | Baugruppe mit einem träger, einem smd-bauteil und einem stanzgitterteil | |
WO2008083672A2 (de) | Gehäuse für optoelektronisches bauelement und anordnung eines optoelektronischen bauelementes in einem gehäuse | |
WO1997044823A1 (de) | Trägerelement für einen halbleiterchip | |
DE202011051190U1 (de) | Sensorbaustein | |
DE4424396C2 (de) | Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE10297785B4 (de) | Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt | |
DE19526511A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage | |
DE4321592B4 (de) | Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür | |
DE102008054735A1 (de) | Leadless-Gehäusepackung | |
DE10023823A1 (de) | Multichip-Gehäuse | |
DE10137619A1 (de) | Abdeckelement für Baugruppen | |
DE10343300A1 (de) | Halbleitergehäusestruktur | |
EP2052409A2 (de) | Moldgehäuse in einpresstechnik | |
DE102017006406B4 (de) | Gehäustes IC-Bauelement | |
DE102020000100A1 (de) | Gehäustes IC-Bauelement | |
DE102005007643A1 (de) | Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat | |
DE10209204B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE19506958C2 (de) | Halbleitervorrichtung mit gutem thermischen Verhalten | |
DE19743766A1 (de) | Halbleiterchip-Gehäuse und Verfahren zu dessen Herstellung | |
DE102018203101A1 (de) | Gehäuste halbleitervorrichtungen und verfahren zur herstellung gehäuster halbleitervorrichtungen | |
DE10024377A1 (de) | Gehäuseeinrichtung und darin zu verwendendes Kontaktelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023492000 Ipc: H01L0023495000 |
|
R016 | Response to examination communication |