DE102014106158B4 - Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung - Google Patents

Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung Download PDF

Info

Publication number
DE102014106158B4
DE102014106158B4 DE102014106158.6A DE102014106158A DE102014106158B4 DE 102014106158 B4 DE102014106158 B4 DE 102014106158B4 DE 102014106158 A DE102014106158 A DE 102014106158A DE 102014106158 B4 DE102014106158 B4 DE 102014106158B4
Authority
DE
Germany
Prior art keywords
chip
leadframe
strip
terminals
support members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102014106158.6A
Other languages
English (en)
Other versions
DE102014106158A1 (de
Inventor
Carlo Marbella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014106158A1 publication Critical patent/DE102014106158A1/de
Application granted granted Critical
Publication of DE102014106158B4 publication Critical patent/DE102014106158B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Verfahren zum Testen von elektronischen Bauteilen, die mit einem Anschlussrahmenstreifen (100, 200) verbunden sind, der eine Vielzahl von verbundenen Anschlussrahmeneinheiten (102) umfasst, wobei jede Anschlussrahmeneinheit (102) eine Chip-Insel (104), ein Verbindungsstäbchen (106), welches die Chip-Insel (104) mit einem Randbereich (108) der Anschlussrahmeneinheit (102) verbindet, eine Vielzahl von Anschlüssen (110), die vom Randbereich (108) zur Chip-Insel (104) hin vorragen, und ein Trägerelement (112), das am proximalen Ende (111) in den Randbereich (108) strukturiert oder mit diesem verbunden ist, umfasst, wobei das Verfahren umfasst:
Verbinden eines Halbleiterchips (302) mit jeder der Chip-Inseln (104) (500);
Biegen der Trägerelemente (112) in eine andere Ebene als die Anschlüsse (110), so dass ein distales Ende (113) jedes Trägerelements (112) über oder unter den Anschlüssen (110) angeordnet ist und zu den Chip-Inseln (104) hin vorragt (520);
Verkapseln der Anschlussrahmeneinheiten (102) mit einer Formmasse (304), so dass das distale Ende (113) jedes Trägerelements (112) in der Formmasse (304) verankert ist und ein Teil der Verbindungsstäbchen (106) von der Formmasse (304) unbedeckt bleibt (530);
Ablösen der Verbindungsstäbchen (106) von den Chip-Inseln (104) außerhalb der Formmasse (304), so dass die Trägerelemente (112) die Anschlussrahmeneinheiten (102) in Position halten und die Halbleiterchips (302) elektrisch vom Anschlussrahmenstreifen (100, 200) isoliert sind (540);
Testen der Halbleiterchips (302) nach Ablösen der Verbindungsstäbchen (106) von den Chip-Inseln (104) (550); und
Trennen der Anschlussrahmeneinheiten (102) nach dem Testen der Halbleiterchips (302) (560).

Description

  • Die vorliegende Anmeldung betrifft Anschlussrahmenstreifen, insbesondere Trägerelemente zur Aufrechterhaltung der strukturellen Integrität während des Testens von Anschlussrahmenstreifen.
  • Ein Anschlussrahmen (Leadframe) stellt die Basis oder das Skelett eines IS-Gehäuses dar und stellt eine mechanische Stütze für Halbleiterchips bei ihrer Assemblierung zu einem fertigen Gehäuse bereit. Ein Anschlussrahmen umfasst üblicherweise eine Chip-Insel zum Anbringen eines Halbleiterchips und Anschlüsse, welche die Mittel für eine externe elektrische Verbindung mit dem Chip bereitstellen. Der Chip kann über Drähte mit den Anschlüssen verbunden sein, z.B. durch Drahtbonden oder automatisches Folienbonden. Anschlussrahmen werden üblicherweise aus einem dünnen Metallblech hergestellt, z.B. durch Stanzen oder Ätzen. Das Metallblech wird üblicherweise chemischen Ätzmitteln ausgesetzt, die nicht mit einem Photoresist bedeckte Bereiche entfernt. Nach dem Ätzvorgang werden die geätzten Rahmen in Anschlussrahmenstreifen vereinzelt (aufgetrennt). Jeder Anschlussrahmenstreifen umfasst eine Reihe von Anschlussrahmeneinheiten, jeweils mit der oben beschrieben Chip-Insel und Rahmenaufbau.
  • Halbleiterchips, die nach Beendigung des Montagevorgangs (Zusammenbauvorgangs) eines Anschlussrahmenstreifens mit den Chip-Inseln verbunden sind, werden üblicherweise nach Abtrennung der Anschlussrahmeneinheiten vom Anschlussrahmenstreifen, z.B. durch Stanzen, getestet. Alternativ dazu bleiben die Anschlussrahmeneinheiten während des Testens über Verbindungsstäbchen mechanisch mit dem Anschlussrahmenstreifen verbunden. Dies wird im Allgemeinen als Anschlussrahmenstreifentest (Leadfram-Streifen-Test) bezeichnet. Die Abtrennung der Anschlussrahmeneinheiten vom Anschlussrahmenstreifen findet nach einem elektrischen Test statt. Die Chip-Inseln bleiben während des Testens über die Verbindungsstäbchen elektrisch mit dem Anschlussrahmenstreifen verbunden. Dies ist problematisch bei Anwendungen, bei denen die Chip-Inseln eine elektrische Verbindungsfunktion innehaben, z.B. in DSO- (Dual Small Outline) Gehäusen, bei denen die exponierten Chip-Inseln eine elektrische Verbindung mit der Rückseite von Halbleiterchips, die mit den Chip-Inseln verbunden sind, bereitstellen. In diesem Fall schließen die Verbindungsstäbchen die Chip-Inseln mit dem Anschlussrahmenstreifen und mit den anderen mit demselben Anschlussrahmenstreifen verbundenen Chip-Inseln kurz, wodurch der elektrische Testvorgang erschwert wird.
  • Aus dem Dokument US 2009 / 0 146 275 A1 ist ein Anschlussrahmenstreifen mit Anschlussrahmeneinheiten bekannt. Die Anschlussrahmeneinheit weist eine Chip-Insel zum Verbinden mit einem Halbleiterchip, ein Verbindungsstäbchen, das die Chip-Insel mit einem Randbereich der Anschlussrahmeneinheit verbindet, und Anschlüsse auf. Am proximalen Endbereich der Anschlussrahmeneinheit ist ein Trägerelement ausgebildet, das in eine andere Ebene gebogen ist als die Anschlüsse.
  • Gemäß hierin beschriebenen Ausführungsformen ist ein Anschlussrahmenstreifen bereitgestellt, der eine Vielzahl von verbundenen Anschlussrahmeneinheiten umfasst. Jeder Anschlussrahmen weist eine Chip-Insel (Die Paddle) zum Verbinden mit einem Halbleiterchip, ein Verbindungsstäbchen (Leads), welches die Chip-Insel mit einem Randbereich der Anschlussrahmeneinheit verbindet, und eine Vielzahl von Anschlüssen, die aus dem Randbereich zur Chip-Insel hin vorragen, auf. Der Anschlussrahmenstreifen umfasst ferner ein Trägerelement, das am proximalen Ende in den Randbereich jeder einzelnen Anschlussrahmeneinheit strukturiert oder damit verbunden ist. Die Trägerelemente sind in eine andere Ebene gebogen als die Anschlüsse, so dass ein distales Ende jedes Trägerelements über oder unter den Anschlüssen angeordnet ist und zu der Chip-Insel hin vorragt. Das distale Ende der Trägerelemente kann in einer Formmasse verankert sein, die mit den Chip-Inseln verbundene elektronische Bauteile verkapselt. Die Trägerelemente erhalten die strukturelle Integrität des Anschlussrahmenstreifens nachdem die Verbindungsstäbchen von der Chip-Insel abgelöst wurden, um eine verlässliche Anschlussrahmenstreifentestung zu ermöglichen, die vor der Abtrennung der Anschlussrahmeneinheiten vom Anschlussrahmenstreifen stattfindet.
  • Gemäß einer Ausführungsform eines Verfahrens zum Testen von elektronischen Bauteilen, die mit dem Anschlussrahmenstreifen verbunden sind, umfasst das Verfahren Folgendes: Verbinden eines Halbleiterchips mit jeder der Chip-Inseln; Biegen der Trägerelemente in eine andere Ebene als die Anschlüsse, so dass ein distales Ende jedes Trägerelementes über oder unter den Anschlüssen angeordnet ist und zu den Chip-Inseln hin vorragt; Verkapseln der Anschlussrahmeneinheiten mit einer Formmasse so dass das distale Ende jedes Trägerelements in der Formmasse verankert ist und ein Teil der Verbindungsstäbchen von der Formmasse unbedeckt verbleibt; Ablösen der Verbindungsstäbchen von den Chip-Inseln außerhalb der Formmasse, so dass die Trägerelemente die Anschlussrahmeneinheiten in Position halten und die Halbleiterchips elektrisch vom Anschlussrahmenstreifen isoliert sind; Testen der Halbleiterchips nach Ablösen der Verbindungsstäbchen von den Chip-Inseln; und Trennen der Anschlussrahmeneinheiten nach dem Testen der Halbleiterchips.
  • Gemäß einer Ausführungsform einer Halbleiterstreifenanordnung, die den Anschlussrahmenstreifen und Trägerelemente umfasst, umfasst die Anordnung ferner einen Halbleiterchip, der mit jeder der Chip-Inseln verbunden ist, und eine Formmasse, welche die Anschlussrahmeneinheiten zumindest teilweise verkapselt, so dass das distale Ende jedes Trägerelements in der Formmasse verankert ist und ein Teil der Verbindungsstäbchen von der Formmasse unbedeckt bleibt. Die Verbindungsstäbchen werden vom Randbereich der Anschlussrahmeneinheiten außerhalb der Formmasse abgelöst, so dass die Trägerelemente die Anschlussrahmeneinheiten in Position halten und die Halbleiterchips elektrisch vom Anschlussrahmenstreifen isoliert sind, z.B. während des Testens des Streifens.
  • Fachleute auf dem Gebiet der Erfindung werden beim Lesen der folgenden ausführlichen Beschreibung und bei Durchsicht der beiliegenden Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Die Bauteile in den Figuren sind nicht notwendigerweise maßstabsgetreu, der Schwerpunkt liegt eher auf der Veranschaulichung der Prinzipien der Erfindung. Ferner bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigt:
    • 1 eine Draufsicht auf einen Anschlussrahmenstreifen mit Trägerelementen gemäß einer Ausführungsform;
    • 2 eine Draufsicht auf einen Anschlussrahmenstreifen mit Trägerelementen gemäß einer weiteren Ausführungsform;
    • 3 eine perspektivische Querschnittsansicht eines Anschlussrahmenstreifens mit Trägerelementen während des Biegens der Trägerelemente;
    • 4 eine perspektivische Querschnittsansicht einer Halbleiterstreifenanordnung, die einen Anschlussrahmenstreifen mit einer Vielzahl von Anschlussrahmeneinheiten und Trägerelementen sowie verkapselte Halbleiterchips, die mit den Chip-Inseln der Anschlussrahmeneinheiten verbunden sind, umfasst, gemäß einer Ausführungsform;
    • 5 eine perspektivische Querschnittsansicht einer Halbleiterstreifenanordnung aus 4 nach Ablösung der Verbindungsstäbchen von den Chip-Inseln;
    • 6 eine perspektivische Querschnittsansicht einer Halbleiterstreifenanordnung, die einen Anschlussrahmenstreifen mit einer Vielzahl von Anschlussrahmeneinheiten und Trägerelementen sowie verkapselte Halbleiterchips, die mit den Chip-Inseln der Anschlussrahmen verbunden sind, umfasst, gemäß einer weiteren Ausführungsform;
    • 7 eine perspektivische Querschnittsansicht einer Halbleiterstreifenanordnung aus 6 nach Ablösung der Verbindungsstäbchen von den Chip-Inseln; und
    • 8 ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Testen von elektronischen Bauteilen, die mit Anschlussrahmeneinheiten eines Anschlussrahmenstreifens mit Trägerelementen verbunden sind.
  • Hierin beschriebenen Ausführungsformen stellen einen Anschlussrahmenstreifen bereit, der eine Vielzahl von verbundenen Anschlussrahmeneinheiten umfasst. Jede Anschlussrahmeneinheit ist eingerichtet, einen Halbleiterchip aufzunehmen. Die Anschlussrahmeneinheiten werden später als einzelne Einheiten vom Anschlussrahmenstreifen abgetrennt, nach der Chipverbindung und nach dem Testen des Anschlussrahmens. Der Anschlussrahmenstreifen umfasst ferner ein Trägerelement, das am proximalen Ende in den Randbereich jeder Anschlussrahmeneinheit strukturiert oder damit verbunden ist. Die Trägerelemente werden in eine andere Ebene gebogen als die Anschlüsse, so dass ein distales Ende jedes Trägerelements über oder unter den Anschlüssen angeordnet ist und zu den Chip-Inseln hin vorragt. Das distale Ende der Trägerelemente kann in einer Formmasse verankert sein, die mit den Chip-Inseln der Anschlussrahmeneinheiten verbundene elektrische Bauteile verkapselt, so dass die strukturelle Integrität des Anschlussrahmenstreifens während des Testens des Anschlussrahmenstreifens erhalten bleibt (bevor die Anschlussrahmeneinheiten abgetrennt werden).
  • 1 zeigt eine Draufsicht auf einen Teil eines Anschlussrahmenstreifens 100 gemäß einer Ausführungsform. Der Anschlussrahmenstreifen 100 umfasst eine Vielzahl von verbundenen Anschlussrahmeneinheiten 102, von denen zwei in 1 gezeigt sind. Jede Anschlussrahmeneinheit 102 weist eine Chip-Insel 104 zum Verbinden mit einem Halbleiterchip, ein Verbindungsstäbchen 106, welches die Chip-Insel 104 mit einem Randbereich 108 der Anschlussrahmeneinheit 102 verbindet, und eine Vielzahl von Anschlüssen 110, die vom Randbereich 108 zur Chip-Insel 104 hin vorragen, auf.
  • Der Anschlussrahmenstreifen 100 umfasst ferner ein Trägerelement 112, das am proximalen Ende 111 in den Randbereich 108 jeder Anschlussrahmeneinheit 102 strukturiert oder damit verbunden ist. Die Trägerelemente 112 können dasselbe Material wie der Anschlussrahmenstreifen 100 oder ein anderes Material umfassen. Beispielsweise können die Trägerelemente 112 den gleichen Wärmeausdehnungskoeffizienten (CTE) und Materialüberzug aufweisen wie die Verbindungsstäbchen 106, die Chip-Inseln 104 und die Anschlüsse 110, was aufgrund der gleichen Materialien ähnliche Temperaturwechselbeanspruchungseigenschaften und/oder Grenzflächen- und Adhäsionseigenschaften bereitstellt.
  • Die Trägerelemente 112 können auch von den Chip-Inseln 104 und Anschlüssen 110 beabstandet (d.h. in einem Abstand davon angeordnet) sein. Beispielsweise können die Trägerelemente 112 räumlich auf einer anderen Ebene angeordnet sein als die Verbindungsstäbchen 108, Anschlüsse 110 und/oder Chip-Inseln 104. Bei einer solchen Konfiguration konkurrieren die Trägerelemente 112 nicht um denselben Raum in der Ebene wie die Verbindungsstäbchen 106, Anschlüsse 110 und Chip-Inseln 104, wodurch Die Chip-Inseln 104 und Anschlüsse 110 maximiert werden können. Außerdem konkurrieren die Trägerelemente 112 nicht um das angrenzende Anschlussrahmenmetall um den Randbereich der Chip-Inseln 104, wenn eine solche Konfiguration vorhanden ist. Die Trägerelemente 112 können weiter weg von den Chip-Inseln 104 positioniert sein, dort wo mehr Metall verfügbar ist, was den Entwurf von breiteren Trägerelementen 112 ermöglicht, die eine stärkere mechanische Stütze für den Anschlussrahmenstreifen 100 bereitstellen und Konkurrenz bezüglich des Anschlussrahmenmaterials um den Randbereich der Chip-Inseln verhindert. Die Trägerelemente 112 können mit einem elektrischen Isolator überzogen sein oder unbeschichtet bleiben.
  • In einer Ausführungsform ist der Anschlussrahmenstreifen 100 aus einem dünnen Metallblech hergestellt, z.B. durch Stanzen oder Ätzen. Beispielsweise kann das Metallblech chemischen Ätzmitteln ausgesetzt werden, die nicht mit Photoresist bedeckte Bereiche entfernen. Auch andere Verarbeitungen können durchgeführt werden, z.B. Laserätzen zur Strukturierung des Metallblechs. Nach dem Strukturierungsvorgang werden die strukturierten Rahmen zu Anschlussrahmenstreifen 100 vereinzelt (aufgetrennt). Ein solcher Anschlussrahmenstreifen 100 ist in 1 dargestellt. Die Trägerelemente 112 können als Teil des Strukturierungsvorgangs in das Metallblech strukturiert werden, so dass die Trägerelemente 112 als einzelner kontinuierlicher Teil des Anschlussrahmenstreifens 100 ausgebildet werden. Alternativ dazu können die Trägerelemente 112 nach dem Strukturierungsvorgang mit dem Randbereich jeder Anschlussrahmeneinheit 102 verbunden werden, z.B. durch Kleben, Löten usw. In jedem Fall weist jede der Anschlussrahmeneinheiten 102 ein Paar von Trägerelementen 112 auf, die gemäß der in 1 dargestellten Ausführungsform an gegenüberliegenden Seiten des Randbereichs 108 in den Randbereich 108 der Anschlussrahmeneinheit 102 strukturiert oder damit verbunden sind. Gemäß der in 1 dargestellten Ausführungsform sind außerdem alle Paare von Trägerelementen 112, die in den Randbereich 108 jeder Anschlussrahmeneinheit 102 strukturiert oder damit verbunden sind, in Bezug auf die in 1 mit ,CL' bezeichnete Mittellinie gegeneinander versetzt. Alternativ dazu kann das Paar von Trägerelementen 112, das in den Randbereich 108 jeder Anschlussrahmeneinheit 102 strukturiert oder damit verbunden ist, für jede Anschlussrahmeneinheit 102 miteinander fluchtend ausgerichtet sein, oder eine Kombination aus fluchtenden und nichtfluchtenden Trägerelementkonfigurationen kann für die Anschlussrahmeneinheit 100 bereitgestellt werden.
  • 2 zeigt eine Draufsicht auf einen Teil eines Anschlussrahmenstreifens 200 gemäß einer weiteren Ausführungsform. Der in 2 dargestellte Anschlussrahmenstreifen 200 ist ähnlich wie der in 1 dargestellte. Das in den Randbereich 108 jeder Anschlussrahmeneinheit 102 strukturierte oder damit verbundene Paar von Trägerelementen 112 ist jedoch in eine erste Richtung parallel zu der entsprechenden Chip-Insel 104 gebogen und dann in eine zweite Richtung orthogonal zur ersten Richtung und zur entsprechenden Chip-Insel 104 hin gebogen.
  • 3 zeigt eine Querschnittsansicht eines Anschlussrahmenstreifens 100/200 nachdem die Trägerelemente 112 in eine andere Ebene als die Anschlüsse 110 und Verbindungsstäbchen 106 gebogen wurden. Die Anschlüsse 110 sind außerhalb des Darstellungsbereichs von 3. Der Trägerelement-Biegevorgang ist in 3 durch die gekrümmten Pfeile angezeigt. Die Trägerelemente 112 können vom Anschlussrahmeneinheit-Randbereich 108 nach oben und zu den Chip-Inseln 104 hin gebogen werden, wie in 3 dargestellt ist. Alternativ dazu können die Trägerelemente 112 vom Anschlussrahmeneinheit-Randbereich 108 nach unten und zu den Chip-Inseln 104 hin gebogen werden. Im Allgemeinen ist das distale Ende 113 jedes Trägerelementes 112 über oder unter den Anschlüssen 110 und Verbindungsstäbchen 106 angeordnet und ragt zu den Chip-Inseln 104 hin vor. Das proximale Ende 111 der Trägerelemente 112 bleibt mit dem Randbereich 108 der entsprechenden Anschlussrahmeneinheit 102 verbunden. Die Trägerelemente 112 können vor oder nach Verbindung von Halbleiterchips mit den Chip-Inseln 104 in eine andere Ebene gebogen werden als die Anschlüsse 110 und zu den Chip-Inseln 104 hin. In 1 und 2 ist die Position der Trägerelemente vor dem Biegen durch die Bezugszahl 112' angegeben, und die Position nach dem Biegen ist durch die Bezugszahl 112 angegeben.
  • 4 zeigt eine Querschnittsansicht einer Halbleiterstreifenanordnung 300 nachdem die Halbleiterchips 302 mit den Chip-Inseln 104 eines Anschlussrahmenstreifens 100/200 verbunden wurden, und die Anschlussrahmeneinheiten 102 sind zumindest teilweise mit einer Formmasse 304, wie z.B. Epoxid, verkapselt. Der Anschlussrahmenstreifen 100/200 weist gemäß dieser Ausführungsform eine Abwärtsverlängerung 306 zu den Chip-Inseln 104 hin auf, so dass Die Chip-Inseln 104 unter den Anschlüssen 110 positioniert sind. Die Trägerelemente 112 wurden gemäß dieser Ausführungsform vor der Verkapslung vom Anschlussrahmenstreifen 100/200 weg nach oben und zu den Chip-Inseln 104 gebogen, so dass das distale Ende 113 jedes Trägerelements 112 in der Formmasse 304 über den Chip-Inseln 104 verankert ist. Das distale Ende 113 der Trägerelemente 112 kann, wie in 4 dargestellt, zu den Chip-Inseln 104 hin nach unten gebogen werden, um das distale Ende 113 der Trägerelemente 112 besser in der Formmasse 304 zu verankern.
  • Die Unterseite der Halbleiterchips 302, die den Chip-Inseln 104 zugewandt ist, wird vor der Verkapselung mit der Formmasse 304 mit den Chip-Insein 104 verbunden. Im Falle einer Vertikalstromvorrichtung weist die Unterseite der Chips 302 einen Anschluss oder eine Kontaktstelle auf, und Strom fließt vertikal in der Vorrichtung zwischen der Ober- und Unterseite. Gemäß dieser Ausführungsform ist die Unterseite der Chips 302 durch ein elektrisch leitendendes Material 308, wie z.B. Lötmetall, mit den entsprechenden Chip-Inseln 104 verbunden. Die Unterseite der Chip-Inseln 104 kann freiliegend bleiben, um eine Kontaktinsel zum Testen und für den Normalbetrieb der entsprechenden Halbleiterchips 302 bereitzustellen, d.h. um eine externe elektrische Anschlussverbindung zum Anschluss auf der Unterseite der Chips 302 bereitzustellen. Im Falle einer Horizontalstromvorrichtung, bei der alle Verbindungen der elektrischen Vorrichtung auf der Oberseite der Chips 302 ausgebildet sind, kann die Unterseite der Chips 302 auf Die Chip-Inseln 104 aufgeklebt oder auf andere Weise daran befestigt werden, wobei ein elektrisch isolierendes Material 308, wie z.B. Kleber oder Epoxid, verwendet wird. Die Anschlüsse oder Kontaktstellen auf der Oberseite der Halbleiterchips 302 können mit Drähten 310 mit den entsprechenden Anschlüssen 110 verbunden werden, z.B. durch Drahtbonden oder automatisches Folienbonden.
  • Nach dem Verkapselungsvorgang ist das distale Ende 113 jedes Trägerelementes 112 mit der Formmasse 304 verankert, die den entsprechenden Halbleiterchip 302 verkapselt. Solch eine Konfiguration erhält die strukturelle Integrität des Anschlussrahmenstreifens 100/200 in nachfolgenden Anschlussrahmenstreifentests (bevor die Anschlussrahmeneinheiten 102 abgetrennt werden), wie nachstehend in Bezug auf 5 beschrieben ist.
  • 5 zeigt eine Querschnittsansicht einer Halbleiterstreifenanordnung 300 aus 4 nachdem die Verbindungsstäbchen 106, welche Die Chip-Inseln 104 mit dem Randbereich 108 der Anschlussrahmeneinheiten 102 zusammenhatten, außerhalb der Formmasse 304 abgetrennt oder abgeschnitten wurden. Der Schneide-/Trennvorgang der Verbindungsstäbchen ist in 5 durch die schrägen gestrichelten Linien dargestellt. Die Halbleiterchips 302 sind elektrisch vom Anschlussrahmenstreifen 100/200 isoliert, nachdem die Verbindungsstäbchen 106 vom Randbereich 108 der Anschlussrahmeneinheiten 102 abgetrennt sind. Die Trägerelemente 112 halten die Anschlussrahmeneinheiten 102 während nachfolgender Testung der Chips 302 (bevor die Anschlussrahmeneinheiten 102 abgetrennt werden) in Position.
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Halbleiterstreifenanordnung 400 nachdem die Halbleiterchips 302 mit den Chip-Inseln 104 eines Anschlussrahmenstreifens 100/200 verbunden wurden, und die Anschlussrahmeneinheiten 102 sind zumindest teilweise mit einer Formmasse 304, wie z.B. Epoxid, verkapselt. Die Halbleiterstreifenanordnung 400, die in 6 dargestellt ist, ist ähnlich wie die in 4 dargestellte, aber die Trägerelemente 112 werden vor dem Verkapseln vom Anschlussrahmenstreifen 100/200 weg nach unten, nicht nach oben, und zu den Chip-Inseln 104 hin gebogen. Gemäß dieser Ausführungsform ist das distale Ende 113 jedes Trägerelementes 112 nach dem Verkapselungsvorgang unter den Chip-Inseln 104 in der Formmasse 304 verankert. Das distale Ende 113 der Trägerelemente 112 kann nach oben zu den Chip-Inseln 104 hin gebogen sein, wie in 6 dargestellt ist, um das distale Ende 104 der Trägerelemente 112 besser in der Formmasse 304 zu verankern. Die in 6 dargestellte Konfiguration erhält, wie die in 4 dargestellt, die strukturelle Integrität des Anschlussrahmenstreifens 100/200 beim nachfolgenden Testen des Anschlussrahmenstreifens (vor der Trennung der Anschlussrahmeneinheiten 102), wie nachstehen in Bezug auf 7 beschrieben ist.
  • 7 zeigt eine Querschnittsansicht der Halbleiterstreifenanordnung aus 6 nachdem die Verbindungsstäbchen 106, welche Die Chip-Inseln 104 am Randbereich 108 der Anschlussrahmeneinheiten 102 halten, außerhalb der Formmasse 304 abgetrennt oder abgeschnitten sind. Der Schneide-/Trennvorgang der Verbindungsstäbchen ist in 7 durch die schrägen gestrichelten Linien dargestellt. Die Verbindungsstäbchen 106 werden gemäß dieser Ausführungsform über den Trägerelementen 122 abgetrennt/abgeschnitten. Die Halbleiterchips 302 sind elektrisch vom Anschlussrahmenstreifen 100/200 isoliert, nachdem die Verbindungsstäbchen 106 vom Randbereich 108 der Anschlussrahmeneinheiten 102 abgetrennt sind, und die Trägerelemente 112 halten die Anschlussrahmeneinheiten 102 während nachfolgender Testung der Chips 302 (bevor die Anschlussrahmeneinheiten 102 abgetrennt werden) in Position.
  • 8 zeigt eine Ausführungsform eines Verfahrens zum Testen von elektronischen Bauteilen, die mit einem Anschlussrahmenstreifen verbunden sind, der eine Vielzahl von verbundenen Anschlussrahmeneinheiten und Trägerelementen umfasst, wie weiter oben hierin beschrieben ist. Das Verfahren umfasst das Verbinden eines Halbleiterchips mit den Chip-Inseln der Anschlussrahmeneinheiten (Block 500) und das Drahtbonden von elektrischen Verbindungen zwischen den Oberseiten der Chips und den entsprechenden Anschlüssen der Anschlussrahmeneinheiten (Block 510). Die Trägerelemente werden vor oder nach dem Chipverbindungs- und/oder Bondingvorgang in eine andere Ebene als die Anschlüsse gebogen, so dass ein distales Ende jedes Trägerelementes über oder unter den Anschlüssen angeordnet ist und zu den Chip-Inseln hin vorragt (Block 520). Gegebenenfalls kann das Biegen oder die Fertigung/Herstellung der Anschlussrahmen-Trägerelemente beim Lieferanten des Anschlussrahmens erfolgen, gefolgt vom Chipassemblierungsvorgang (Schritte 500 und 510). In jedem Fall werden die Anschlussrahmeneinheiten mit einer Formmasse verkapselt, so dass das distale Ende jedes Trägerelementes in der Formmasse verankert ist und ein Teil der Verbindungsstäbchen von der Formmasse unbedeckt bleibt (Block 530). Die Verbindungsstäbchen werden außerhalb der Formmasse von den Chip-Inseln abgelöst, so dass die Trägerelemente die Anschlussrahmeneinheiten in Position halten und die Halbleiterchips elektrisch vom Anschlussrahmenstreifen isoliert sind (Block 540). Die Halbleiterchips werden getestet, nachdem die Verbindungsstäbchen von den Chip-Inseln abgelöst wurden (Block 550). Die Anschlussrahmeneinheiten werden vom Anschlussrahmenstreifen abgelöst, nachdem die Halbleiterchips getestet wurden (Block 560). Das Verfahren kann gegebenenfalls das Beschichten der Trägerelemente mit einem elektrischen Isolator umfassen, bevor die Anschlussrahmeneinheiten mit der Formmasse verkapselt werden. Die Trägerelemente können durch Stanzen oder Ätzen des Anschlussrahmenstreifens geformt werden, oder indem die Trägerelemente mit dem Anschlussrahmenstreifen verbunden werden, z.B. durch Löten oder Kleben, wie hierin weiter oben beschrieben ist.
  • Räumliche Beziehungen beschreibende Begriffe wie „unter“, „untere“, „über“, „obere“ und dergleichen werden zur einfacheren Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erklären. Diese Bezeichnungen sind so zu verstehen, dass sie zusätzlich zu den in den Figuren dargestellten Ausrichtungen weitere unterschiedliche Ausrichtungen der Vorrichtung umfassen. Ferner werden Bezeichnungen wie „erste“, „zweite“ und dergleichen ebenfalls dazu verwendet, verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben und sind ebenfalls nicht als Einschränkung zu verstehen. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hierin verwendet sind die Bezeichnungen „mit“, „enthalten, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale angeben, weitere Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/e“ und „der/die/das“ sind so zu verstehen, dass die den Plural sowie den Singular umfassen, sofern durch den Kontext nicht klar anders vorgegeben ist.
  • Im Hinblick auf die oben genannten Variations- und Anwendungsbereiche versteht sich, dass die vorliegende Erfindung nicht auf die obige Beschreibung eingeschränkt ist und auch nicht durch die beiliegenden Zeichnungen eingeschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die nachstehenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.

Claims (16)

  1. Verfahren zum Testen von elektronischen Bauteilen, die mit einem Anschlussrahmenstreifen (100, 200) verbunden sind, der eine Vielzahl von verbundenen Anschlussrahmeneinheiten (102) umfasst, wobei jede Anschlussrahmeneinheit (102) eine Chip-Insel (104), ein Verbindungsstäbchen (106), welches die Chip-Insel (104) mit einem Randbereich (108) der Anschlussrahmeneinheit (102) verbindet, eine Vielzahl von Anschlüssen (110), die vom Randbereich (108) zur Chip-Insel (104) hin vorragen, und ein Trägerelement (112), das am proximalen Ende (111) in den Randbereich (108) strukturiert oder mit diesem verbunden ist, umfasst, wobei das Verfahren umfasst: Verbinden eines Halbleiterchips (302) mit jeder der Chip-Inseln (104) (500); Biegen der Trägerelemente (112) in eine andere Ebene als die Anschlüsse (110), so dass ein distales Ende (113) jedes Trägerelements (112) über oder unter den Anschlüssen (110) angeordnet ist und zu den Chip-Inseln (104) hin vorragt (520); Verkapseln der Anschlussrahmeneinheiten (102) mit einer Formmasse (304), so dass das distale Ende (113) jedes Trägerelements (112) in der Formmasse (304) verankert ist und ein Teil der Verbindungsstäbchen (106) von der Formmasse (304) unbedeckt bleibt (530); Ablösen der Verbindungsstäbchen (106) von den Chip-Inseln (104) außerhalb der Formmasse (304), so dass die Trägerelemente (112) die Anschlussrahmeneinheiten (102) in Position halten und die Halbleiterchips (302) elektrisch vom Anschlussrahmenstreifen (100, 200) isoliert sind (540); Testen der Halbleiterchips (302) nach Ablösen der Verbindungsstäbchen (106) von den Chip-Inseln (104) (550); und Trennen der Anschlussrahmeneinheiten (102) nach dem Testen der Halbleiterchips (302) (560).
  2. Verfahren nach Anspruch 1, welches das Biegen der Trägerelemente (112) über die Anschlüsse (110) und der distalen Enden (113) der Trägerelemente (112) nach unten zu den Chip-Inseln (104) hin umfasst.
  3. Verfahren nach Anspruch 1 oder 2, welches das Biegen der Trägerelemente (112) unter die Anschlüsse (110) und der distalen Enden (113) der Trägerelemente (112) nach oben zu den Chip-Inseln (104) hin umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Trägerelemente (112) das gleiche Material umfassen wie der Anschlussrahmenstreifen (100, 200).
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Trägerelemente (112) als einzelner kontinuierlicher Teil des Anschlussrahmenstreifens (100, 200) ausgebildet sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das ferner das Beschichten der Trägerelemente (112) mit einem elektrischen Isolator vor der Verkapselung der Anschlussrahmeneinheiten (102) mit der Formmasse (304) umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Trägerelemente (112) von den Chip-Inseln (104) und von den Anschlüssen (110), nachdem sie in eine andere Ebene als die Anschlüsse (110) gebogen wurden, beabstandet sind.
  8. Verfahren nach einem der Ansprüche 1 bis 7, das ferner das Ausbilden der Trägerelemente (112) durch Stanzen oder Ätzen des Anschlussrahmenstreifens (102) umfasst.
  9. Halbleiterstreifenanordnung (300, 400), umfassend: einen Anschlussrahmenstreifen (112), der eine Vielzahl von verbundenen Anschlussrahmeneinheiten (102) umfasst, wobei jede Anschlussrahmeneinheit (102) eine Chip-Insel (104), ein Verbindungsstäbchen (106) zum Verbinden der Chip-Insel (104) mit einem Randbereich der Anschlussrahmeneinheit (102), und eine Vielzahl von Anschlüssen (110), die vom Randbereich (108) zur Chip-Insel (104) hin vorragen, umfasst; ein Trägerelement (112), das am proximalen Ende (111) in den Randbereich (108) jeder Anschlussrahmeneinheit (102) strukturiert oder damit verbunden ist und in eine andere Ebene gebogen ist als die Anschlüsse (110), so dass ein distales Ende (113) jedes Trägerelements (112) über oder unter den Anschlüssen (110) angeordnet ist und zu den Chip-Inseln hin (104) vorragt; einen Halbleiterchip (302), der mit jeder der Chip-Inseln (104) verbunden ist; eine Formmasse (304), welche die Anschlussrahmeneinheiten (102) zumindest teilweise verkapselt, so dass das distale Ende (113) jedes Trägerelements (112) in der Formmasse (304) verankert ist und ein Teil der Verbindungsstäbchen (106) von der Formmasse (304) unbedeckt bleibt, und wobei die Verbindungsstäbchen (106) außerhalb der Formmasse (304) vom Randbereich (108) der Anschlussrahmeneinheiten (102) abgelöst sind, so dass die Trägerelemente (112) die Anschlussrahmeneinheiten (102) in Position halten und die Halbleiterchips (302) elektrisch vom Anschlussrahmenstreifen (100, 200) isoliert sind.
  10. Halbleiterstreifenanordnung (300, 400) nach Anspruch 9, wobei die Trägerelemente (112) über die Anschlüsse (110) gebogen sind und die distalen Enden (113) der Trägerelemente (112) nach unten zu den Chip-Inseln (104) hin gebogen sind.
  11. Halbleiterstreifenanordnung (300, 400) nach Anspruch 9 oder 10, wobei die Trägerelemente (112) unter die Anschlüsse (110) gebogen sind und die distalen Enden (113) der Trägerelemente (112) nach oben zu den Chip-Inseln (104) hin gebogen sind.
  12. Halbleiterstreifenanordnung (300, 400) nach einem der Ansprüche 9 bis 11, wobei die Trägerelemente (112) das gleiche Material umfassen wie der Anschlussrahmenstreifen (100, 200).
  13. Halbleiterstreifenanordnung (300, 400) nach einem der Ansprüche 9 bis 12, wobei die Trägerelemente (112) als einzelner kontinuierlicher Teil des Anschlussrahmenstreifens (100, 200) ausgebildet sind.
  14. Halbleiterstreifenanordnung (300, 400) nach einem der Ansprüche 9 bis 13, wobei die Trägerelemente (112) mit einem elektrischen Isolator beschichtet sind.
  15. Halbleiterstreifenanordnung (300, 400) nach einem der Ansprüche 9 bis 14, wobei die Trägerelemente (112) von den Chip-Inseln (104) und den Anschlüssen (110) beabstandet sind.
  16. Halbleiterstreifenanordnung (300, 400) nach einem der Ansprüche 9 bis 15, wobei jede der Anschlussrahmeneinheiten (102) ein Paar von Trägerelementen (112) umfasst, das an gegenüberliegenden Seiten des Randbereichs (108) in den Randbereich (108) der Anschlussrahmeneinheit (102) strukturiert oder damit verbunden ist; wobei das Paar von Trägerelementen (112), das in den Randbereich (108) jeder Anschlussrahmeneinheit (102) strukturiert oder damit verbunden ist, gegeneinander versetzt ist.
DE102014106158.6A 2013-05-03 2014-05-02 Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung Expired - Fee Related DE102014106158B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/886,407 US9171766B2 (en) 2013-05-03 2013-05-03 Lead frame strips with support members
US13/886,407 2013-05-03

Publications (2)

Publication Number Publication Date
DE102014106158A1 DE102014106158A1 (de) 2014-11-06
DE102014106158B4 true DE102014106158B4 (de) 2018-10-11

Family

ID=51727587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014106158.6A Expired - Fee Related DE102014106158B4 (de) 2013-05-03 2014-05-02 Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung

Country Status (3)

Country Link
US (1) US9171766B2 (de)
CN (1) CN104134646B (de)
DE (1) DE102014106158B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263419B2 (en) * 2013-08-30 2016-02-16 Infineon Technologies Ag Lead frame strips with electrical isolation of die paddles
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
CN106158810B (zh) * 2015-04-03 2020-04-10 恩智浦美国有限公司 用于ic封装的具有偏转的连接杆的引线框架
JP1537980S (de) * 2015-04-20 2015-11-16
JP1537979S (de) * 2015-04-20 2015-11-16
JP1537981S (de) * 2015-04-20 2015-11-16
US9741643B2 (en) * 2016-01-22 2017-08-22 Texas Instruments Incorporated Leadframe strip with vertically offset die attach pads between adjacent vertical leadframe columns
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
CN114597189B (zh) * 2022-03-04 2022-12-30 泰兴市永志电子器件有限公司 一种集成电路用引线框架结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146275A1 (en) 2007-12-05 2009-06-11 Kabushiki Kaisha Toshiba Lead frame and semiconductor device provided with lead frame

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US20080265923A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146275A1 (en) 2007-12-05 2009-06-11 Kabushiki Kaisha Toshiba Lead frame and semiconductor device provided with lead frame

Also Published As

Publication number Publication date
CN104134646B (zh) 2017-10-24
CN104134646A (zh) 2014-11-05
US20140327004A1 (en) 2014-11-06
DE102014106158A1 (de) 2014-11-06
US9171766B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003599T5 (de) Eingehauste Halbleitervorrichtung mit zwei freiliegenden Oberflächen und Verfahren zur Herstellung
DE102015110859B4 (de) Vergrößerte Kontaktfläche für das Testen von Leiterrahmenstreifen
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102014112174B4 (de) Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben
DE102020101098A1 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE202011051190U1 (de) Sensorbaustein
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE69421750T2 (de) Vergossene Kunststoffverkapselung für elektronische Anordnungen
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102013103351B4 (de) Elektronikmodul
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102014117404A1 (de) Anschlussleiterloses Halbleitergehäuse mit optischer Überprüfungsmöglichkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee