DE19801488B4 - Verfahren zum Zusammenbau eines Halbleiterbausteins - Google Patents

Verfahren zum Zusammenbau eines Halbleiterbausteins Download PDF

Info

Publication number
DE19801488B4
DE19801488B4 DE19801488A DE19801488A DE19801488B4 DE 19801488 B4 DE19801488 B4 DE 19801488B4 DE 19801488 A DE19801488 A DE 19801488A DE 19801488 A DE19801488 A DE 19801488A DE 19801488 B4 DE19801488 B4 DE 19801488B4
Authority
DE
Germany
Prior art keywords
heat transfer
transfer material
semiconductor
wafer
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19801488A
Other languages
English (en)
Other versions
DE19801488A1 (de
Inventor
Kyun Yong Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19801488A1 publication Critical patent/DE19801488A1/de
Application granted granted Critical
Publication of DE19801488B4 publication Critical patent/DE19801488B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren zum Zusammenbau eines Halbleiterbausteins mit den Schritten:
Zersägen eines Wafers (18) zum Bilden von Halbleiterchips (11) mit einer Vielzahl von Kontaktflecken (11a);
Verkleben einer Vielzahl von Leitern (14a) auf der Oberfläche eines Halbleiterchips (11) mittels eines Klebematerials (13);
Verbinden der Kontaktflecken (11a) und der Leiter (14a); und
Vergießen des Halbleiterchips (11), der Leiter (14a) und vorgegebener Abschnitte einschließlich eines Wärmeübertragungsmaterials (12) unter Verwendung eines Gießharzes (6), so dass eine Oberfläche des Wärmeübertragungsmaterials (12) und Oberflächen (14b) der Leiter frei liegen,
dadurch gekennzeichnet, dass das Wärmeübertragungsmaterial (12) an einer Oberfläche des Wafers (18) vor dessen Zersägen zu Halbleiterchips (11) befestigt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Zusammenbau eines Halbleiterbausteins.
  • Wie aus 1 ersichtlich ist, enthält der dem Stand der Technik entsprechende Halbleiterbaustein einen Halbleiterchip 1 mit einer Vielzahl von Bondierungsflecken 1a, ein auf einer Unterseite des Halbleiterchips 1 befestigtes Wärmeübertragungsmaterial 2, eine Vielzahl innerer Leiter 4a, die mittels eines ersten Klebematerials 3 mit beiden Oberkantenseiten des Halbleiterchips 1 verklebt sind, eine Vielzahl äußerer Leiter 4b, die von den inneren Leitern 4a aus nach oben verlaufen, Drähte 5, die die Bondierungsflecken 1a des Halbleiterchips 1 und die inneren Leiter 4a elektrisch verbinden, und ein Gießharz 6, das den Halbleiterchip 1, die inneren und äußeren Leiter 4a und 4b und das Wärmeübertragungsmaterial 2 dichtend kapselt. Die Unterseite des Wärmeübertragungsmaterials und die Oberflächen der äußeren Leiter 4b sind von Gießharz 6 frei.
  • Das dem Stand der Technik entsprechende Verfahren zum Herstellen des in 1 dargestellten Halbleiterbausteins wird nunmehr unter Bezugnahme auf 2A bis 2F erläutert.
  • Zunächst wird ein zweites Klebematerial 9 auf einer Unterseite des Wafers 8 angebracht.
  • Wie aus 2B ersichtlich ist, wird der Wafer 8, auf dessen Unterseite das zweite Klebematerial 9 angebracht ist, mittels einer Diamant-Schleifscheibe zu einer Vielzahl Halbleiterchips 1 zersägt. Das zweite Klebematerial 9 dient hier dazu, zu verhindern, daß die Halbleiterchips 1 bei der Herstellung derselben durch Zersägen des Wafers 8 zerstreut werden. Ein Bondierungspfad (nicht dargestellt) wird auf der Oberfläche des Halbleiterchips 1 ausgeformt.
  • Wie in 2C dargestellt, wird das zweite Klebematerial 9 entfernt, und die äußeren Leiter 4b, die von den inneren Leitern 4a nach oben verlaufen, werden mittels des Klebematerials 3 mit den Oberkantenseiten des Halbleiterchips 1 verklebt.
  • Wie 2D zeigt, wird das Wärmeübertragungsmaterial 2 an der Unterseite des in 2C dargestellten Halbleiterchips 1 befestigt.
  • Wie in 2E dargestellt, werden die Bondierungsflecken 1a des Halbleiterchips 1 und die inneren Leiter 4a elektrisch durch Drähte 5 verbunden.
  • Wie aus 2F ersichtlich ist, werden das Wärmeübertragungsmaterial 2, die inneren Leiter 4a, die äußeren Leiter 4b und vorgegebene Abschnitte einschließlich der Drähte 5 dichtend unter Verwendung des Gießharzes 6 vergossen. Das Vergießen erfolgt dabei auf eine solche Weise, daß die Unterseite des Wärmeübertragungsmaterials 2 und die Oberseiten der äußeren Leiter 4b jeweils frei von Gießharz 6 bleiben, womit die Herstellung des dem Stand der Technik entsprechenden Halbleiterbausteins abgeschlossen ist.
  • Wie oben beschrieben wird das Wärmeübertragungsmaterial bei dem bekannten Halbleitergehäuse jeweils an jedem einzelnen der Halbleiterchips angebracht, wodurch der Herstellungsprozeß komplizierter wird. Da außerdem die Fläche des Wärmeübertragungsmaterials größer ist als die Fläche des Halbleiterchips, wird das Gewicht des Gehäuses größer.
  • DE 40 10 370 A1 und EP 0 499 752 A2 zeigen die Ausbildung einer Wärmesenkeschicht an der Unterseite eines Halbleiterwafers und die anschließende Durchtrennung des Wafers zusammen mit der daran angeordneten Wärmesenkeschicht in einzelne Halbleiterchips. Die letztere der beiden vorstehend genannten Druckschriften zeigt darüber hinaus ein unter der Wärmesenkeschicht angebrachtes Klebeband, an dem die Halbleiterchips hängen bleiben, wenn der Wafer zersägt wird. Die einzelnen Chips können dann von diesem Klebeband abgehoben werden.
  • Mit einer Gussmasse vergossene Halbleiterbausteine sind z.B. aus DE 38 14 469 C2 , DE 44 00 341 A1 und DE 42 31 705 A1 bekannt. In DE 38 14 469 C2 erfolgt die Kontaktierung eines Chips des Halbleiterbausteins über aus dem Gussmaterial herausgeführte Leitungen, deren innere Endbereiche über leitende Materialklumpen in elektrischem Kontakt mit dem Chip stehen. In DE 44 00 341 A1 dienen Bonddrähte zur Verbindung von Anschlussflecken eines Chips des Halbleiterbausteins mit den inneren, vergossenen Enden von Leitungen, deren äußere Enden aus dem Halbleiterbaustein herausgeführt sind. Die Innenbereiche dieser Leiter sind ringsum von dem Gussmaterial umgeben und nicht mit dem Chip verklebt. In DE 42 31 705 A1 ist ein Chip des Halbleiterbausteins über Haltestege an einem Anschlussrahmen gehalten. Die Haltestege sind durch eine Klebstoffverbindung mit dem Chip verbunden.
  • Zur elektrischen Kontaktierung des Chips werden Bonddrähte verwendet, welche zwischen auf der Chipoberfläche vorgesehenen Kontaktflächen und Anschlussleitern verlaufen, deren innere, von dem Chip separierte Enden mit dem Gussmaterial vergossen sind.
    •
  • Aufgabe der Erfindung ist es, ein vereinfachtes Verfahren zur Herstellung eines Halbleiterbausteins anzugeben.
  • Bei der Lösung dieser Aufgabe geht die Erfindung aus von einem Verfahren zum Zusammenbau eines Halbleiterbausteins mit den Schritten: Zersägen eines Wafers zum Bilden von Halbleiterchips mit einer Vielzahl von Kontaktflecken; Verkleben einer Vielzahl von Leitern auf der Oberfläche eines Halbleiterchips mittels eines Klebematerials; Verbinden der Kontaktflecken und der Leiter; und Vergießen des Halbleiterchips, der Leiter und vorgegebener Abschnitte einschließlich eines Wärmeübertragungsmaterials unter Verwendung eines Gießharzes, so dass eine Oberfläche des Wärmeübertragungsmaterials und Oberflächen der Leiter frei liegen. Wie aus DE 38 14 469 C2 bekannt. Erfindungsgemäß ist dabei vorgesehen, dass das Wärmeübertragungsmaterial an einer Oberfläche des Wafers vor dessen Zersägen zu Halbleiterchips befestigt wird.
    •
  • Bevorzugte Ausgestaltungen dieses Verfahrens sind in den abhängigen Unteransprüchen 2–8 angegeben.
  • Die Erfindung wird nachfolgend anhand der beigefügten Zeichnungen näher erläutert: Es stellen dar:
  • 1 eine waagrechte Querschnittansicht eines dem Stand der Technik entsprechenden Halbleiterbausteins;
  • 2A bis 2F Querschnittansichten des Herstellungsverfahrens für ein dem Stand der Technik entsprechenden Halbleiterbaustein;
  • 3 eine waagrechte Querschnittansicht eines der vorliegenden Erfindung entsprechenden Halbleiterbausteins; und
  • 4A bis 4E Querschnittansichten des Herstellungsverfahrens für einen der vorliegenden entsprechenden Halbleiterbaustein.
  • Der Halbleiterbaustein gemäß der vorliegenden Erfindung wird nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.
  • Wie aus 3 ersichtlich ist, weist der Halbleiterbaustein gemäß der vorliegenden Erfindung folgendes auf: einen Halbleiterchip 11, auf dessen Oberfläche eine Vielzahl Bondierungsflecken 11a ausgeformt sind, ein auf der Unterseite des Halbleiterchips 11 befestigtes Wärmeübertragungsmaterial 12, eine Vielzahl innerer Leiter 14a, die an beiden Oberkantenseiten des Halbleiterchips 11 mittels eines Klebematerials 13 befestigt sind, eine Vielzahl äußerer Leiter 14b, die von den inneren Leiter 14a nach oben verlaufen, eine Vielzahl Drähte (oder Kontaktwarzen) 15, die die Bondierungsflecken 11a und die inneren Leiter 14a elektrisch verbinden, und ein Gießharz 16 zum dichtenden Vergießen der Leiter 14a und 14b und vorgegebener Abschnitte einschließlich des Wärmeübertragungsmaterials 12. Die Unterseite des Wärmeübertragungsmaterials 12 und die äußeren Leiter 14b sind von Gießharz 16 frei.
  • Das Verfahren zum Herstellen des Halbleiterbausteins gemäß der vorliegenden Erfindung wird nunmehr unter Bezugnahme auf 4A bis 4E erläutert.
  • Zunächst wird wie in 4A dargestellt das Wärmeübertragungsmaterial 12 an der Unterseite des Wafers 18 und die Isolierschicht 19 auf der Unterseite des Wärmeübertragungsmaterials 12 befestigt. Das Wärmeübertragungsmaterial 12 besteht aus einem leitfähigen Material, z.B. Kupfer, einer Legierung aus Kupfer und Nickel, Aluminium etc.
  • Wie aus 4B ersichtlich ist, wird zum Zersägen des Wafers in eine Vielzahl Halbleiterchips 11 allgemein eine Diamant-Schleifscheibe verwendet. In diesem Fall werden das Wärmeübertragungsmaterial 12 und die Isolierschicht 19 gleichzeitig zersägt (Sägeprozeß). Die Isolierschicht 19 verhindert, daß die Halbleiterchips 11 beim Zersägen des Wafers 18 zerstreut werden, und besteht aus Polyimid etc. Der Fleck (nicht dargestellt) ist auf dem Halbleiterchip 11 nicht ausgeformt.
  • Wie 4C zeigt, wird die Isolierschicht 19 entfernt, und die inneren Leiter 14a sowie die äußeren Leiter 14b, die von den inneren Leitern 14a nach oben verlaufen, werden unter Verwendung des Klebematerials 13 (Druckklebeprozeß) mit beiden Oberkantenseiten des Halbleiterchips 11 verklebt. Das Klebematerial 13 besteht aus einem Polyimidfilm.
  • Wie in 4D dargestellt, werden die Bondierungsflecken 11a des Halbleiterchips 11 und die inneren Leiter 14a mittels der Drähte 15 (oder Kontaktwarzen (nicht dargestellt)) (Drahtbondierungsprozeß) elektrisch verbunden.
  • Wie aus 4E ersichtlich ist, werden das Wärmeübertragungsmaterial 12, die inneren Leiter 14a, die äußeren Leiter 14b und vorgegebene Abschnitte einschließlich der Drähte 15 unter Verwendung des Gießharzes 16 vergossen. Dabei bleiben die Unterseite des Wärmeübertragungsmaterials 12 und die Oberflächen der äußeren Leiter 14b von Gießharz 16 frei, womit die Herstellung des erfindungsgemäßen Halbleiterbausteins abgeschlossen ist.
  • Da bei dem erfindungsgemäßen Halbleiterbaustein wie oben beschrieben das Wärmeübertragungsmaterial an der Unterseite des Wafers befestigt ist und dann zusammen mit diesem zersägt wird, wird der Herstellungsprozeß des Halbleiterbausteins vereinfacht. Darüber hinaus wird das Gewicht des Halbleiterbausteins durch Minimieren der Fläche des Wärmeübertragungsmaterials verringert.

Claims (8)

  1. Verfahren zum Zusammenbau eines Halbleiterbausteins mit den Schritten: Zersägen eines Wafers (18) zum Bilden von Halbleiterchips (11) mit einer Vielzahl von Kontaktflecken (11a); Verkleben einer Vielzahl von Leitern (14a) auf der Oberfläche eines Halbleiterchips (11) mittels eines Klebematerials (13); Verbinden der Kontaktflecken (11a) und der Leiter (14a); und Vergießen des Halbleiterchips (11), der Leiter (14a) und vorgegebener Abschnitte einschließlich eines Wärmeübertragungsmaterials (12) unter Verwendung eines Gießharzes (6), so dass eine Oberfläche des Wärmeübertragungsmaterials (12) und Oberflächen (14b) der Leiter frei liegen, dadurch gekennzeichnet, dass das Wärmeübertragungsmaterial (12) an einer Oberfläche des Wafers (18) vor dessen Zersägen zu Halbleiterchips (11) befestigt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Wärmeübertragungsmaterial (12) aus einem leitfähigem Material besteht.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das leitfähige Material aus Kupfer, einer Legierung aus Kupfer und Nickel oder Aluminium besteht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Klebematerial (13) aus einem Polyimidfilm besteht.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Isolierschicht (19) am Wärmeübertragungsmaterial (12) vor dem Zersägen des Wafers (18) befestigt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Isolierschicht (19) vor dem Vergießen entfernt wird.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Isolierschicht (19) nach dem Vergießen entfernt wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Isolierschicht (19) aus Polyimid besteht.
DE19801488A 1997-02-11 1998-01-16 Verfahren zum Zusammenbau eines Halbleiterbausteins Expired - Fee Related DE19801488B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR3990/97 1997-02-11
KR1019970003990A KR19980067735A (ko) 1997-02-11 1997-02-11 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
DE19801488A1 DE19801488A1 (de) 1998-08-20
DE19801488B4 true DE19801488B4 (de) 2004-10-21

Family

ID=19496767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19801488A Expired - Fee Related DE19801488B4 (de) 1997-02-11 1998-01-16 Verfahren zum Zusammenbau eines Halbleiterbausteins

Country Status (3)

Country Link
JP (1) JP2838703B2 (de)
KR (1) KR19980067735A (de)
DE (1) DE19801488B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9804418B2 (en) * 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
EP0499752A2 (de) * 1991-02-12 1992-08-26 Mitsubishi Denki Kabushiki Kaisha Verfahren zum Zerteilen eines Halbleiterwafers, der eine Halbleiterschicht und eine Metallschicht aufweist, in Chips
DE3814469C2 (de) * 1987-04-30 1992-12-03 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE4231705A1 (de) * 1992-09-22 1994-03-24 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu dessen Herstellung
DE4400341A1 (de) * 1993-01-08 1994-07-14 Mitsubishi Electric Corp Halbleitervorrichtung
DE19543245A1 (de) * 1994-12-12 1996-06-13 Motorola Inc Halbleitervorrichtung mit flammgespritzter Wärmeausbreitungsschicht und Verfahren für deren Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3814469C2 (de) * 1987-04-30 1992-12-03 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
EP0499752A2 (de) * 1991-02-12 1992-08-26 Mitsubishi Denki Kabushiki Kaisha Verfahren zum Zerteilen eines Halbleiterwafers, der eine Halbleiterschicht und eine Metallschicht aufweist, in Chips
DE4231705A1 (de) * 1992-09-22 1994-03-24 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu dessen Herstellung
DE4400341A1 (de) * 1993-01-08 1994-07-14 Mitsubishi Electric Corp Halbleitervorrichtung
DE19543245A1 (de) * 1994-12-12 1996-06-13 Motorola Inc Halbleitervorrichtung mit flammgespritzter Wärmeausbreitungsschicht und Verfahren für deren Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LINDHOLM jun., A. and PETERSON, L.: "Polyimide or KTFR in kerf during dicing/chip sawing", IBM Technical Disclosure Bulletin, Vol. 27, No. 4A, 1984, S. 1962-1963 *
US-Z.: TRIGWELL, S.: "Die attach materials and methods", Solid State Technology, April 1995, S. 63-68 *

Also Published As

Publication number Publication date
KR19980067735A (ko) 1998-10-15
DE19801488A1 (de) 1998-08-20
JP2838703B2 (ja) 1998-12-16
JPH10229095A (ja) 1998-08-25

Similar Documents

Publication Publication Date Title
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4337675B4 (de) Verfahren zur Herstellung von stapelbaren Halbleitergehäusen
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE4133183B4 (de) Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE19645568B4 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE3635375C2 (de)
DE3243689A1 (de) Halbleitervorrichtung
DE202018104349U1 (de) Lichtabgabevorrichtungs-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee