DE202018104347U1 - Vorgeformte Leiterrahmen-Vorrichtung - Google Patents

Vorgeformte Leiterrahmen-Vorrichtung Download PDF

Info

Publication number
DE202018104347U1
DE202018104347U1 DE202018104347.1U DE202018104347U DE202018104347U1 DE 202018104347 U1 DE202018104347 U1 DE 202018104347U1 DE 202018104347 U DE202018104347 U DE 202018104347U DE 202018104347 U1 DE202018104347 U1 DE 202018104347U1
Authority
DE
Germany
Prior art keywords
lead frame
leadframe
units
preformed
mold layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202018104347.1U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Chang Wah Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chang Wah Technology Co Ltd filed Critical Chang Wah Technology Co Ltd
Publication of DE202018104347U1 publication Critical patent/DE202018104347U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Vorgeformte Leiterrahmen-Vorrichtung, umfassend einen Leiterrahmen (2) mit einer Vielzahl voneinander beabstandeter Leiterrahmen-Einheiten (21), einen Rahmungsabschnitt (23), der alle Leiterrahmen-Einheiten (21) umschließt und von den Leiterrahmen-Einheiten (21) beabstandet ist, und einen zwischen den Leiterrahmen-Einheiten (21) und dem Rahmungsabschnitt (23) ausgebildeten Spalt (210), wobei jede der Leiterrahmen-Einheiten (21) eine Leiterrahmen-Oberseite (211) aufweist, die dazu dient, einen Halbleiterchip zu tragen, und eine der Leiterrahmen-Oberseite (211) gegenüberliegende Leiterrahmen-Unterseite (212), dadurch gekennzeichnet, dass:eine erste Formschicht (3), die den Spalt (210) füllt und eine zu den Leiterrahmen-Unterseiten (212) der Leiterrahmen-Einheiten (21) koplanare Formschicht-Unterseite (32) aufweist, wobei die erste Formschicht (3) überdies eine Vielzahl von Lötnuten (33) umfasst, die sich jeweils durch den Spalt (210) erstrecken und von der Formschicht-Unterseite (32) eingerückt sind, wobei jede der Lötnuten (33) mindestens ein Ende aufweist, das mit einer der Leiterrahmen-Einheiten (21) verbunden ist.

Description

  • Die Offenbarung betrifft eine Leiterrahmen-Vorrichtung, insbesondere eine vorgeformte Leiterrahmen-Vorrichtung mit einer Vielzahl von Lötnuten.
  • Einhergehend mit dem Trend zu Mikrominiaturisierung elektronischer Geräte werden Halbleiterbauelementgehäuse als multifunktionale Vorrichtungen hergestellt, was eine höhere Packagedichte und niedrigere Produktionskosten zur Folge hat. Eine Leuchtdiode (LED) z.B. wird aufgrund ihrer mikronisierten Größe, der größeren Energieeffizienz, einer längeren Lebensdauer und kürzeren Antwortzeit bereits in großem Umfang als Lichtquelle verwendet, so dass sie eine herkömmliche Lichtquelle, wie etwa eine Glühlampe, ersetzt. Auf dem Gebiet der Halbleiterbauelementgehäuse werden jedoch hinsichtlich der Verkürzung der Antwortzeit und der Erhöhung der Zuverlässigkeit von LED-Gehäusen noch weitere Verbesserungen angestrebt.
  • Um die Packagedichte zu erhöhen und die Packagegröße zu verringern, ist ein herkömmliches Halbleiterbauelementgehäuse mit einem QFN-(Quad flat no-lead)-Leiterrahmen an einer Unterseite des QFN-Leiterrahmen mit Lötstellen versehen. Wenn die Lötstellen des herkömmlichen Halbleiterbauelementgehäuses jedoch dazu bestimmt sind, mit externen Bauelementen elektrisch verbunden zu werden, kann die Qualität der Lötstellen und die Vollständigkeit der elektrischen Verbindung zwischen den Lötstellen und den externen Bauteilen nicht einfach durch eine Sichtprüfung kontrolliert werden.
  • Daher besteht eine Aufgabe der Offenbarung darin, eine vorgeformte Leiterrahmen-Vorrichtung bereitzustellen, die mindestens einen der Nachteile des Standes der Technik beseitigen kann.
  • Gemäß der Offenbarung umfasst die vorgeformte Leiterrahmen-Vorrichtung einen Leiterrahmen und eine erste Formschicht.
  • Der Leiterrahmen umfasst eine Vielzahl voneinander beabstandeter Leiterrahmen-Einheiten, einen Rahmungsabschnitt, der alle Leiterrahmen-Einheiten beabstandet umschließt, und einen zwischen den Leiterrahmen-Einheiten und dem Rahmungsabschnitt ausgebildeten Spalt. Jede der Leiterrahmen-Einheiten weist eine Leiterrahmen-Oberseite auf, die geeignet ist, einen Halbleiterchip zu tragen, und eine der Leiterrahmen-Oberseite gegenüberliegende Leiterrahmen-Unterseite.
  • Die erste Formschicht füllt den Spalt und weist eine Unterseite auf, die koplanar zu den Leiterrahmen-Unterseiten der Leiterrahmen-Einheiten ist. Überdies weist die erste Formschicht eine Vielzahl von Lötnuten auf, die sich jeweils durch den Spalt erstrecken und von der Formschicht-Unterseite eingerückt sind. Jede der Lötnuten weist mindestens ein Ende auf, das mit einer der Leiterrahmen-Einheiten verbunden ist.
  • Weitere Merkmale und Vorteile der Offenbarung werden anhand der folgenden detaillierten Beschreibung der Ausgestaltungen unter Bezugnahme auf die Begleitzeichnungen ersichtlich, wobei:
    • 1 eine perspektivische Draufsicht einer ersten Ausgestaltung einer vorgeformten Leiterrahmen-Vorrichtung gemäß der Offenbarung ist;
    • 2 eine perspektivische Unteransicht der ersten Ausgestaltung ist;
    • 3 eine schematische Querschnittsansicht entlang der in 1 dargestellten Linie III-III ist;
    • 4 eine perspektivische Ansicht einer Leiterrahmen-Einheit ist, die gemäß der ersten Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung singularisiert ist;
    • die 5A bis 5D perspektivische Ansichten aufeinanderfolgender Schritte eines Verfahrens zur Herstellung der ersten Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung sind;
    • 6 eine zweite Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung gemäß der Offenbarung zeigt;
    • 7 eine schematische Querschnittsansicht entlang der in 6 dargestellten Linie VII-VII ist;
    • 8 eine perspektivische Ansicht einer Leiterrahmen-Einheit ist, die gemäß der zweiten Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung singularisiert ist;
    • 9 eine schematische Querschnittsansicht der zweiten Ausgestaltung ist, die überdies eine untere Galvanisierschicht umfasst;
    • 10 eine schematische Querschnittsansicht der in 9 dargestellten zweiten Ausgestaltung ist, die überdies eine obere Galvanisierschicht umfasst;
    • 11 eine schematische Querschnittsansicht der in 9 dargestellten zweiten Ausgestaltung ist, die überdies eine Nut-Galvanisierschicht umfasst;
    • 12 eine schematische Querschnittsansicht der in 10 dargestellten zweiten Ausgestaltung ist, die überdies eine Nut-Galvanisierschicht umfasst;
    • 13 eine schematische Querschnittsansicht der ersten Ausgestaltung ist, die überdies eine untere Galvanisierschicht umfasst;
    • 14 eine schematische Querschnittsansicht der in 13 dargestellten ersten Ausgestaltung ist, die überdies eine obere Galvanisierschicht umfasst;
    • 15 eine schematische Querschnittsansicht der in 13 dargestellten ersten Ausgestaltung ist, die überdies eine Nut-Galvanisierschicht umfasst; und
    • 16 eine schematische Querschnittsansicht der in 14 dargestellten ersten Ausgestaltung ist, die überdies eine Nut-Galvanisierschicht.
  • Bevor die Offenbarung detailliert beschrieben wird, wird darauf hingewiesen, dass Referenznummern oder die letzten Stellen der Referenznummern, wo dies für zweckmäßig erachtet wurde, in den Figuren wiederholt worden sind, um übereinstimmende oder vergleichbare Elemente zu bezeichnen, die optional ähnliche Eigenschaften aufweisen.
  • In den 1 bis 3 ist eine erste Ausgestaltung eines vorgeformten Leiterrahmens gemäß der Offenbarung dargestellt, der zur Verkapselung von Halbleiterchips (nicht dargestellt), wie etwa Leuchtdioden-(LED)-Chips oder Integrated Circuit (IC) Chips, geeignet ist. Der vorgeformte Leiterrahmen umfasst einen Leiterrahmen 2 und eine erste Formschicht 3.
  • Der Leiterrahmen 2 besteht aus einem Metallmaterial, das ausgewählt ist aus der Gruppe bestehend aus Kupfer, einer Kupferbasislegierung, einer Eisen-Nickel-Legierung und Kombinationen davon. Der Leiterrahmen 2 umfasst eine Vielzahl voneinander beabstandeter Leiterrahmen-Einheiten 21, einen Rahmungsabschnitt 23, der alle Leiterrahmen-Einheiten 21 beabstandet umschließt, und einen Spalt 210, der zwischen den Leiterrahmen-Einheiten 21 und dem Rahmungsabschnitt 23 ausgebildet ist. Die Leiterrahmen-Einheiten 21 können in einer Reihe angeordnet sein. Jede der Leiterrahmen-Einheiten 21 weist eine Leiterrahmen-Oberseite 211 auf, die geeignet ist, mindestens einen der Halbleiterchips zu tragen, und eine der Leiterrahmen-Oberseite 211 gegenüberliegende Leiterrahmen-Unterseite 212.
  • Wie in 5 dargestellt, umfasst jede der Leiterrahmen-Einheiten 21 insbesondere mindestens zwei, durch den Spalt 210 voneinander beabstandete Kontaktelektroden 213. In jeder der Leiterrahmen-Einheiten 21 weisen die Kontaktelektroden 213 Unterseiten 212' auf, die zusammenwirkend die Leiterrahmen-Unterseite 212 bilden, sowie Oberseiten 211', die zusammenwirkend die Leiterrahmen-Oberseite 211 bilden. Mindestens eine der Oberseiten 211' mindestens einer der Kontaktelektroden 213 der Leiterrahmen-Einheiten 21, dient dazu, den Halbleiterchip (nicht dargestellt) zu tragen. Gemäß der ersten Ausgestaltung beträgt die Anzahl der Kontaktelektroden 213 jeder der Leiterrahmen-Einheiten 21 beispielhaft zwei.
  • Die erste Formschicht 3 füllt den Spalt 210, so dass die Leiterrahmen-Einheiten 21 und der Rahmungsabschnitt 23 durch die erste Formschicht 3 miteinander verbunden sind, wobei die Leiterrahmen-Unterseite 212 und die Leiterrahmen-Oberseite 211 der Leiterrahmen-Einheiten 21 von der ersten Formschicht 3 nach außen freiliegen.
  • Die erste Formschicht 3 ist insbesondere auf dem Leiterrahmen 2 aufgeformt. Die erste Formschicht 3 weist eine zu den Leiterrahmen-Unterseiten 212 der Leiterrahmen-Einheiten 21 des Leiterrahmens 2 koplanare Formschicht-Unterseite 32 auf und eine zu den Leiterrahmen-Oberseiten 211 der Leiterrahmen-Einheiten 21 koplanare Formschicht-Oberseite 31. Überdies weist die erste Formschicht 3 eine Vielzahl von Lötnuten 33 auf, die sich jeweils horizontal und durch den Spalt 210 erstrecken und von der Formschicht-Unterseite 32 eingerückt sind. Jede der Lötnuten 33 weist mindestens eine Ende 330, das mit einer der Leiterrahmen-Einheiten 21 verbunden ist. Jede der Kontaktelektroden 213 ist mit mindestens einer der Lötnuten 33 verbunden. Gemäß der ersten Ausgestaltung weist jede der Lötnuten 33 zwei einander gegenüberliegend angeordnete Enden 330 auf. Bei jeder der Lötnuten 33, die zwischen dem Rahmungsabschnitt 23 und den Leiterrahmen-Einheiten 21 ausgebildet sind, ist eines der zwei Enden 330 mit einer entsprechenden Kontaktelektrode 213 verbunden, wobei das andere der Enden 330 mit dem Rahmungsabschnitt 23 verbunden ist. Bei jeder der zwischen einer der Kontaktelektroden 213 jeder der Leiterrahmen-Einheiten 21 und einer benachbarten Kontaktelektrode 213 einer benachbarten Leiterrahmen-Einheit 21 ausgebildeten Lötnuten 33 sind die zwei Enden 330 der Lötnut 33 jeweils mit einer benachbarten Kontaktelektrode 213 verbunden. Die Lötnuten 33 sind auf dem Gebiet der Halbleitermontage als Solder Seen Terminal (SST) bekannt.
  • Gemäß einer Ausgestaltung weist jede der Kontaktelektroden 213 mindestens eine freiliegende Fläche 214 auf, die in einer entsprechenden Lötnut 33 von der Formschicht-Unterseite 32 freiliegt. Die freiliegende Fläche 214 jeder der Kontaktelektroden 213 kann eine konkave oder schräge Fläche sein, so dass ein auf die Formschicht-Unterseiten 32 der Kontaktelektroden 213 aufgetragenes flüssiges Material, wie z.B. ein leitfähiger Klebstoff oder ein Lötmaterial, fließen kann. Gemäß der ersten Ausgestaltung sind die freiliegenden Flächen 214 der Kontaktelektroden 213 beispielhaft konkav ausgebildet. Da die Formschicht-Oberseite 31 zudem koplanar zu den Leiterrahmen-Oberseiten 211 der Leiterrahmen-Einheiten 21 ist und die Formschicht-Unterseite 32 koplanar zu den Leiterrahmen-Unterseiten 212 der Leiterrahmen-Einheiten 21, ist die vorgeformte Leiterrahmen-Vorrichtung gemäß der ersten Ausgestaltung plattenförmig.
  • Wie in 3 umfasst jede der Leiterrahmen-Einheiten 21 gemäß der ersten Ausgestaltung zwei Kontaktelektroden 213. Der zwischen den Leiterrahmen-Einheiten 21 und dem Rahmungsabschnitt 23 ausgebildete Spalt 210, der mit der ersten Formschicht 3 gefüllt ist, dient als Dicing-Bereich (X) und ist durch eine Reißlinie (nicht dargestellt) definiert. Nachdem die Halbleiterchips (nicht dargestellt) auf der vorgeformten Leiterrahmen-Vorrichtung montiert worden sind, wird eine Vielzahl von Halbleiterbauelement-Packages mittels Dicing entlang der Reißlinie vereinzelt.
  • Wie in 4 dargestellt, umfasst jedes der singularisierten Halbleiterbauelement-Packages (nur eines ist dargestellt) die Leiterrahmen-Einheit 21, welche von der ersten Formschicht 3 umschlossen ist, in der die Lötnuten 33 ausgebildet sind. Die Qualität des Lötmaterials (nicht dargestellt) das in den Lötnuten 33 und mit der Leiterrahmen-Einheit 21 verbunden ist, kann anhand der Lötnuten 33 mittels Sichtprüfung kontrolliert werden.
  • Nachdem die erste Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung hergestellt worden ist, wird - wie in den 5A bis 5D dargestellt - ein elektrisch leitfähiges Substrat geätzt, das aus einem Material gefertigt werden kann, das ausgewählt ist aus der Gruppe bestehend aus Kupfer, einer Kupferbasislegierung, einer Eisen-Nickel-Legierung und Kombinationen davon, um ein Leiterrahmen-Halbfertigprodukt 100A zu bilden.
  • Das Leiterrahmen-Halbfertigprodukt 100A umfasst den Rahmungsabschnitt 23, eine Vielzahl der von dem Rahmungsabschnitt 23 umschlossenen beabstandeten Leiterrahmen-Einheiten 21 und eine Vielzahl beabstandeter Verbindungsabschnitte 102. Jede der Leiterrahmen-Einheiten 21 umfasst zwei voneinander beabstandete Kontaktelektroden 213. Die Kontaktelektroden 213 sind in einer Reihe angeordnet, wobei jede der Kontaktelektroden 213 die Oberseite 211' und die der Oberseite 211' gegenüberliegende Unterseite 212' aufweist. Ein Teil der Verbindungsabschnitte 102 zwischen einer der Kontaktelektroden 213 jeder der Leiterrahmen-Einheiten 21 und einer benachbarten Kontaktelektrode 213 einer benachbarten Leiterrahmen-Einheit 21 verbunden, und der andere Teil der Verbindungsabschnitte 102 ist zwischen dem Rahmungsabschnitt 23 und den benachbarten Kontaktelektroden 213 der Leiterrahmen-Einheiten 21 verbunden. Folglich ist das Leiterrahmen-Halbfertigprodukt 100A einstückig mit dem Rahmungsabschnitt 23 und den miteinander verbundenen Leiterrahmen-Einheiten 21 ausgebildet und zwischen dem Rahmungsabschnitt 23 und den Leiterrahmen-Einheiten 21 mit dem Spalt 210 versehen. Anschließend wird das Leiterrahmen-Halbfertigprodukt 100A in eine Form verbracht (nicht dargestellt), wonach ein Verkapselungsmaterial in den Spalt 210 gefüllt wird, das die Verbindungsabschnitte 102 bedeckt, jedoch nicht die Ober- und Unterseiten 211', 212' der Kontaktelektroden 213; anschließend folgt das Aushärten des Verkapselungsmaterials, so dass die erste Formschicht 3 gebildet wird. Die 5B und 5C sind jeweils Draufsichten und Unteransichten des Leiterrahmen-Halbfertigprodukts 100A, das die erste Formschicht 3 mit der Formschicht-Oberseite 31 und der Formschicht-Unterseite 32 umfasst.
  • Schließlich werden die Verbindungsabschnitte 102 geätzt, um die von der Formschicht-Unterseite 32 eingerückten Lötnuten 33 auszubilden (wie in 5D dargestellt). Somit ist die erste Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung hergestellt.
  • In den 6 und 7 ist die zweite Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung gemäß der Offenbarung dargestellt. Die vorgeformte Leiterrahmen-Vorrichtung weist eine ähnliche Struktur wie die der ersten Ausgestaltung auf und umfasst zudem eine auf der Formschicht-Oberseite 31 ausgebildete zweite Formschicht 36.
  • Die zweite Formschicht 36 bedeckt teilweise die Leiterrahmen-Oberseite 211 jeder der Leiterrahmen-Einheiten 21, jedoch nicht den Rahmungsabschnitt 23. Die zweite Formschicht 36 und die von der zweiten Formschicht 36 freiliegenden Leiterrahmen-Oberseiten 211 definieren zusammenwirkend Aufnahmebereiche 34 für die Halbleiterchips.
  • Gemäß einer Ausgestaltung kann die zweite Formschicht 36 lichtreflexiv sein. Wenn die in den Aufnahmebereichen jeweils angeordneten Halbleiterchips Leuchtchips sind, können durch die zweite Formschicht 36 mehrfache Reflexionen des von den Leuchtchips emittierten Lichts erzeugt werden, so dass die Lichtauskopplungseffizienz der Leuchtchips erhöht werden kann.
  • Wie in den 7 und 8 dargestellt, ist jedes der vereinzelten Halbleiterbauelement-Packages (nur eines ist dargestellt) entlang der Reißlinie (nicht dargestellt) geschnitten, die in dem Dicing-Bereich (X) der in 7 dargestellten zweiten Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung definiert ist. Das Halbleiterbauelement-Package umfasst die Leiterrahmen-Einheit 21, die von der ersten Formschicht 3, in der die Lötnuten 33 ausgebildet sind, umschlossen ist, und die auf der ersten Formschicht 3 ausgebildete zweite Formschicht 36, welche die Leiterrahmen-Oberseite 211 teilweise bedeckt. Die Qualität des in den Lötnuten 33 angeordneten und mit der Leiterrahmen-Einheit 21 verbundenen Lötmaterials(nicht dargestellt) kann mittels der Lötnuten 33 gleichermaßen durch eine Sichtprüfung kontrolliert werden.
  • Die zweite Ausgestaltung der in 6 dargestellten vorgeformten Leiterrahmen-Vorrichtung wird auf eine ähnliche Weise hergestellt wie die erste Ausgestaltung, wobei die Form so geformt sein kann, dass die erste und die zweite Formschicht 3, 36 gleichzeitig und einstückig ausgebildet werden. Alternativ können die erste und die zweite Formschicht 3, 36 nacheinander in unterschiedlichen Formen geformt werden, wobei sie aus dem gleichen oder aus unterschiedlichen polymeren Verkapselungsmaterialien gefertigt werden können. Wenn die zweite Formschicht 36 lichtreflexiv sein soll, können die lichtreflektierenden Partikel in den polymeren Verkapselungsmaterialien enthalten sein, die zur Herstellung der zweiten Formschicht 36 verwendet werden. Da die Form(en) und die lichtreflektierenden Partikel an sich nicht die wesentlichen Merkmale der Offenbarung und Fachleuten gut bekannt sind, werden der Kürze halber diesbezüglich keine weiteren Details genannt.
  • Zu beachten ist, dass die erste und die zweite Ausgestaltung zudem ein Filmplattierungsverfahren umfassen können, das nach der Herstellung der ersten Formschicht 3 (erste Ausgestaltung) oder nach der Herstellung der ersten und der zweiten Formschicht 3, 36 (zweite Ausgestaltung) durchgeführt wird. Mindestens eine Galvanisierschicht, die aus einem von dem Material der Leiterrahmen-Einheiten 21 verschiedenen Material besteht, kann mindestens auf den Leiterrahmen-Unterseiten 212, den Leiterrahmen-Oberseiten 211 oder den konkaven Flächen 214 aufgebracht sein. Die Galvanisierschicht kann aus einem Metall oder einer Legierung bestehen. Die Galvanisierschicht kann aus einem Material hergestellt werden, das ausgewählt ist aus der Gruppe bestehend aus Nickel, Palladium, Silber, Gold und Kombinationen davon; sie kann in Form einer Einzelschicht oder einer mehrschichtigen Struktur aufgebracht werden. Durch die Galvanisierschicht können die Haftung der vorgeformten Leiterrahmen-Vorrichtung an Drähten und einem Verkapselungsmaterial sowie die Zuverlässigkeit der vorgeformten Leiterrahmen-Vorrichtung bei dem anschließenden Drahtbonden und der Verkapselung erhöht werden.
  • Wie in 9 dargestellt umfasst die zweite Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung in einer Ausgestaltung zudem eine untere Galvanisierschicht 41, die auf den Leiterrahmen-Unterseiten 212 der Leiterrahmen-Einheiten 21 ausgebracht ist.
  • Wie in 10 dargestellt, ist auf den Leiterrahmen-Oberseiten 211 der in 9 dargestellten Leiterrahmen-Einheiten 21, dort wo die erste und die zweite Formschicht 3, 36 nicht ausgebildet sind, eine obere Galvanisierschicht 42 aufgebracht.
  • Wie in 11 dargestellt, umfasst die in 9 dargestellte zweite Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung überdies eine Nut-Galvanisierschicht 43, die mindestens auf einer konkaven Fläche 214 jeder der Kontaktelektroden 213 aufgebracht ist.
  • Wie in 12 dargestellt, kann die Nut-Galvanisierschicht 43 alternativ auf der mindestens einen konkaven Fläche 214 jeder der Kontaktelektroden 213 der in 10 dargestellten vorgeformten Leiterrahmen-Vorrichtung aufgebracht sein.
  • Wie in den 13 bis 16 dargestellt, kann die erste Ausgestaltung der vorgeformten Leiterrahmen-Vorrichtung in ähnlicher Weise wie die zweite Ausgestaltung überdies die untere Galvanisierschicht 41, die obere Galvanisierschicht 42 und/oder die Nut-Galvanisierschicht 43 umfassen. D.h., die obere Galvanisierschicht 42 wird auf den zu der Formschicht-Oberseite 31 der ersten Formschicht 3 koplanaren Leiterrahmen-Oberseiten 211 der Leiterrahmen-Einheiten 21 aufgebracht.
  • Bei jedem vereinzelten Halbleiterbauelement-Package, das mittels der offenbarungsgemäßen vorgeformten Leiterrahmen-Vorrichtung hergestellt wird, können die Qualität der Lötung und die Vollständigkeit der elektrischen Verbindungen zwischen den Lötstellen und den externen Bauteilen aufgrund der Integrierung der Lötnuten 33 durch eine Sichtprüfung kontrolliert werden.
  • In der obigen Beschreibung wurden für ein gründliches Verständnis der Ausgestaltungen zahlreiche zahlreiche spezifische Einzelheiten erläutert. Der Fachmann wird jedoch erkennen, dass eine oder mehrere andere Ausgestaltungen verwirklicht werden können, wenn einige dieser Einzelheiten weggelassen werden. Zudem wird darauf hingewiesen, dass Verweisungen in dieser Beschreibung auf „eine Ausgestaltung“, eine Ausgestaltung mit Angabe einer Ordnungszahl usw. bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder Eigenschaft in die Anwendung der Offenbarung einbezogen werden kann. Ferner ist zu beachten, dass in der Beschreibung mitunter verschiedene Merkmale in einer einzigen Ausgestaltung, Figur oder deren Erläuterung zusammengefasst wurden, um die Offenbarung zu straffen und das Verständnis der verschiedenen erfindungsgemäßen Aspekte zu unterstützen, und dass bei der Anwendung der Offenbarung gegebenenfalls ein oder mehrere Merkmale oder spezielle Details einer Ausgestaltung zusammen mit einem oder mehreren Merkmalen oder speziellen Details einer anderen Ausgestaltung verwendet werden können.

Claims (14)

  1. Vorgeformte Leiterrahmen-Vorrichtung, umfassend einen Leiterrahmen (2) mit einer Vielzahl voneinander beabstandeter Leiterrahmen-Einheiten (21), einen Rahmungsabschnitt (23), der alle Leiterrahmen-Einheiten (21) umschließt und von den Leiterrahmen-Einheiten (21) beabstandet ist, und einen zwischen den Leiterrahmen-Einheiten (21) und dem Rahmungsabschnitt (23) ausgebildeten Spalt (210), wobei jede der Leiterrahmen-Einheiten (21) eine Leiterrahmen-Oberseite (211) aufweist, die dazu dient, einen Halbleiterchip zu tragen, und eine der Leiterrahmen-Oberseite (211) gegenüberliegende Leiterrahmen-Unterseite (212), dadurch gekennzeichnet, dass: eine erste Formschicht (3), die den Spalt (210) füllt und eine zu den Leiterrahmen-Unterseiten (212) der Leiterrahmen-Einheiten (21) koplanare Formschicht-Unterseite (32) aufweist, wobei die erste Formschicht (3) überdies eine Vielzahl von Lötnuten (33) umfasst, die sich jeweils durch den Spalt (210) erstrecken und von der Formschicht-Unterseite (32) eingerückt sind, wobei jede der Lötnuten (33) mindestens ein Ende aufweist, das mit einer der Leiterrahmen-Einheiten (21) verbunden ist.
  2. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jede der Leiterrahmen-Einheiten (21) mindestens zwei durch den Spalt (210) voneinander beabstandete Kontaktelektroden (213) umfasst, wobei jede der Kontaktelektroden (213) mit mindestens einer der Lötnuten (33) verbunden ist.
  3. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass jede der Kontaktelektroden (213) mindestens eine konkave Fläche (214) aufweist, die in einer entsprechenden der Lötnuten (33) von der Formschicht-Unterseite (32) freiliegt.
  4. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Formschicht (3) eine zu den Leiterrahmen-Oberseiten (211) der Leiterrahmen-Einheiten (21) koplanar angeordnete Formschicht-Oberseite (31) umfasst.
  5. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 4, zudem gekennzeichnet durch eine auf der Formschicht-Oberseite (31) der ersten Formschicht (3) ausgebildete zweite Formschicht (36), wobei die zweite Formschicht (36) die Leiterrahmen-Oberseite (211) jeder der Leiterrahmen-Einheiten (21) teilweise bedeckt und den Rahmungsabschnitt (23) nicht bedeckt.
  6. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Formschicht (36) lichtreflexiv ist.
  7. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruchs 5 oder 6, zudem durch eine untere Galvanisierschicht (41) gekennzeichnet, die auf den Leiterrahmen-Unterseiten (212) der Leiterrahmen-Einheiten (21) aufgebracht ist und aus einem Material besteht, das sich von dem der Leiterrahmen-Einheiten (21) unterscheidet.
  8. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 7, zudem durch obere Galvanisierschicht (42) gekennzeichnet, die auf den Leiterrahmen-Oberseiten (211) der Leiterrahmen-Einheiten (21) aufgebracht ist, die nicht durch die erste und zweite Formschicht (3, 36) bedeckt sind, wobei die obere Galvanisierschicht (42) aus einem Material besteht, das sich von dem der Leiterrahmen-Einheiten (21) unterscheidet.
  9. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruchs 7 oder 8, dadurch gekennzeichnet, dass jede der Leiterrahmen-Einheiten (21) mindestens zwei durch den Spalt (210) voneinander beabstandete Kontaktelektroden (213) umfasst, wobei jede der Kontaktelektroden (213) mit mindestens einer der Lötnuten (33) verbunden ist und mindestens eine konkave Fläche (214) aufweist, in einer entsprechenden der Lötnuten (33) von der Formschicht-Unterseite (32) freiliegt, wobei die vorgeformte Leiterrahmen-Vorrichtung zudem eine Nut-Galvanisierschicht (43) aufweist, die auf der mindestens einen konkaven Fläche (214) jeder der Kontaktelektroden (213) aufgebracht ist und aus einem Material besteht, das sich von dem der Leiterrahmen-Einheiten (21) unterscheidet.
  10. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 4, zudem durch eine untere Galvanisierschicht (41) gekennzeichnet, die auf den Leiterrahmen-Unterseiten (212) der Leiterrahmen-Einheiten (21) aufgebracht ist und aus einem Material besteht, das sich von dem der Leiterrahmen-Einheiten (21) unterscheidet.
  11. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 10, zudem durch eine obere Galvanisierschicht (42) gekennzeichnet, die auf den Leiterrahmen-Oberseiten (211) der Leiterrahmen-Einheiten (21) aufgebracht ist, wobei die obere Galvanisierschicht (42) aus einem Material besteht, das sich von dem der Leiterrahmen-Einheiten (21) unterscheidet.
  12. Vorgeformte Leiterrahmen-Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass jede der Leiterrahmen-Einheiten (21) mindestens zwei, durch den Spalt (210) voneinander beabstandete Kontaktelektroden (213) aufweist, wobei jede der Kontaktelektroden (213) mit mindestens einer der Lötnuten (33) verbunden ist, jede der Kontaktelektroden (213) mindestens eine konkave Fläche (214) aufweist, die in einer entsprechenden Lötnute (33) von der Formschicht-Unterseite (32) freiliegt, wobei die vorgeformte Leiterrahmen-Vorrichtung überdies eine Nut-Galvanisierschicht (43) umfasst, die auf der mindestens einen konkaven Fläche (214) jeder der Kontaktelektroden (213) aufgebracht ist und aus einem von dem Material der Leiterrahmen-Einheiten (21) verschiedenen Material gefertigt ist.
  13. Vorgeformte Leiterrahmen-Vorrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Leiterrahmen-Einheiten (21) aus einem Metallmaterial gefertigt sind, das ausgewählt ist aus der Gruppe bestehend aus Kupfer, einer Kupferbasislegierung, einer Eisen-Nickel-Legierung und Kombinationen davon.
  14. Vorgeformte Leiterrahmen-Vorrichtung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die erste und die zweite Formschicht (3) direkt auf den Leiterrahmen-Einheiten (21) aufgeformt ist.
DE202018104347.1U 2017-12-11 2018-07-27 Vorgeformte Leiterrahmen-Vorrichtung Active DE202018104347U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106218342 2017-12-11
TW106218342U TWM556934U (zh) 2017-12-11 2017-12-11 具有接點溝槽的預成形導線架

Publications (1)

Publication Number Publication Date
DE202018104347U1 true DE202018104347U1 (de) 2018-08-10

Family

ID=62192332

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202018104347.1U Active DE202018104347U1 (de) 2017-12-11 2018-07-27 Vorgeformte Leiterrahmen-Vorrichtung

Country Status (5)

Country Link
US (1) US10424535B2 (de)
JP (1) JP3219487U (de)
KR (1) KR200491550Y1 (de)
DE (1) DE202018104347U1 (de)
TW (1) TWM556934U (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134754A1 (en) * 2019-10-30 2021-05-06 Shinko Electric Industries Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205360B3 (de) * 2017-03-29 2018-07-19 Te Connectivity Germany Gmbh Elektrisches Kontaktelement und Verfahren zur Herstellung einer hartgelöteten, elektrisch leitenden Verbindung mit einem Gegenkontakt mittels eines eingepressten Lotkörpers aus Hartlot
TWD201606S (zh) 2018-06-28 2019-12-21 晶元光電股份有限公司 發光裝置
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
DE102019105123B4 (de) * 2019-02-28 2021-08-12 Infineon Technologies Ag Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
JP7277865B2 (ja) * 2020-10-29 2023-05-19 日亜化学工業株式会社 面状光源及びその製造方法
TWM624922U (zh) * 2021-12-13 2022-03-21 長華科技股份有限公司 具有切割對位記號的導線架元件
US12040291B2 (en) 2021-12-20 2024-07-16 Nxp Usa, Inc. Radio frequency packages containing multilevel power substrates and associated fabrication methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US10177292B2 (en) * 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
KR101624854B1 (ko) * 2014-10-10 2016-05-27 앰코 테크놀로지 코리아 주식회사 프리몰딩 리드프레임을 이용한 반도체 패키지
JP5900586B2 (ja) * 2014-12-08 2016-04-06 日亜化学工業株式会社 発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210134754A1 (en) * 2019-10-30 2021-05-06 Shinko Electric Industries Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11929342B2 (en) * 2019-10-30 2024-03-12 Shinko Electric Industries Co., Ltd. Semiconductor device with leads having step surfaces

Also Published As

Publication number Publication date
US20190181074A1 (en) 2019-06-13
KR200491550Y1 (ko) 2020-04-27
TWM556934U (zh) 2018-03-11
JP3219487U (ja) 2018-12-27
US10424535B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE202018104349U1 (de) Lichtabgabevorrichtungs-Package
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
EP1004145B1 (de) Optoelektronisches bauelement
DE19709295B4 (de) Halbleiterbaugruppe
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10297164T5 (de) Flächig befestigbare Optokoppler-Packung
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE102008053489A1 (de) Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
EP1525619A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
DE102015104185A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
EP2452547B1 (de) Elektronisches bauteil
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102017207727A1 (de) Halbleiteranordnung
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years