JP3219487U - 予備成形リードフレーム - Google Patents

予備成形リードフレーム Download PDF

Info

Publication number
JP3219487U
JP3219487U JP2018003999U JP2018003999U JP3219487U JP 3219487 U JP3219487 U JP 3219487U JP 2018003999 U JP2018003999 U JP 2018003999U JP 2018003999 U JP2018003999 U JP 2018003999U JP 3219487 U JP3219487 U JP 3219487U
Authority
JP
Japan
Prior art keywords
lead frame
preformed
resin layer
frame unit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018003999U
Other languages
English (en)
Inventor
嘉能 ▲黄▼
嘉能 ▲黄▼
Original Assignee
長華科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股▲ふん▼有限公司 filed Critical 長華科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3219487U publication Critical patent/JP3219487U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】外部との半田付け状態を観察することが簡単になる予備成形リードフレームを提供する。
【解決手段】成形樹脂層３は、リードフレームを直接に覆うように設けられ、リードフレームのトップ面２１１と同一平面上にある上面３１と、リードフレームユニット２１のボトム面２１２と同一平面上にある底面３２と、底面３２から窪んで形成された複数の半田溝３３とを有する。
【選択図】図３

Description

本考案は、予め成形されたリードフレームに関し、複数の半田溝が形成された予備成形リードフレームに関する。
超小型化の流れにおいて、半導体デバイスパッケージは、更なる多機能化、高集積度化による超小型化、製造コストの低下が望まれている。例えば、発光ダイオード（ＬＥＤ）装置は、小型化でき、エネルギー効率が高く、使用時間が長く、応答時間が短い等の利点を有するので、従来の光源例えば白熱ランプの代わりに光源として使われている。
半導体パッケージ領域では、応答時間を一層短縮し、ＬＥＤ装置パッケージの信頼性を高める等の目的においてはなおも改善すべき点がある。集積度を上げ、更なる小型化を図るためのものとして、例えば、外向きのリードがないＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ Ｌｅａｄ Ｐａｃｋａｇｅ）が知られている。ＱＦＮは、そのリードフレームの底面に半田接合部が形成されているので、外部のデバイスと接合した際、外部から半田接合部と半田の半田付け状態を観察することが難しいという問題点がある。
本考案は、上記従来の問題点を解消するようになされた予備成形リードフレームを提供することを目的とする。
上記目的を達成するために、本考案は、半導体チップの実装に適用される予備成形リードフレームにおいて、互いに所定の間隔をおいて配置された複数のリードフレームユニットと、複数の前記リードフレームユニットを囲むように複数の前記リードフレームユニットと所定の間隔をおいて配置された外枠と、前記リードフレームユニットと前記外枠との間に介在するように形成されたギャップとを有し、各前記リードフレームユニットは、前記半導体チップを支えるトップ面と前記トップ面と反対側のボトム面とを有するリードフレームと、前記外枠によって囲まれ前記ギャップを塞ぐように配置された成形樹脂層であって、前記リードフレームユニットの前記ボトム面と同一平面上にある底面と、前記底面から窪んで形成された複数の半田溝とを有し、各前記半田溝は、前記リードフレームユニットの１つと連結された少なくとも１つの端部を有する前記成形樹脂層と、を備えていることを特徴とする予備成形リードフレームを提供する。
本考案に係る半田溝が形成された予備成形リードフレームによれば、半導体デバイスパッケージの単一化に有利であり、外部との半田付け状態を観察することが簡単になる。
本考案の他の特徴および利点は、添付の図面を参照する以下の実施形態の詳細な説明において明白になるであろう。
本考案に係る予備成形リードフレームの第１の実施例の上面図である。 図１の下面図である。 図１の線III−IIIの一部に沿った断面図である。 単一化された第１の実施例に係る予備成形リードフレームの斜視図である。 第１の実施例に係る予備成形リードフレームの製造方法を示すフローチャートを示す図である。 本考案に係る予備成形リードフレームの第２の実施例の上面図である。 図６の線VII−VIIの一部に沿った断面図である。 単一化された第２の実施例に係る予備成形リードフレームの斜視図である。 第１の電解めっき層が更に設けられた図８の予備成形リードフレームの断面図である。 第２の電解めっき層が更に設けられた図９の予備成形リードフレームの断面図である。 第３の電解めっき層が更に設けられた図９の予備成形リードフレームの断面図である。 第３の電解めっき層が更に設けられた図１０の予備成形リードフレームの断面図である。 更に第１の電解めっき層が更に設けられた第１の実施例に係る予備成形リードフレームの断面図である。 第２の電解めっき層が更に設けられた第１の実施例に係る予備成形リードフレームの断面図である 第３の電解めっき層が更に設けられた図１３の予備成形リードフレームの断面図である。 第３の電解めっき層が更に設けられた図１４の予備成形リードフレームの断面図である。
以下、本考案のいくつかの実施例について図面を参照して説明する。なお、同一構成及び機能を有する構成要素については、同一番号を付してその説明を省略する。
（第１の実施例）
図１〜図３は、本考案に係る予備成形リードフレームの第１の実施例を示している。第１の実施例に係る予備成形リードフレームは、例えば発光ダイオード（ＬＥＤ）又は集積回路（ＩＣ）チップ等の半導体チップ（図示せず）の実装に応用されるものである。本例では、予備成形リードフレームは、リードフレーム２と成形樹脂層３とを備えている。
リードフレーム２は、銅、鉄ニッケル合金又は銅合金から選ばれた１つの材料で構成され、互いに所定の間隔をおいて配置された複数のリードフレームユニット２１と、複数のリードフレームユニット２１を囲むように複数のリードフレームユニット２１と所定の間隔をおいて配置された外枠２３と、リードフレームユニット２１と外枠２３との間に介在するように形成されたギャップ２１０とを有する。
複数のリードフレームユニット２１は、アレイ状に配置され、半導体チップを支えるトップ面２１１と、トップ面２１１と反対側のボトム面２１２とを有する。
特に、図５を参照すると、各リードフレームユニット２１は、ギャップ２１０をおいて離れるように配置された少なくとも２つの接触電極２１３を有する。接触電極２１３は、リードフレームユニット２１のボトム面２１２を互いに協働して形成する下面２１２´と、トップ面２１１を互いに協働して形成する上面２１１´とを有する。
リードフレームユニット２１の少なくとも１つの接触電極２１３の上面２１１´は、図示しないが、半導体チップを支えるために適用される。この例では、各リードフレーム２１の接触電極２１３の数は２つと例示されている。
成形樹脂層３は、外枠２３によって囲まれギャップ２１０を塞ぐように配置されている。接触電極２１３の上面２１１´と下面２１２´とは、成形樹脂層３によって覆われずに露出している。リードフレームユニット２１と外枠２３は成形樹脂層３によって一体に接合されている。
特に、成形樹脂層３は、リードフレーム２を直接に覆うように設けられ、リードフレーム２のトップ面２１１と同一平面上にある上面３１と、リードフレームユニット２１のボトム面２１２と同一平面上にある底面３２と、底面３２から窪んで形成された複数の半田溝３３とを有する。
各半田溝３３は、図３に示されるように、リードフレームユニット２１の１つと連結された少なくとも１つの端部３３０を有する。各接触電極２１３は少なくとも１つの半田溝３３と連結するように設けられている。
この例では、各半田溝３３は、ギャップ２１０を横切ってギャップ２１０と水平に延伸されるようにリードフレームユニット２１と外枠２３との間に形成され、互いに相反する端部３３０を有する。隣接する２つの接触電極２１３に挟まれた半田溝３３では、その１つの端部３３０が隣接する２つの接触電極２１３の１つと連結され、他の１つの端部３３０が隣接する２つの接触電極２１３の他の１つと連結され、そして、接触電極２１３と外枠２３との間に形成された半田溝３３ではその１つの端部３３０が接触電極２１３と連結され、他の１つの端部３３０は外枠２３と連結されている。ここでの半田溝３３は、半導体パッケージ分野においてはＳＳＴ（ｓｏｌｄｅｒ ｓｅｅｎ ｔｅｒｍｉｎａｌ）とも呼ばれているものである。
１つの形態では、各接触電極２１３は、１つの半田溝３３における底面３２から露出した露出面部２１４を有する。各接触電極２１３の露出面部２１４は、凹面状又は傾斜状に構成されてよい。このようにすると、接触電極２１３の下面２１２´における例えば導電性接着剤や半田などの液体材料の材料を導くことが可能である。さらに、成形樹脂層３の上面３１はリードフレーム２のトップ面２１１と同一平面上にあり、底面３２はリードフレームユニット２１のボトム面２１２と同一平面上にあり、この例に係る予備成形リードフレームは板形状に形成されている。
図３に示されているように、第１の例では、各リードフレーム２１は２つの接触電極２１３を有する。ギャップ２１０は、リードフレームユニット２１と外枠２３との間に介在し、成形樹脂層３が充満されているものであり、ダイシング領域Ｘとするスクライブライン（図示せず）を画成している。半導体チップ（図示せず）を備えた予備成形リードフレームが実装された半導体装置パッケージはスクライブラインに沿ってカットされ、単一化されたパッケージデバイスが得られる。
図４に示されているように、単一化されたパッケージデバイス（図４では１つのみ）のそれぞれは、金属が外部に露出していない側面に半田の半田付け状態を観察することが可能な半田溝３３が形成されている。
次に上記のような第１の実施例に係る予備成形リードフレームの製造について図５のＡ〜Ｄを参照して説明する。まず、銅、鉄ニッケル合金又は銅合金から選ばれた１つの材料で構成されている導電性基材を用意し、エッチング工程を経て該導電性基材における不要な部分を除去する等により、リードフレーム半製品１００Ａが得られる。
リードフレーム半製品１００Ａは、外枠２３と、外枠２３によって囲まれた複数の離間したリードフレームユニット２１と、複数の離間した連結部１０２とを有する。各リードフレームユニット２１は互いに離間した２つの接触電極２１３を有する。接触電極２１３はアレイ状に配置され、相反する上面２１１´と下面２１２´とを有する。
図５のＡのように、一部の連結部１０２は、各リードフレームユニット２１の２つの接触電極２１３の１つと、隣接する１つのリードフレームユニット２１の隣接した１つの接触電極２１３とを連結するよう配置され、他の一部の連結部１０２は、外枠２３とリードフレームユニット２１の隣接する接触電極２１３との間に連結されて配置されている。このように、リードフレーム半製品１００Ａは外枠２３とリードフレームユニット２１とを連結して一体に構成され、外枠２３とリードフレームユニット２１との間にギャップ２１０が形成されている。
次に、リードフレーム半製品１００Ａを成形装置（図示せず）に入れ、封止材料を用いてギャップ２１０を充満させ、接触電極２１３の上面２１１´と下面２１２´を被覆せずに連結部１０２を覆う。そして、封止材料を固めて成形樹脂層３が形成される。
図５のＢ、Ｃに示されたように、成形樹脂層３が形成されたリードフレーム半製品１００Ａは、上面３１と底面３２とを有する。そして、エッチング工程を経て、底面３２に半田溝３３が形成される（図５のＤ）。このようにすると、第１の実施例に係る予備成形リードフレームが得られる。
（第２の実施例）
図６と図７は、第２の実施例に係る予備成形リードフレームの構成を示している。第２の実施例は成形樹脂層３を有する第１の実施例の構成とほぼ同じだが、成形樹脂層３の構成が異なる。なお、本実施例では、図示のように、成形樹脂層３は、リードフレームユニット２１の間を塞ぐ下部３５と、下部３５の表面に設けられている上部３６とを有する。
特に、成形樹脂層３の上部３６は、図７に示すように、外枠２３を被覆せずにリードフレームユニット２１のトップ面２１１の一部を覆うように形成されている。成形樹脂層３の上部３６と上部３６から露出したトップ面２１１とが協働して半導体チップを配置する収容空間３４が画成されている。
１つの形態では、成形樹脂層３の上部３６は、光反射性を有してもよい。半導体チップが発光チップとして収容空間３４に装着された時、発光チップが放射した光が成形樹脂層３の上部３６によって反射されて複数の反射光が生成されることができるので、発光チップの光取り出し効率を高めることができる。
図７は、図６の線VII−VIIの一部を示す断面図、図８は、単一化された第２の実施例に係る予備成形リードフレームの斜視図である。図７に示すように、第２の実施例に係る予備成形リードフレームのダイシング領域Ｘに定義されたスクライブライン（図示せず）に沿って単一化されたパッケージデバイスが切り出される。
このように得られたパッケージデバイスは、半田溝３３が形成された成形樹脂層３の下部３５によって囲まれたリードフレームユニット２１と、リードフレームユニット２１のトップ面２１１の一部を覆うように成形樹脂層３の下部３５の上に設けられた成形樹脂層３の上部３６とを備えている。リードフレームユニット２１と連結されて半田溝３３に設けられた半田（図示せず）の品質は半田溝３３を介して視覚的に検出することができる。
なお、図６に示された第２の実施例に係る予備成形リードフレームは、第１の実施例と同様な手法で作られる。また、成形樹脂層３の上部３６と下部３５は、製造に用いられる成形装置によって同時にまとめて形成されるが、異なる成形装置によって続いて形成されてもよい。また、成形樹脂層の上部３６と下部３５は、同じ又は異なる高分子封止材料からなってもよい。成形樹脂層３の上部３６は、光反射性を有するために、成形樹脂層３の上部３６の製造に用いられる高分子封止材料としては光反射粒子を含むとよい。
ここでは、成形装置、光反射粒子については、本開示において重要な特徴ではなく、当業者は公知なものを使ってよいので、その説明を省略する。
なお、第１の実施例では、成形樹脂層３が形成された後、又は、第２の実施例では、成形樹脂層の上部３６が形成された後、更にめっき工程を行うことによってめっき層が設けられてもよい。
めっき工程を行う際、更にリードフレームユニット２１と異なる材料で、少なくとも１つの電解めっき層を、リードフレームユニット２１のボトム面２１２、トップ面２１１、又は、接触電極２１３の露出面部２１４に設ける。なお、電解めっき層は金属材料又は合金材料からなることがよいが、好ましくは、ニッケル、パラジウム、銀、金とその組合せを用いて一層又は複数層形成される。
形成された電解めっき層によって、その後のワイヤボンディング工程と封止工程において、成形樹脂層と予備成形リードフレームとの密着や、ワイヤ、封止材料の予備成形リードフレームへの装着、封止、予備成形リードフレームの信頼性等の向上を図ることができる。
図９に示された例では、リードフレームユニット２１と異なる材料を用いて、リードフレームユニット２１のボトム面２１２に第１の電解めっき層４１が設けられている。
図１０に示された例では、リードフレームユニット２１と異なる材料を用いて、図９に示された、成形樹脂層３の上部３６によって覆われていないリードフレームユニット２１のトップ面２１１に第２の電解めっき層４２が設けられている。
図１１に示された例では、リードフレームユニット２１と異なる材料を用いて、接触電極２１３の露出面部２１４に例えば溝状の第３の電解めっき層４３が形成されている。
また、図１２を参照すると、溝状の第３の電解めっき層４３は、図１０に示された予備成形リードフレームの接触電極２１３の少なくとも１つの露出面部２１４に設けられてもよい。
図１３〜１６に示されたように、第２の実施例と同様に、第１の実施例に係る予備成形リードフレームは更に、第１の電解めっき層４１、第２の電解めっき層４２及び／又は第３の電解めっき層４３が形成されてもよい。そして、第２の電解めっき層４２はリードフレームユニット２１のトップ面２１１に設けられ、成形樹脂層３の上面３１と同一平面上にある。
本考案に係る半田溝３３が形成された予備成形リードフレームによれば、半導体デバイスパッケージの単一化に有利であり、外部との半田付け状態を観察することが簡単になる。
以上、本考案の好ましい実施形態を説明したが、本考案はこれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本考案に係る予備成形リードフレームは、半導体デバイスパッケージの単一化に有用である。
２ リードフレーム
２１ リードフレームユニット
２１０ ギャップ
２１１ トップ面
２１２ ボトム面
２１１´ 上面
２１２´ 下面
２１３ 接触電極
２１４ 露出面部
２３ 外枠
３ 成形樹脂層
３１ 上面
３２ 底面
３３ 半田溝
３４ 収容空間
３５ 下部
３６ 上部
３３０ 端部
１００Ａ リードフレーム半製品
１０２ 連結部
４１、４２、４３ 電解めっき層
Ｘ ダイシング領域

Claims (11)

  1. 半導体チップの実装に適用される予備成形リードフレームにおいて、
    互いに所定の間隔をおいて配置された複数のリードフレームユニットと、複数の前記リードフレームユニットを囲むように複数の前記リードフレームユニットと所定の間隔をおいて配置された外枠と、前記リードフレームユニットと前記外枠との間に介在するように形成されたギャップとを有し、各前記リードフレームユニットは、前記半導体チップを支えるトップ面と前記トップ面と反対側のボトム面とを有するリードフレームと、
    前記外枠によって囲まれ前記ギャップを塞ぐように配置された成形樹脂層であって、
    前記リードフレームユニットの前記ボトム面と同一平面上にある底面と、前記底面から窪んで形成された複数の半田溝とを有し、各前記半田溝は、前記リードフレームユニットの１つと連結された少なくとも１つの端部を有する前記成形樹脂層と、
    を備えていることを特徴とする予備成形リードフレーム。
  2. 各前記リードフレームユニットは、所定の間隔をおいて配置された少なくとも２つの接触電極を有し、各前記接触電極は、少なくとも１つの前記半田溝と連通するように設けられたことを特徴とする請求項１に記載の予備成形リードフレーム。
  3. 前記接触電極における前記半田溝から露出した表面は、アーク状に窪んでなった凹面を有することを特徴とする請求項２に記載の予備成形リードフレーム。
  4. 前記成形樹脂層は更に、前記リードフレームの前記トップ面と同一平面上にある上面を有することを特徴とする請求項１に記載の予備成形リードフレーム。
  5. 前記成形樹脂層は、前記リードフレームユニットの間を塞ぐ下部と、前記下部の表面に前記外枠を覆わず且つ前記リードフレームユニットの前記トップ面の少なくとも一部を覆うように設けられた上部とを有することを特徴とする請求項１に記載の予備成形リードフレーム。
  6. 前記成形樹脂層の前記上部は、光反射性を有することを特徴とする請求項５に記載の予備成形リードフレーム。
  7. 前記リードフレームは、銅、鉄ニッケル合金又は銅合金から選ばれた１つの材料で構成されることを特徴とする請求項１に記載の予備成形リードフレーム。
  8. 前記リードフレームユニットの前記ボトム面は更に、前記リードフレームユニットと異なる材料で作られた第１の電解めっき層が設けられていることを特徴とする請求項１に記載の予備成形リードフレーム。
  9. 前記リードフレームユニットの前記トップ面は更に、前記リードフレームユニットと異なる材料で作られた第２の電解めっき層が設けられていることを特徴とする請求項８に記載の予備成形リードフレーム。
  10. 前記リードフレームユニットの前記半田溝から露出した表面に更に、前記リードフレームユニットと異なる材料で作られた第３の電解めっき層が設けられていることを特徴とする請求項８又は９に記載の予備成形リードフレーム。
  11. 前記リードフレームは、前記成形樹脂層と直接接触して接合されるように設けられたことを特徴とする請求項１に記載の予備成形リードフレーム。
JP2018003999U 2017-12-11 2018-10-17 予備成形リードフレーム Active JP3219487U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106218342U TWM556934U (zh) 2017-12-11 2017-12-11 具有接點溝槽的預成形導線架
TW106218342 2017-12-11

Publications (1)

Publication Number Publication Date
JP3219487U true JP3219487U (ja) 2018-12-27

Family

ID=62192332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018003999U Active JP3219487U (ja) 2017-12-11 2018-10-17 予備成形リードフレーム

Country Status (5)

Country Link
US (1) US10424535B2 (ja)
JP (1) JP3219487U (ja)
KR (1) KR200491550Y1 (ja)
DE (1) DE202018104347U1 (ja)
TW (1) TWM556934U (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017205360B3 (de) * 2017-03-29 2018-07-19 Te Connectivity Germany Gmbh Elektrisches Kontaktelement und Verfahren zur Herstellung einer hartgelöteten, elektrisch leitenden Verbindung mit einem Gegenkontakt mittels eines eingepressten Lotkörpers aus Hartlot
TWD201606S (zh) * 2018-06-28 2019-12-21 晶元光電股份有限公司 發光裝置
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
DE102019105123B4 (de) * 2019-02-28 2021-08-12 Infineon Technologies Ag Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
JP7277865B2 (ja) * 2020-10-29 2023-05-19 日亜化学工業株式会社 面状光源及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US10177292B2 (en) * 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
KR101624854B1 (ko) * 2014-10-10 2016-05-27 앰코 테크놀로지 코리아 주식회사 프리몰딩 리드프레임을 이용한 반도체 패키지
JP5900586B2 (ja) * 2014-12-08 2016-04-06 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
US20190181074A1 (en) 2019-06-13
DE202018104347U1 (de) 2018-08-10
US10424535B2 (en) 2019-09-24
KR200491550Y1 (ko) 2020-04-27
TWM556934U (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
JP3219487U (ja) 予備成形リードフレーム
JP5573176B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US10043721B2 (en) Method of manufacturing semiconductor device having semiconductor chip mounted on lead frame
US20040000727A1 (en) LED package and the process making the same
JP5001872B2 (ja) 半導体装置
JPH07183426A (ja) 半導体装置及びその製造方法
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
US20150255378A1 (en) Semiconductor device and method of manufacturing the same
US20200227343A1 (en) Semiconductor device package
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
KR200493123Y1 (ko) 발광 소자 패키지
US6943064B2 (en) Method of manufacturing a semiconductor package with elevated tub
JP2007012895A (ja) 回路装置およびその製造方法
US6849952B2 (en) Semiconductor device and its manufacturing method
JP2007335734A (ja) 半導体装置
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
JP6909630B2 (ja) 半導体装置
JP5939474B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US7732259B2 (en) Non-leaded semiconductor package and a method to assemble the same
JP6899226B2 (ja) 半導体装置
KR20050035638A (ko) 고출력 엘이디패키지 제작방법 및 이를 이용한 고출력엘이디패키지
US9905498B2 (en) Electronic package
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
JP3455191B2 (ja) 半導体素子及び発光ダイオードランプ

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3219487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250