DE102019105123B4 - Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung Download PDF

Info

Publication number
DE102019105123B4
DE102019105123B4 DE102019105123.1A DE102019105123A DE102019105123B4 DE 102019105123 B4 DE102019105123 B4 DE 102019105123B4 DE 102019105123 A DE102019105123 A DE 102019105123A DE 102019105123 B4 DE102019105123 B4 DE 102019105123B4
Authority
DE
Germany
Prior art keywords
carrier
semiconductor
coupling
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019105123.1A
Other languages
English (en)
Other versions
DE102019105123A1 (de
Inventor
Dirk Ahlers
Frank Daeche
Daniel Schleisser
Thomas Stoek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019105123.1A priority Critical patent/DE102019105123B4/de
Priority to US16/776,026 priority patent/US11183445B2/en
Priority to CN202010127018.3A priority patent/CN111627883A/zh
Publication of DE102019105123A1 publication Critical patent/DE102019105123A1/de
Application granted granted Critical
Publication of DE102019105123B4 publication Critical patent/DE102019105123B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Halbleiteranordnung (100, 300, 300'), umfassend:
einen Leadframe (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind,
mindestens einen ersten und einen zweiten Halbleiterchip (104, 105, 303), wobei der erste Halbleiterchip (104, 303) auf dem ersten Träger (102, 302) angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip (105, 303) auf dem zweiten Träger (103, 302) angeordnet und elektrisch mit diesem gekoppelt ist, und
eine Kopplung (106, 305), die konfiguriert ist, um den ersten Träger (102, 302) mechanisch an dem zweiten Träger (103, 302) zu befestigen und den ersten Träger (102, 302) elektrisch von dem zweiten Träger (103, 302) zu isolieren,
wobei der erste und zweite Halbleiterchip (104, 105, 303) zumindest teilweise nach außen freiliegen, und
wobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich im Allgemeinen auf eine Halbleiteranordnung, eine laminierte Halbleiteranordnung und ein Verfahren zur Herstellung einer Halbleiteranordnung.
  • HINTERGRUND
  • Halbleitergerätehersteller sind ständig bestrebt, die elektrischen und thermischen Eigenschaften von Halbleiterbauelementen zu verbessern und gleichzeitig den Integrationsgrad zu verbessern. Eine Möglichkeit, Vorrichtungen mit einem verbesserten Integrationsgrad zu erhalten, besteht darin, Halbleiterchips in einen laminierten Körper wie eine PCB einzubetten. Halbleiterchips, insbesondere Leistungshalbleiter-Nacktchips mit vertikaler Transistorstruktur, können jedoch sehr dünn sein und daher schwer zu handhaben sein. Dies kann ein Hindernis sein, insbesondere bei der Herstellung solcher laminierter eingebetteter Vorrichtungen. Verbesserte Halbleiteranordnungen und verbesserte Herstellungsverfahren können dazu beitragen, diese und andere Probleme zu überwinden. Die DE 10 2013 103 085 A1 zeigt ein Mehrfachchip-Leistungshalbleiterbauteil mit einem ersten und einem zweiten Träger, die durch ein elektrisch isolierendes Verkapselungsmaterial mechanisch miteinander verbunden sind. Die DE 10 2015 105 821 A1 zeigt eine Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern, wobei die Träger durch einen Laminat mechanisch miteinander verbunden sind.
  • Das Problem, auf dem die Erfindung beruht, wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Beispiele sind in den abhängigen Ansprüchen beschrieben.
  • KURZFASSUNG
  • Verschiedene Aspekte betreffen eine Halbleiteranordnung, umfassend: einen Leadframe, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip, wobei der erste Halbleiterchip auf dem ersten Träger angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip auf dem zweiten Träger angeordnet und elektrisch mit diesem gekoppelt ist, und eine Kopplung, die konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei der erste und zweite Halbleiterchip zumindest teilweise nach außen freiliegen und wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet ist.
  • Verschiedene Aspekte betreffen eine Laminierte Halbleiteranordnung, umfassend: einen Leadframe, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip, wobei der erste Halbleiterchip auf dem ersten Träger angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip auf dem zweiten Träger angeordnet und elektrisch mit diesem gekoppelt ist, eine Kopplung, die konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen, mindestens eine erste Laminatschicht, die über dem ersten und zweiten Halbleiterchip angeordnet ist, und eine Umverteilungsstruktur, die auf der ersten Laminatschicht angeordnet und konfiguriert ist, um den ersten Halbleiterchip elektrisch mit dem zweiten Halbleiterchip zu verbinden, wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet ist.
  • Verschiedene Aspekte betreffen ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei das Verfahren umfasst: Bereitstellen eines Leadframes, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, Anordnen eines ersten Halbleiterchips auf dem ersten Träger und elektrisches Koppeln des ersten Halbleiterchips mit dem ersten Träger, Anordnen eines zweiten Halbleiterchips auf dem zweiten Träger und elektrisches Koppeln des zweiten Halbleiterchips mit dem zweiten Träger, und Anordnen einer Kopplung neben dem ersten und zweiten Träger, wobei die Kopplung konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei die ersten und zweiten Halbleiterchips zumindest teilweise nach außen freiliegen und wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet wird.
  • Figurenliste
  • Die beigefügten Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung dazu, die Grundsätze der Offenbarung zu erklären. Weitere Beispiele und viele der beabsichtigten Vorteile der Offenbarung werden leicht zu erkennen sein, da sie durch die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen müssen nicht unbedingt relativ zueinander maßstabsgetreu sein. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • Die 1A und 1B zeigen ein erstes Beispiel für eine Halbleiteranordnung, die eine elektrisch isolierende Kopplung zwischen zwei Trägern umfasst.
    • 2 zeigt ein zweites Beispiel einer Halbleiteranordnung, die eine Kopplung umfasst, die entlang lateraler Seiten der Träger angeordnet ist.
    • Die 3A und 3B zeigen ein drittes und ein viertes Beispiel einer Halbleiteranordnung vor dem Anbringen von Kopplungen (3A) und nach dem Anbringen von Kopplungen (3B).
    • Die 4A und 4B zeigen ein erstes und ein zweites Beispiel einer laminierten Halbleiteranordnung, die eine elektrisch isolierende Kopplung umfasst.
    • 5 zeigt ein Beispiel für das Kopplungselement von 1B im Detail.
    • 6 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleiteranordnung oder einer laminierten Halbleiteranordnung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Soweit die Begriffe „beinhalten“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe ähnlich dem Begriff „aufweisen“ umfassend sein. Die Begriffe „gekoppelt“ und „verbunden“ sowie deren Derivate können verwendet werden. Es ist zu verstehen, dass diese Begriffe verwendet werden können, um darauf hinzuweisen, dass zwei Elemente zusammenwirken oder miteinander interagieren, unabhängig davon, ob sie in direktem physischen oder elektrischen Kontakt stehen oder nicht in direktem Kontakt miteinander stehen; zwischen den „zusammengefügten“, „befestigten“ oder „verbundenen“ Elementen können Zwischenelemente oder Schichten vorgesehen sein.
  • Die im Folgenden näher beschriebenen Halbleiterchips können von unterschiedlicher Art sein, können mit unterschiedlichen Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder Passiven, logische integrierte Schaltungen, Steuerschaltungen, Mikroprozessoren, Speichervorrichtungen usw. beinhalten.
  • 1A zeigt eine Draufsicht einer Halbleiteranordnung 100 mit einem Leadframe 101, der mindestens einen ersten Träger 102 und einen zweiten Träger 103 umfasst. Die ersten und zweiten Träger 102, 103 sind seitlich nebeneinander angeordnet. Die Halbleiteranordnung 100 umfasst ferner mindestens einen ersten Halbleiterchip 104 und einen zweiten Halbleiterchip 105, wobei der erste Halbleiterchip 104 auf dem ersten Träger 102 angeordnet und elektrisch mit diesem gekoppelt ist und er zweite Halbleiterchip 105 auf dem zweiten Träger 103 angeordnet und elektrisch mit diesem gekoppelt ist. Die Halbleiteranordnung 100 umfasst auch eine Kopplung 106, die konfiguriert ist, um den ersten Träger 102 mechanisch an dem zweiten Träger 103 zu befestigen und den ersten Träger 102 elektrisch von dem zweiten Träger 103 zu isolieren. In der Halbleiteranordnung 100 liegen der erste und zweite Halbleiterchip 104, 105 zumindest teilweise nach außen frei. Dabei kann der Begriff „teilweise freiliegend“ die Bedeutung haben, dass eine dem jeweiligen Träger 102, 103 abgewandte obere Hauptseite der Halbleiterchips 104, 105 sowie laterale Seiten nach außen freiliegen, während eine untere Hauptseite von dem jeweiligen Träger 102, 103 bedeckt ist.
  • Der Leadframe 101 kann ein Metall wie Al, Cu, Fe oder eine Metalllegierung umfassen oder daraus bestehen. Der Leadframe 100 kann eine Dicke t (vgl. 1B) im Bereich von 100µm bis 2mm oder im Bereich von 200µm bis 1mm aufweisen. Der Leadframe 100 kann einen äußeren Rahmen umfassen, wobei der erste und zweite Träger 102, 103 über Holme (tie-bars) mit dem äußeren Rahmen verbunden sind.
  • Die ersten und zweiten Träger 102, 103 können eine im Wesentlichen rechteckige Form aufweisen und im Wesentlichen flach sein. Der erste und zweite Träger 102, 103 können konfiguriert sein, um den ersten und zweiten Halbleiterchip 104, 105 mechanisch zu unterstützen. Der erste und zweite Träger können eine oder mehrere galvanisch abgeschiedene Schichten (z.B. Cu-Schichten) auf einer ersten Hauptseite, die den Halbleiterchips 104, 105 zugewandt ist, und/oder auf einer gegenüberliegenden zweiten Hauptseite umfassen.
  • Die ersten und zweiten Halbleiterchips 104, 105 können Leistungshalbleiterchips sein, die konfiguriert sind, um eine hohe Spannung und/oder einen hohen elektrischen Strom zu verarbeiten. Die Halbleiterchips 104, 105 können eine vertikale Transistorstruktur aufweisen, wobei eine erste Elektrode (z.B. eine Source-Elektrode, eine Emitter-Elektrode, eine Drain-Elektrode oder eine Kollektor-Elektrode) dem jeweiligen Träger 102, 103 zugewandt ist und eine gegenüberliegende zweite Elektrode (z.B. eine Source-Elektrode, eine Emitter-Elektrode, eine Drain-Elektrode oder eine Kollektor-Elektrode) von dem jeweiligen Träger 102, 103 abgewandt ist. Die Halbleiterchips 104, 105 können z.B. FETs oder IGBTs sein. Gemäß einem Beispiel sind die Halbleiterchips 104, 105 Nacktchips, d.h. sie sind nicht gekapselt, z.B. nicht in einem Formkörper eingekapselt.
  • Der erste und zweite Halbleiterchip 104, 105 können mechanisch und elektrisch mit dem ersten und zweiten Träger 102, 103 durch Verbindungen wie Lötverbindungen oder Sinterverbindungen gekoppelt sein. Bei Lötverbindungen kann z.B. ein Diffusionslötverfahren zur Herstellung der Verbindungen eingesetzt werden. Die Halbleiterchips 104, 105 können auf den Trägern 102, 103 im Pick-and-Place-Verfahren angeordnet werden.
  • Die Kopplung 106 kann konfiguriert sein, um mechanisch mit Verzahnungsstrukturen der ersten und zweiten Träger 102, 103 zu verzahnen, um den ersten Träger 102 mechanisch an dem zweiten Träger 103 zu befestigen. Die Kopplung 106 kann z.B. in die Verzahnungsstrukturen eingeclipst werden. Alternativ und/oder zusätzlich kann die Kopplung 106 auf die Träger 102, 103 geklebt werden, um den ersten Träger 102 mechanisch mit dem zweiten Träger 103 zu fixieren.
  • Die Kopplung 106 kann eine Vorform aus Kunststoff sein, die neben dem ersten und zweiten Träger 102, 103 im Pick-and-Place-Verfahren angeordnet ist. Die Kopplung 106 kann gemäß einer nicht erfindungsgemäßen Alternative neben den Trägern 102, 103 in flüssiger Form bereitgestellt und anschließend, z.B. durch Erhitzen, ausgehärtet werden. Die Kopplung 106 kann einen Kunststoff, ein Polymer, einen Formkörper, eine Keramik oder ein anderes geeignetes elektrisch isolierendes Material mit der erforderlichen mechanischen Festigkeit zur Befestigung des ersten Trägers 102 an dem zweiten Träger 103 umfassen oder aus diesem bestehen.
  • Die Kopplung 106 kann entlang der Träger 102, 103 angeordnet werden, bevor oder nachdem die Halbleiterchips 104, 105 auf den Trägern 102, 103 angeordnet werden. So kann beispielsweise das Löten der Halbleiterchips 104, 105 an die Träger 102, 103 die Anwendung einer bestimmten Mindesttemperatur erfordern, aber die Kopplung 106 kann so konfiguriert sein, dass sie dieser Mindesttemperatur nicht standhält. In diesem Fall kann die Kopplung 106 nach dem Bilden der Lötstellen neben den Trägern 102, 103 angeordnet werden. Für den Fall, dass die Kopplung 106 jedoch der Mindesttemperatur standhalten kann, kann die Kopplung 106 neben den Trägern 102, 103 angeordnet werden, bevor die Lötstellen gebildet werden.
  • Die Kopplung 106 kann ein Prägeteil sein. So kann beispielsweise die Kopplung 106 neben den Trägern 102, 103 platziert werden (z.B. gemäß einer nicht erfindungsgemäßen Alternative durch Dispensieren oder gemäß einer erfindungsgemäßen Ausführungsform durch einen Pick-and-Place-Prozess) und ein Prägeprozess kann verwendet werden, um die Verbindung 106 mechanisch an den Trägern 102, 103 zu befestigen. Das Prägen kann auch dazu beitragen, die Verbindung 106 mit den Verzahnungsstrukturen der Träger 102, 103 zu verzahnen.
  • 1B zeigt eine Seitenansicht der Halbleiteranordnung 100. Gemäß dem in 1B dargestellten Beispiel kann die Kopplung 106 zwischen dem ersten Träger 102 und dem zweiten Träger 103 angeordnet sein. Die Kopplung 106 kann einen Raum zwischen den Trägern 102, 103 ganz oder zumindest teilweise ausfüllen. Mit anderen Worten, der Leadframe 100 kann eine Öffnung 107 umfassen, die zwischen dem ersten und zweiten Träger 102, 103 angeordnet ist, und die Kopplung 106 kann die Öffnung teilweise oder vollständig ausfüllen.
  • Gemäß einem Beispiel kann die Kopplung 106 komplanar oder fast komplanar mit der zweiten (unteren) Hauptseite der Träger 102, 103 sein. Dies kann z.B. darauf zurückzuführen sein, dass die Träger 102, 103 auf einer Unterlage wie einem Band angeordnet sind, wenn die Kopplung 106 neben den Trägern 102, 103 angeordnet wird. Eine Oberseite der Kopplung 106 kann aus der Öffnung über eine Ebene hinausragen, die die ersten Hauptseiten der Träger 102, 103 umfasst.
  • Die Kopplung 106 kann in einem Mindestabstand d zu den Halbleiterchips 104, 105 angeordnet sein (d.h. die Verbindung 106 berührt die Halbleiterchips 104, 105 möglicherweise nicht). Der Mindestabstand d kann 100µm oder mehr, 200µm oder mehr, 500µm oder mehr oder 1mm oder mehr betragen. Der Mindestabstand d kann so bemessen sein, dass ein Laminat oder eine Formmasse in der Lage sein kann, den Spalt zwischen der Kopplung 106 und dem jeweiligen Halbleiterchip 104, 105 zu füllen (insbesondere vollständig auszufüllen).
  • Gemäß einem Beispiel kann die Halbleiteranordnung 100 mehr als zwei Träger und mehr als zwei Halbleiterchips umfassen. So kann beispielsweise die Halbleiteranordnung 100 einen weiteren Träger und einen weiteren Halbleiterchip umfassen, der auf dem weiteren Träger angeordnet und elektrisch mit diesem gekoppelt ist. Der weitere Träger kann seitlich neben dem ersten Träger 102 (d.h. links in den 1A und 1B) oder seitlich neben dem zweiten Träger 103 (d.h. rechts in den 1A und 1B) angeordnet sein. Eine weitere Kopplung 106 kann konfiguriert sein, um den weiteren Träger mechanisch an dem ersten Träger 102 bzw. dem zweiten Träger 103 zu befestigen.
  • Gemäß einem Beispiel kann der erste Halbleiterchip 104 auf dem ersten Träger 102 „Source-nach-oben“ angeordnet sein (d.h. so, dass die Source-Elektrode vom ersten Träger 102 weg zeigt), der zweite Halbleiterchip 105 kann auf dem zweiten Träger 103 „Drain-nach-oben“ und der weitere Halbleiterchip auf dem weiteren Träger „Source-nach-oben“ angeordnet sein.
  • 2 zeigt eine Draufsicht auf eine weitere Halbleiteranordnung 200, die mit Ausnahme der im Folgenden beschriebenen Unterschiede ähnlich oder identisch zur Halbleiteranordnung 100 sein kann. Gleiche Bezugszeichen können ähnliche oder identische Teile bezeichnen.
  • Die Halbleiteranordnung 200 umfasst keine Kopplung 106, die zwischen den Trägern 102, 103 (z.B. in der Öffnung 107) angeordnet ist. Stattdessen sind in der Halbleiteranordnung 200 Kopplungen 201 entlang der gegenüberliegenden lateralen Seiten 202 der Träger 102, 103 angeordnet. Abgesehen von der unterschiedlichen Position können die Kopplungen 201 identisch mit der Kopplung 106 sein und insbesondere aus dem gleichen Material bestehen und auch mit den gleichen Verfahren wie oben beschrieben positioniert werden.
  • Die Kopplungen 201 können entlang der gesamten Länge der lateralen Seiten 202, wie in 2 dargestellt, angeordnet sein. Es ist jedoch auch möglich, dass die Kopplungen 201 nur entlang eines Teils der Länge der lateralen Seiten 202 angeordnet sind.
  • Gemäß einem Beispiel können die Kopplungen 201 entlang der lateralen Seiten 202 und auch in der Öffnung 107 angeordnet sein (d.h. die Verbindungen 201 können die Träger 102, 103 zumindest teilweise auf drei Seiten umgeben). Nach noch einem weiteren Beispiel können die Verbindungen 201 zusätzlich entlang der Außenseiten 203 der Träger 102, 103 angeordnet sein (d.h. die Verbindungen 201 können die Träger 102, 103 zumindest teilweise auf vier Seiten umgeben).
  • 3A zeigt eine Draufsicht auf eine weitere Halbleiteranordnung 300, die mit Ausnahme der im Folgenden beschriebenen Unterschiede den Halbleiteranordnungen 100 und 200 ähnlich oder identisch sein kann. Gleiche Bezugszeichen können ähnliche oder identische Teile bezeichnen.
  • Die Halbleiteranordnung 300 umfasst einen Leadframe 301, der identisch mit dem Leadframe 101 sein kann. Leadframe 301 umfasst eine Vielzahl von Trägern 302, die mit den Trägern 102 und 103 identisch sein können. Ein Halbleiterchip 303 kann auf jedem der Träger 302 angeordnet sein, wobei die Halbleiterchips 303 identisch zu den Halbleiterchips 104, 105 sein können.
  • Der Leadframe 301 umfasst auch eine Vielzahl von Öffnungen 304, die die einzelnen Träger voneinander trennen. Holme 301 1 können die Öffnungen 304 überspannen und ausgewählte der Träger 302 miteinander verbinden. So können beispielsweise Träger 302, die nacheinander entlang der y-Richtung angeordnet sind, durch Holme verbunden sein, während möglicherweise keine Holme die Träger 302 entlang der y-Richtung verbinden.
  • 3B zeigt eine Halbleiteranordnung 300', die mit der Halbleiteranordnung 300 identisch sein kann, mit der Ausnahme, dass die Halbleiteranordnung 300' auch die neben den Trägern 302 angeordneten Kopplungen 305 umfasst. Die Kopplungen 305 können in den Öffnungen 304 angeordnet sein und die Öffnungen 304 ganz oder zumindest teilweise ausfüllen. Die Kopplungen 305 können identisch sein mit der Kopplung 106 der Halbleiteranordnung 100 oder mit den Kopplungen 201 der Halbleiteranordnung 200.
  • Die Kopplungen 305 können in allen Öffnungen 304 wie in 3B dargestellt oder nur in einigen der Öffnungen 304 angeordnet sein. So können beispielsweise die Kopplungen 305 nur in einer ersten Gruppe von Öffnungen 304_1 angeordnet sein, die sich im Wesentlichen entlang der x-Richtung erstrecken. Nach einem anderen Beispiel können die Kopplungen 305 nur in einer zweiten Gruppe von Öffnungen 304 2 angeordnet sein, die sich im Wesentlichen entlang der y-Richtung erstrecken.
  • In der Halbleiteranordnung sind 300' einzelne Träger 302 noch mechanisch und elektrisch durch die Holme 301 1 miteinander verbunden. Um eine Halbleiteranordnung wie die Halbleiteranordnungen 100 oder 200 herzustellen, worin alle Träger elektrisch voneinander isoliert sind, kann die Halbleiteranordnung 300' entlang der Schnittlinien A geschnitten werden. Die Schnittlinien A erstrecken sich entlang mindestens einiger der Öffnungen 304. Durch Schneiden entlang der Schnittlinien können Halbleiteranordnungen 306 mit elektrisch isolierten Trägern erhalten werden.
  • Gemäß einem Beispiel können die Halbleiteranordnungen 306 jeweils drei Träger 302 und drei Halbleiterchips 303 umfassen, die z.B. Nacktchips sein können. In diesem Fertigungsstadion können die Halbleiteranordnungen 306 auf einer Prüfeinrichtung platziert werden, z.B. zur elektrischen Prüfung der Halbleiterchips 303. Im Vergleich zum Testen einzelner Halbleiterchips kann eine solche „Massenprüfung“ von Halbleiteranordnungen 306 kostengünstiger sein. Darüber hinaus können die Halbleiteranordnungen 306 mechanisch stabiler sein als einzelne (Nackt-)Chips und damit einfacher zu handhaben sein.
  • 4A zeigt eine Seitenansicht einer laminierten Halbleiteranordnung 400 mit einer Halbleiteranordnung 300, die zumindest teilweise in einem Laminat 401 eingekapselt ist. Gemäß einem Beispiel umfasst oder besteht das Laminat 401 aus einer PCB und die Halbleiteranordnung 300 ist in die PCB eingebettet.
  • Im Vergleich zur Einbettung einzelner Halbleiterdioden in das Laminat 401 kann stattdessen die Einbettung der Halbleiteranordnung 300 einige Vorteile bieten. So ist es beispielsweise möglich, unter Verwendung der Halbleiteranordnung 300 mehrere Halbleiterchips (z.B. zwei oder drei oder mehr) gleichzeitig in das Laminat 401 einzubetten (z.B. kann die Halbleiteranordnung 300 mit mehreren Halbleiterchips durch einen einzigen Pick-and-Place-Prozess positioniert werden). Darüber hinaus wird bei Verwendung der Halbleiteranordnung 300 die mechanische Robustheit der Halbleiterchips 303 erhöht, da die (dünnen) Halbleiterchips 303 durch die Träger 302 verstärkt werden.
  • Die laminierte Halbleiteranordnung 400 kann Durchkontaktierungen 402 beinhalten, die die Halbleiterdioden 303 mit einer Umverteilungsschicht 403 elektrisch verbinden. Das Laminat 401 kann eine einzelne Laminatmaterialschicht oder mehrere gestapelte Laminatmaterialschichten umfassen. Die laminierte Halbleiteranordnung 400 kann auch mehr als eine einzige Umverteilungsschicht 403 umfassen, beispielsweise mehrere gestapelte Umverteilungsschichten 403. Die Halbleiteranordnung 400 kann zusätzliche elektrische oder elektronische Komponenten umfassen, die auf der ersten Hauptseite 400_1 oder auf der zweiten Hauptseite 400 2 angeordnet sein können. Die zusätzlichen elektrischen oder elektronischen Komponenten können beispielsweise Widerstände, Kondensatoren, Induktivitäten oder Halbleiterchips umfassen (z.B. mit einer Logikschaltung, die zum Steuern der Halbleiterchips 303 konfiguriert ist).
  • 4B zeigt eine Seitenansicht einer weiteren laminierten Halbleiteranordnung 400', die mit Ausnahme der im Folgenden beschriebenen Unterschiede mit der laminierten Halbleiteranordnung 400 identisch sein kann.
  • In Bezug auf die laminierte Halbleiteranordnung 400 ist dargestellt, dass die Träger 302 auf der zweiten Hauptseite 400 2 freiliegen. Es ist aber auch möglich, dass auf der zweiten Hauptseite 400_2 eine oder mehrere weitere Laminatmaterialschichten 404 angeordnet sind, die die Träger 302 vollständig umschließen. Weitere Durchkontaktierungen 402 und eine oder mehrere weitere (gestapelte) Umverteilungsstrukturen 403 können auch auf der weiteren Laminatmaterialschicht 404 angeordnet sein.
  • Gemäß einem Beispiel kann die Herstellung der laminierten Halbleiteranordnung 400' das Bereitstellen der weiteren Laminatmaterialschicht 404, das Platzieren der Halbleiteranordnung 300 auf der weiteren Laminatmaterialschicht 404, das Platzieren einer oder mehrerer zusätzlicher Laminatmaterialschichten über der Halbleiteranordnung 300 und das Anwenden von Wärme und/oder Druck umfassen.
  • 5 zeigt eine Detailansicht eines Beispiels für die in 1B dargestellte Öffnung 107. Im Beispiel von 5 umfassen der erste und zweite Träger 102, 103 Verzahnungsstrukturen 501 in Form von Aussparungen in der Ober- und Unterseite der Träger 102, 103. Diese Aussparungen sind so konfiguriert, dass die Kopplung 106 in die Aussparungen hineinragen und dadurch den ersten Träger 102 mechanisch am zweiten Träger 103 befestigen kann. Natürlich werden auch andere Formen von ineinandergreifenden Strukturen in Betracht gezogen.
  • 6 ist ein Flussdiagramm eines Verfahrens 600 zum Herstellen einer Halbleiteranordnung wie den Halbleiteranordnungen 100, 200, 300 und 300' oder zum Herstellen einer laminierten Halbleiteranordnung wie den laminierten Halbleiteranordnungen 400 und 400'.
  • Verfahren 600 umfasst bei 601 einen Akt des Bereitstellens eines Leadframes, das mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und der zweite Träger seitlich nebeneinander angeordnet sind, bei 602 einen Akt des Anordnens eines ersten Halbleiterchips auf dem ersten Träger und des elektrischen Koppeln des ersten Halbleiterchips mit dem ersten Träger, bei 603 einen Akt des Anordnens eines zweiten Halbleiterchips auf dem zweiten Träger und des elektrischen Koppelns des zweiten Halbleiterchips mit dem zweiten Träger, und bei 604 einen Akt des Anordnens einer Kopplung entlang des ersten und zweiten Trägers, wobei die Kopplung konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei die ersten und zweiten Halbleiterchips zumindest teilweise nach außen freiliegen.
  • Gemäß einem Beispiel kann das Verfahren 600 weiterhin die Herstellung einer Öffnung in dem Leadframe zwischen dem ersten und zweiten Träger und die Anordnung der Kopplung in der Öffnung beinhalten. Darüber hinaus kann die Kopplung einem Prägeprozess unterzogen werden (z.B. um die Verbindung fest in die Öffnung zu stempeln), um den ersten und zweiten Träger miteinander zu verbinden.
  • Gemäß einem Beispiel kann das Verfahren 600 verwendet werden, um eine laminierte Halbleiteranordnung herzustellen. In diesem Fall kann das Verfahren 600 ferner einen Akt des Laminierens über den ersten und zweiten Träger, die ersten und zweiten Halbleiterchips und die Kopplung zur Herstellung eines laminierten Körpers umfassen. Darüber hinaus können in dem laminierten Körper elektrische Verbindungen hergestellt werden, um den ersten Halbleiterchip mit dem zweiten Halbleiterchip elektrisch zu verbinden. Die Halbleiterchips können beispielsweise so geschaltet werden, dass sie Teil einer Halbbrückenschaltung sind.
  • BEISPIELE
  • Im Folgenden werden die Halbleiteranordnung, die laminierte Halbleiteranordnung und das Verfahren zur Herstellung einer Halbleiteranordnung anhand konkreter Beispiele näher erläutert.
  • Beispiel 1 ist eine Halbleiteranordnung, umfassend: einen Leadframe, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip, wobei der erste Halbleiterchip auf dem ersten Träger angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip auf dem zweiten Träger angeordnet und elektrisch mit diesem gekoppelt ist, und eine Kopplung, die konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei der erste und zweite Halbleiterchip zumindest teilweise nach außen freiliegen und wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet ist.
  • Beispiel 2 ist die Halbleiteranordnung nach Beispiel 1, wobei der erste und zweite Träger Verzahnungsstrukturen umfassen und wobei die Kopplung mit den Verzahnungsstrukturen ineinander greift.
  • Beispiel 3 ist die Halbleiteranordnung nach Beispiel 1 oder 2, wobei der Leadframe eine Öffnung zwischen dem ersten und zweiten Träger umfasst und wobei die Kopplung in der Öffnung angeordnet ist.
  • Beispiel 4 ist die Halbleiteranordnung nach Beispiel 3, wobei die Kopplung die Öffnung vollständig ausfüllt.
  • Beispiel 5 ist die Halbleiteranordnung nach Beispiel 3 oder 4, wobei die Kopplung ein Prägeteil ist.
  • Beispiel 6 ist die Halbleiteranordnung nach einem der vorstehenden Beispiele, wobei die Kopplung eine Vorform aus Kunststoff ist.
  • Beispiel 7 ist die Halbleiteranordnung nach einem der vorhergehenden Beispiele, wobei eine Drain-Elektrode des ersten Halbleiterchips dem ersten Träger zugewandt ist und eine Source-Elektrode des zweiten Halbleiterchips dem zweiten Träger zugewandt ist, oder wobei eine Kollektor-Elektrode des ersten Halbleiterchips dem ersten Träger zugewandt ist und eine Emitter-Elektrode des zweiten Halbleiterchips dem zweiten Träger zugewandt ist.
  • Beispiel 8 ist eine laminierte Halbleiteranordnung, umfassend: einen Leadframe, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip, wobei der erste Halbleiterchip auf dem ersten Träger angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip auf dem zweiten Träger angeordnet und elektrisch mit diesem gekoppelt ist, eine Kopplung, die konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen, mindestens eine erste Laminatschicht, die über dem ersten und zweiten Halbleiterchip angeordnet ist, und eine Umverteilungsstruktur, die auf der ersten Laminatschicht angeordnet und konfiguriert ist, um den ersten Halbleiterchip elektrisch mit dem zweiten Halbleiterchip zu verbinden, wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet ist.
  • Beispiel 9 ist die laminierte Halbleiteranordnung nach Beispiel 8, ferner umfassend: mindestens eine weitere Laminatschicht, wobei die weitere Laminatschicht unterhalb des ersten und zweiten Trägers angeordnet ist.
  • Beispiel 10 ist die laminierte Halbleiteranordnung nach Beispiel 8 oder 9, wobei der erste und zweite Träger und der erste und zweite Halbleiterchip vollständig in Laminat eingekapselt sind.
  • Beispiel 11 ist die laminierte Halbleiteranordnung nach einem der Beispiele 8 bis 10, ferner umfassend: Durchkontaktierungen, die durch die erste Laminatschicht reichen, wobei die Durchkontaktierungen mit dem ersten und zweiten Halbleiterchip gekoppelt sind.
  • Beispiel 12 ist ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei das Verfahren umfasst: Bereitstellen eines Leadframes, der mindestens einen ersten und einen zweiten Träger umfasst, wobei der erste und zweite Träger seitlich nebeneinander angeordnet sind, Anordnen eines ersten Halbleiterchips auf dem ersten Träger und elektrisches Koppeln des ersten Halbleiterchips mit dem ersten Träger, Anordnen eines zweiten Halbleiterchips auf dem zweiten Träger und elektrisches Koppeln des zweiten Halbleiterchips mit dem zweiten Träger, und Anordnen einer Kopplung neben dem ersten und zweiten Träger, wobei die Kopplung konfiguriert ist, um den ersten Träger mechanisch an dem zweiten Träger zu befestigen und den ersten Träger elektrisch von dem zweiten Träger zu isolieren, wobei die ersten und zweiten Halbleiterchips zumindest teilweise nach außen freiliegen und wobei die Kopplung eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger angeordnet wird.
  • Beispiel 13 ist das Verfahren nach Beispiel 12, ferner umfassend: Herstellen einer Öffnung im Leadframe zwischen dem ersten und zweiten Träger und Anordnen der Kopplung in der Öffnung.
  • Beispiel 14 ist das Verfahren nach Beispiel 12 oder 13, ferner umfassend: Prägen der Kopplung, um den ersten und zweiten Träger miteinander zu verbinden.
  • Beispiel 15 ist das Verfahren nach einem der Beispiele 12 bis 14, ferner umfassend: Laminieren über den ersten und zweiten Träger, die ersten und zweiten Halbleiterchips und die Kopplung zur Herstellung eines laminierten Körpers.
  • Beispiel 16 ist das Verfahren nach Beispiel 15, ferner umfassend: Herstellen elektrischer Verbindungen in dem laminierten Körper, um den ersten Halbleiterchip mit dem zweiten Halbleiterchip elektrisch zu verbinden.
  • Beispiel 17 ist das Verfahren nach Beispiel 16, wobei der erste und zweite Halbleiterchip Teil einer Halbbrückenschaltung sind.
  • Beispiel 18 ist eine Vorrichtung mit Mitteln zum Durchführen eines Verfahrens gemäß einem der Beispiele 12 bis 17.

Claims (16)

  1. Halbleiteranordnung (100, 300, 300'), umfassend: einen Leadframe (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip (104, 105, 303), wobei der erste Halbleiterchip (104, 303) auf dem ersten Träger (102, 302) angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip (105, 303) auf dem zweiten Träger (103, 302) angeordnet und elektrisch mit diesem gekoppelt ist, und eine Kopplung (106, 305), die konfiguriert ist, um den ersten Träger (102, 302) mechanisch an dem zweiten Träger (103, 302) zu befestigen und den ersten Träger (102, 302) elektrisch von dem zweiten Träger (103, 302) zu isolieren, wobei der erste und zweite Halbleiterchip (104, 105, 303) zumindest teilweise nach außen freiliegen, und wobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet ist.
  2. Halbleiteranordnung (100, 300, 300') nach Anspruch 1, wobei der erste und zweite Träger (102, 103, 302) Verzahnungsstrukturen (501) umfassen und wobei die Kopplung (106, 305) mit den Verzahnungsstrukturen (501) ineinander greift.
  3. Halbleiteranordnung (100, 300, 300') nach Anspruch 1 oder 2, wobei der Leadframe (101, 301) eine Öffnung (107, 304) zwischen dem ersten und zweiten Träger (102, 103, 302) umfasst und wobei die Kopplung (106, 305) in der Öffnung (107, 304) angeordnet ist.
  4. Halbleiteranordnung (100, 300, 300') nach Anspruch 3, wobei die Kopplung (106, 305) die Öffnung (107, 304) vollständig ausfüllt.
  5. Halbleiteranordnung (100, 300, 300') nach Anspruch 3 oder 4, wobei die Kopplung (106, 305) ein Prägeteil ist.
  6. Halbleiteranordnung (100, 300, 300') nach einem der vorhergehenden Ansprüche, wobei eine Drain-Elektrode des ersten Halbleiterchips (104, 303) dem ersten Träger (102, 302) zugewandt ist und eine Source-Elektrode des zweiten Halbleiterchips (105, 303) dem zweiten Träger (103, 302) zugewandt ist, oder wobei eine Kollektor-Elektrode des ersten Halbleiterchips (104, 303) dem ersten Träger (102, 302) zugewandt ist und eine Emitter-Elektrode des zweiten Halbleiterchips (105, 303) dem zweiten Träger (103, 302) zugewandt ist.
  7. Laminierte Halbleiteranordnung (400, 400'), umfassend: einen Leadframe (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind, mindestens einen ersten und einen zweiten Halbleiterchip (104, 105, 303), wobei der erste Halbleiterchip (104, 303) auf dem ersten Träger (102, 302) angeordnet und elektrisch mit diesem gekoppelt ist und der zweite Halbleiterchip (105, 303) auf dem zweiten Träger (103, 302) angeordnet und elektrisch mit diesem gekoppelt ist, eine Kopplung (106, 305), die konfiguriert ist, um den ersten Träger (102, 302) vmechanisch an dem zweiten Träger (103, 302) zu befestigen, mindestens eine erste Laminatschicht (401), die über dem ersten und zweiten Halbleiterchip (104, 105, 303) angeordnet ist, und eine Umverteilungsstruktur (403), die auf der ersten Laminatschicht (401) angeordnet und konfiguriert ist, um den ersten Halbleiterchip (104, 303) elektrisch mit dem zweiten Halbleiterchip (105, 303) zu verbinden, wobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet ist.
  8. Laminierte Halbleiteranordnung (400, 400') nach Anspruch 7, ferner umfassend: mindestens eine weitere Laminatschicht (404), wobei die weitere Laminatschicht (404) unterhalb des ersten und zweiten Trägers (102, 103, 302) angeordnet ist.
  9. Laminierte Halbleiteranordnung (400, 400') nach Anspruch 7 oder 8, wobei der erste und zweite Träger (102, 103, 302) und der erste und zweite Halbleiterchip (104, 105, 303) vollständig in Laminat eingekapselt sind.
  10. Laminierte Halbleiteranordnung (400, 400') nach einem der Ansprüche 7 bis 9, ferner umfassend: Durchkontaktierungen (402), die durch die erste Laminatschicht (401) reichen, wobei die Durchkontaktierungen (402) mit dem ersten und zweiten Halbleiterchip (104, 105, 303) gekoppelt sind.
  11. Verfahren (600) zur Herstellung einer Halbleiteranordnung (100, 300, 300', 400, 400') wobei das Verfahren umfasst: Bereitstellen (601) eines Leadframes (101, 301), der mindestens einen ersten und einen zweiten Träger (102, 103, 302) umfasst, wobei der erste und zweite Träger (102, 103, 302) seitlich nebeneinander angeordnet sind, Anordnen (602) eines ersten Halbleiterchips (104, 303) auf dem ersten Träger (102, 302) und elektrisches Koppeln des ersten Halbleiterchips (104, 303) mit dem ersten Träger (102, 302), Anordnen (603) eines zweiten Halbleiterchips (105, 303) vauf dem zweiten Träger (103, 302) und elektrisches Koppeln des zweiten Halbleiterchips mit dem zweiten Träger (103, 302), und Anordnen (604) einer Kopplung (106, 305) neben dem ersten und zweiten Träger (102, 103, 302), wobei die Kopplung (106, 305) konfiguriert ist, um den ersten Träger (102, 302) mechanisch an dem zweiten Träger (103, 302) zu befestigen und den ersten Träger (102, 302) elektrisch von dem zweiten Träger (103, 302) zu isolieren, wobei die ersten und zweiten Halbleiterchips (104, 105, 303) zumindest teilweise nach außen freiliegen, und wobei die Kopplung (106, 305) eine Vorform aus Kunststoff ist, die neben dem ersten und zweiten Träger (102, 103, 302) angeordnet wird.
  12. Verfahren (600) nach Anspruch 11, ferner umfassend: Herstellen einer Öffnung (107, 304) im Leadframe (101, 301) zwischen dem ersten und zweiten Träger (102 ,103, 302) und Anordnen der Kopplung (106, 305) in der Öffnung (107, 304) .
  13. Verfahren (600) nach Anspruch 11 oder 12, ferner umfassend: Prägen der Kopplung (106, 305), um den ersten und zweiten Träger (102, 103, 302) miteinander zu verbinden.
  14. Verfahren (600) nach einem der Ansprüche 11 bis 13, ferner umfassend: Laminieren über den ersten und zweiten Träger (102, 103, 302), die ersten und zweiten Halbleiterchips (104, 105, 303) und die Kopplung (106, 305) zur Herstellung eines laminierten Körpers (401).
  15. Verfahren (600) nach Anspruch 14, ferner umfassend: Herstellen elektrischer Verbindungen (402, 403) in dem laminierten Körper (401), um den ersten Halbleiterchip (104, 303) mit dem zweiten Halbleiterchip (105, 303) elektrisch zu verbinden.
  16. Verfahren (600) nach Anspruch 15, wobei der erste und zweite Halbleiterchip (104, 105, 303) Teil einer Halbbrückenschaltung sind.
DE102019105123.1A 2019-02-28 2019-02-28 Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung Active DE102019105123B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019105123.1A DE102019105123B4 (de) 2019-02-28 2019-02-28 Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
US16/776,026 US11183445B2 (en) 2019-02-28 2020-01-29 Semiconductor arrangement, laminated semiconductor arrangement and method for fabricating a semiconductor arrangement
CN202010127018.3A CN111627883A (zh) 2019-02-28 2020-02-28 半导体装置、层合半导体装置以及用于制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019105123.1A DE102019105123B4 (de) 2019-02-28 2019-02-28 Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE102019105123A1 DE102019105123A1 (de) 2020-09-03
DE102019105123B4 true DE102019105123B4 (de) 2021-08-12

Family

ID=72046240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019105123.1A Active DE102019105123B4 (de) 2019-02-28 2019-02-28 Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (3)

Country Link
US (1) US11183445B2 (de)
CN (1) CN111627883A (de)
DE (1) DE102019105123B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103085A1 (de) 2012-03-27 2013-10-02 Infineon Technologies Ag Mehrfachchip-Leistungshalbleiterbauteil
DE102015105821A1 (de) 2014-04-16 2015-10-22 Infineon Technologies Ag Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US8044418B2 (en) * 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP5416975B2 (ja) * 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
US8283212B2 (en) * 2010-12-28 2012-10-09 Alpha & Omega Semiconductor, Inc. Method of making a copper wire bond package
TWM556934U (zh) * 2017-12-11 2018-03-11 長華科技股份有限公司 具有接點溝槽的預成形導線架
JP7372512B2 (ja) * 2018-09-28 2023-11-01 日亜化学工業株式会社 発光装置および発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103085A1 (de) 2012-03-27 2013-10-02 Infineon Technologies Ag Mehrfachchip-Leistungshalbleiterbauteil
DE102015105821A1 (de) 2014-04-16 2015-10-22 Infineon Technologies Ag Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern

Also Published As

Publication number Publication date
US20200279799A1 (en) 2020-09-03
US11183445B2 (en) 2021-11-23
DE102019105123A1 (de) 2020-09-03
CN111627883A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE112015005836B4 (de) Leistungsmodul
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102015115999B4 (de) Elektronische Komponente
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102006032073A1 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102019105123B4 (de) Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102014102692A1 (de) Elektronisches Bauelement
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative