WO2014016165A1 - Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element - Google Patents

Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element Download PDF

Info

Publication number
WO2014016165A1
WO2014016165A1 PCT/EP2013/064977 EP2013064977W WO2014016165A1 WO 2014016165 A1 WO2014016165 A1 WO 2014016165A1 EP 2013064977 W EP2013064977 W EP 2013064977W WO 2014016165 A1 WO2014016165 A1 WO 2014016165A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin
film chip
optoelectronic semiconductor
semiconductor component
embedded
Prior art date
Application number
PCT/EP2013/064977
Other languages
English (en)
French (fr)
Inventor
Stefan Illek
Matthias Sabathil
Thomas Schwarz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/413,748 priority Critical patent/US9691682B2/en
Publication of WO2014016165A1 publication Critical patent/WO2014016165A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to an optoelectronic semiconductor device according to claim 1 and to a method for producing an optoelectronic semiconductor device according to claim 12.
  • a method for producing an optoelectronic semiconductor device is known to be located in the optoelectronic semiconductor chip on an upper surface ei ⁇ nes carrier.
  • the optoelectronic half ⁇ conductor chips are formed with a shaped body which covers all side surfaces of the optoelectronic semiconductor chips.
  • the upper and lower sides of the optoelectronic semiconductor chips preferably remain free. After removal of the carrier, the optoelectronic semiconductor chips can be singulated. Contact points may be provided on the upper and / or lower sides of each semiconductor chip.
  • the shaped body can consist, for example, of an epoxy-based molding material.
  • An optoelectronic semiconductor device comprises a optoe ⁇ lektronischen thin film chip and a thermally conductive and electrically insulating member. In this case, the thin-film chip and the element are embedded together in a molded body.
  • the thermally conductive and elekt ⁇ driven insulating member provides electrical insulation to the assembly side of the optoelectronic semiconductor device in this optoelectronic semiconductor component.
  • a material with a well-adapted coefficient of thermal expansion can then be selected for the carrier of the optoelectronic thin-film chip, resulting in a reduced susceptibility to breakage.
  • a top surface of the thin film chips and a Un ⁇ underside of the element are not covered by the molding.
  • the upper surface of the thin-film chip can then form a radiation exit surface of the optoelectronic semiconductor ⁇ conductor member.
  • the underside of the element can advantageously serve for dissipating the heat produced by the optoelectronic semiconductor component.
  • a solderable thermal contact surface is arranged on the underside of the element.
  • a thermal connection of the optoelectronic semiconductor device can then take place, for example, by reflow soldering.
  • the molded body has a first buried conductor ⁇ structure and a second embedded conductor pattern.
  • the embedded conductor structures can then serve for electrical feedthrough.
  • two solderable electric contact faces are arranged on an underside of the semiconductor component and elekt ⁇ driven conductively connected to the embedded conductor structures connectedness the.
  • the optoelectronic semiconducting ⁇ terbauteil then forms an SMD component which can be contacted, for example by means of reflow soldering.
  • part of the thin-film chip has two on its upper side is arranged ⁇ electrical bonding pads, each bonding pad is connected via a bonding wire with one of the conductor patterns.
  • electrical contacts of the thin-film chip can then be contacted to the underside of the semi-conductor member ⁇ .
  • the element is designed as a ceramic plate.
  • an element formed as a ceramic plate has a high thermal conductivity and good electrical insulation properties and is available at low cost.
  • the element has an electrical feedthrough.
  • the optoelectronic thin-film chip in this optoelectronic semiconductor component can have an electrical contact on its underside facing the element. This advantageously makes it possible to form the optoe ⁇ lectronic semiconductor device with a conventional optoe ⁇ lektronischem thin film chip.
  • the optoelectronic semiconductor components part of the thin-film chip has a arranged on its bottom electrical contact, an electrically conductive layer is disposed on a Obersei ⁇ te of the element which is electrically conductively connected to the contact.
  • the electrically conductive layer is electrically conductively connected to one of the conductor structures.
  • the thin-film chip may be formed as a conventional thin-film chip having disposed on the underside of the thin-film chip electrical contact ⁇ rule even with this optoelectronic semiconductor component. As a result, the optoelectronic ⁇ African semiconductor device is inexpensive to produce.
  • the electrically conductive layer is connected to one of the
  • Shaped embedded bonding wire with one of the conductor structures is inexpensive to carry out the electrical connection as a bond.
  • the thin-film chip and the element are thermally conductive to one another.
  • a good thermal conduction is ensured between the thin-film chip and the element.
  • a method of manufacturing an optoelectronic semiconductor device comprises the steps of providing an op ⁇ toelektronischen thin-film chip having a top and a bottom, for the thermal coupling of the bottom side of a thermally conductive and electrically insulating member and for embedding the thin-film chip and the element in a ge ⁇ common moldings.
  • an optoelectronic thin-film chip with an electrically conductive carrier can be used in this method.
  • Another advantage of the method is that the thermal coupling of the underside of the thin-film chip to the element can be carried out in a simple manner, since the coupling does not have to have high mechanical stability.
  • the thin-film chip and the element are fixed relative to one another by the shaped body. Another advantage is that in placing the thin-film chips and the element zuein ⁇ other no high requirements for placement accuracy must be made, which allows a cost-effective process.
  • a plurality of optoelectronic thin-film chip which are each thermally coupled to a thermally conductive and electrically insulating member embedded simultaneously in a common Formkör ⁇ per.
  • the method then enables a parallel production of a multiplicity of optoelectronic semiconductor components, thereby reducing the costs for producing an optoelectronic semiconductor component.
  • a first conductor structure is additionally embedded in the shaped body. This is after embedding a step to make a
  • the head structural ⁇ structure then allows a passage of an electrical connection from the arranged on top of the thin-film chip bond pad to a lower surface of the optoelectronic semiconductor assembly ⁇ part.
  • a further step is carried out for applying a metallization on a lower side of the shaped body.
  • a further step is carried out for applying a metallization on a lower side of the shaped body.
  • the op ⁇ toelektronische semiconductor device produced by this method can then be contacted as an SMD component with ⁇ means of reflow soldering electrical.
  • the application of the metallization can take place without photolithographic patterning methods, which enables a cost-effective implementation of the method.
  • the element comprises a plurality of particles with an average
  • this method allows a cost-effective production of an optoelectronic semiconductor device.
  • the element is placed on the underside of the thin-film chip before the
  • Thin-film chip is separated from a plurality of similar further thin-film chips.
  • the at ⁇ order of the element on the underside of the thin-film chip is then still be arranged in the wafer composite of the thin-film chip, thereby simultaneously thermally conductive and electrically insulating elements at ei ⁇ ner plurality of thin-film chip. This advantageously reduces the production costs.
  • an electrically conductive layer In one embodiment of the method on a side facing the bottom of the thin-film chip top of the ele ments ⁇ is arranged an electrically conductive layer.
  • a second conductor structure is embedded in the molded body.
  • a step of forming a bond between the electrically conductive layer and the second conductor pattern is performed before embedding.
  • the method then allows a USAGE ⁇ dung of a thin-film chip with on its underside at ⁇ parent contact, which allows the use of a conventional thin film chip.
  • the process can be carried out inexpensively.
  • the thin-film chip is embedded in a first shaped body.
  • the element is then embedded in a second mold body ⁇ .
  • the first molded body and the second molded body are connected to the common molded body.
  • a contacting of the thin-film chips in this process for a plurality of semiconductor devices to be produced simultaneously, thereby reducing the cost per opto-electronic semiconductor device.
  • 1 shows a section through an optoelectronic semiconducting ⁇ terbauteil according to a first embodiment
  • 2 shows a section through an optoelectronic semiconducting ⁇ terbauteil according to a second embodiment
  • FIG. 3 shows a section through an optoelectronic semicon terbauteil according to a third embodiment
  • Figure 4 shows a section through an optoelectronic semiconductor terbauteil according to a fourth embodiment
  • FIG. 5 shows a section through a first part of an optoelectronic semiconductor component according to a fifth embodiment
  • FIG. 6 shows a section through a second part of the optoelectronic semiconductor device according to the fifth embodiment.
  • FIG. 7 shows a section through the complete optoelectronic semiconductor component according to the fifth embodiment.
  • FIG. 1 shows a schematic representation of a section through an optoelectronic semiconductor component 10 according to a first embodiment.
  • the optoelectronic Halbleiterbau ⁇ part 10 may be, for example, an LED package.
  • the optoe ⁇ lectronic semiconductor device 10 may be in particular an SMD-performance semiconductor device.
  • the optoelectronic semiconductor component 10 comprises a thin-film chip 100.
  • the thin-film chip 100 is preferably an opaque toelectronic thin-film chip.
  • the thin-film chip 100 may be, for example, an LED chip.
  • the thin-film chip 100 comprises a substrate 110 and an EPI layer 120 arranged on the substrate 110.
  • the substrate 110 and an EPI layer 120 arranged on the substrate 110.
  • the 110 may be an electrically insulating or an electrically conductive substrate.
  • the substrate 110 may include, for example, silicon or germanium.
  • the EPI layer 120 is an epitaxially grown layer. The EPI was preferred layer grown epitaxially on a 120 not shown in Figure 1 carrier, and only then disposed on the sub strate ⁇ 110th
  • the thermal expansion coefficient of the substrate Ausdeh ⁇ 110 is adapted to the thermal expansion coefficient of the Ausdeh ⁇ EPI layer 120th
  • the material of the substrate 110 may be selected from a wide range of possible materials. This allows for good thermal matching between the substrate 110 and the EPI layer 120.
  • a direction away from the substrate 110 surface of the EPI layer 120 forms a top surface 101 of the thin-film chip 100.
  • a remote from the EPI layer 120 surface of the sub ⁇ strats 110 forms a bottom surface 102 of the thin-film chip 100.
  • the top surface 101 of the thin-film chip 100 is preferred a radiation exit surface of the thin-film chip 100.
  • a first bonding pad (wire bonding bonding surface) 121 and a second bonding pad 122 are disposed on the upper side 101 of the thin-film chip 100.
  • the first bonding pad 121 and the second bonding pad 122 constitute electrical contacts of the thin-film chip 100.
  • both of the electrical contacts of the thin film ⁇ chips 100 are on the top surface 101 of the thin-film chip 100 is arranged ⁇ .
  • the optoelectronic semiconductor device 10 also includes an insulator die 200 having a top 201 and a bottom 202.
  • the insulator die 200 is composed of a electrically insulating and thermally highly conductive material.
  • the insulator plate 200 comprises a ceramic material.
  • the insulator plate 200 of A1N, SiN or made of a hybrid material may be composed of a molding material and a suitable filling material best ⁇ hen.
  • the top surface 201 of the insulator plate 200 is the sub ⁇ side faces 102 of the thin-film chip 100 and is in contact with DIE ser.
  • the accuracy of the relative lateral Plat ⁇ cation of thin-film chip 100 and insulator plates 200 need not be particularly high.
  • the thermal connection 210 may be produced, for example, by gluing, by sintering or by pressing.
  • the thermal connection 210 ensures good thermal conduction between the thin-film chip 200 and the insulator plate 200. However, the thermal connection 210 has no mechanically particularly robust connection be ⁇ riding make.
  • the thin-film chip 100 and the insulator plate 200 are embedded in a common molded body 500.
  • the molded body 500 is electrically insulating and is preferably made of a mold material.
  • the embedding of the thin-film chip 100 and the insulator plate 200 in the molded body 500 is preferably carried out by a molding process, for example, by Fo ⁇ lienunternoses Transfermolden.
  • the molded body 500 has a top 501 and a bottom ⁇ page 502.
  • the upper side 101 of the thin-film chip 100 is not covered by the molded body 500.
  • the underside 202 of the insulator plate 200 is preferably not covered by the molded body 500.
  • the upper side 101 of the thin-film chip 100 preferably terminates approximately flush with the upper side 501 of the shaped body 500. Also closes the bottom 202 of the insulator plate 200 approximately flush with the bottom 502 of the molding 500 from.
  • the molded body 500 fixes the insulator wafer 200 relative to the thin film chip 100. For this reason, the thermal bond 210 between the insulator wafer 200 and the thin film chip 100 need not have high mechanical strength. The mechanical strength of the thermal bond 210 need only be sufficient to hold the insulator die 200 to the thin-film chip 100 during the fabrication of the die 500.
  • a multiplicity of further thin-film chips 100 and insulator platelets 200 have preferably been embedded in the same shaped body 500 at the same time.
  • the shaped body 500 can then be decomposed in a later method step into individual smaller moldings, each containing at least one thin-film chip 100 and at least one isolator wafer 200.
  • the optoelectronic Hableiterbauteil 10 also includes a first conductor pattern 300 and a second conductor pattern 350.
  • the first conductor pattern 300 and the second conductor structure 350 have an electrically conductive material, for example ⁇ game board pieces or conductive silicon.
  • the first conductor structure 300 and the second conductor structure 350 are also embedded in the molded body 500 and bil ⁇ each having an electrical feedthrough between the top 501 and the bottom 502 of the molding 500.
  • the first bonding pad 121 on the upper side 101 of the thin-film chip 100 is electrically conductively connected to the first conductor structure 300 via a first bonding wire 310.
  • the second bond harid 122 on the top 101 of the thin-film chip 100 is electrically conductively connected to the two ⁇ th conductor pattern 350 via a second bonding wire 360 is connected.
  • the first bonding wire 310 and the second bonding wire 360 extend above the upper side 501 of the molded body 500 outside of the molded body 500.
  • the first bonding wire and the second bonding wire 360 are mounted in the molded body 500.
  • the first bonding wire 310 and the second bonding wire are preferably mounted 360 in a common operation with other bonding wires to further embedded in the mold body 500 thin-film chip 100 before the introduced bed ⁇ th thin-film chip, 100 separated from each other.
  • the phosphor layer 600 may be made of silicone with embedded phosphor, for example.
  • the phosphor layer 600 may serve to convert a wavelength of radiation emitted by the top surface 101 of the thin-film chip 100.
  • the bonding wires 301, 360 are embedded in the phosphor layer 600.
  • the phosphor layer 600 has preferably been applied to the upper side 501 of the molded body 500 only after the attachment of the bonding wires 310, 360.
  • the phosphor layer 600 can also be omitted in a simplified embodiment of the optoelectronic semiconductor component 10.
  • the metallization 400 may comprise, for example, copper, aluminum or gold.
  • the metallization 400 may have been applied, for example, by electrodeposition or by lamination on the underside 502 of the molded body 500.
  • no photolithographic patterning process was required to apply the metallization 400.
  • the metallization 400 has preferably been applied before the shaped body 500 of the optoelectronic ⁇ African semiconductor device 10 has been separated from the moldings 500 further optoelectronic semiconductor devices 10. In a simplified embodiment of the optoelectronic semiconductor component 10, however, the metallization 400 may also be omitted.
  • the metallization 400 comprises a first electrical Kon ⁇ clock face 410, a second electrical contact surface 420 and a thermal pad 430.
  • the electrical contact surfaces 410, 420 and the thermal pad 430 are electrically isolated from each.
  • the first electrical con tact ⁇ surface 410 is disposed in the region at the bottom 502 of the molding 500 in which the first conductor pattern ends 300th Thus, the first electrical contact surface 410 is in electrically conductive connection with the first conductor structure 300.
  • the second electrical contact surface 420 is correspondingly electrically conductively connected to the second conductor structure 350.
  • the thermal contact surface 430 is ther ⁇ misch conductively connected to the bottom 202 of the insulator plate 200.
  • the first electrical contact surface 410, the second electrical ⁇ specific contact surface 420 and the thermal contact surface 430 of the metallization 400 represent SMD-compatible contact surfaces which are suitable for a connection by means of reflow soldering.
  • the thin-film chip 100 can be electrically contacted via the first electrical contact surface 410 and the second electrical contact surface 420. Electric current can then flow via the contact surfaces 410, 420, the conductor structures 300, 350, the bonding wires 310, 360 and the bonding pads 121, 122. Via the thermal contact surface 430, waste heat produced by the thin-film chip 100 can be dissipated. The heat flows from the thin-film chip 100 via the insulator plate 200 to the thermal contact surface 430.
  • FIG 2 is a schematic representation of an optoelectronic semiconductor device 20 according to a second embodiment ⁇ form.
  • the optoelectronic semiconductor device 20 is very similar to the optoelectronic semiconductor component 10 of Figure 1 on.
  • the same and equivalent components are provided with the same reference numerals and will not be described again in detail below.
  • an insulator element 1200 is vorgese ⁇ hen in the optoelectronic semiconductor device ⁇ rule 20th
  • the insulator member 1200 includes a plurality of Parti ⁇ angles 1210th
  • the particles preferably have an-average 1210 by ⁇ size of less than 100 pm. Particularly preferably, the average size of the particles 1210 ranges between 10 pm and 50 pm.
  • the particles 1210 of the insulator member 1200 can for example consist of a ke ⁇ ramischen material.
  • the particles 1210 may be made of the same material game at ⁇ , such as the tor-Isola- plate 200 of the optoelectronic semiconductor component 10 of FIG. 1
  • the insulator element 1200 formed from the particles 1210 has an upper side 1201 and a lower side 1202.
  • the upper side 1201 of the insulator element 1200 faces the underside 102 of the thin-film chip 100 and is in good thermal contact therewith.
  • the underside 1202 of the insulator element 1200 is not covered by the molded body 500 and preferably ends flush with the underside 502 of the molded body 500.
  • the particles 1210 have been preferably applied immediately after the Her ⁇ position of the thin-film chip 100 on the underside 102 of the thin-film chip 100th
  • the thin-film chip 100 was still in a wafer composite with a multiplicity of similar thin-film chips 100, when the particles 1210 were applied to the underside 102 of the thin-film chip 100.
  • the particles 1210 may have been deposited on the underside 102 of the thin-film chip 100, for example by means of electrophoretic deposition.
  • WUR ⁇ on the underside 102 of the thin-film chip 100 to ⁇ different particles 1210 a conformal coating processes (for example, by Atomic Layer Deposition ALD or by parylene) and thermally better connected. Only then were the thin-film chips 100 located in the wafer composite separated from one another. By embedding the thin-film chip 100 and from the
  • Particles 1210 formed insulator element 1200 in the molding 500, gaps between the particles 1210 of the insulator element 1200 were filled by the molding 500 and the mechanical stability of the formed from the particles 1210 insulator element 1200 increased. Subsequently, the underside 1202 of the formed from the particles 1210 Isola ⁇ tor element 1200 may still have been ground so far that on the underside 1202 of the insulator element 1200 is a sufficiently large thermal contact surface to the insulator element 1200.
  • no metallization 400 is arranged on the underside 502 of the shaped body 500.
  • a metallization 400 can also be provided exactly as in the optoelectronic semiconductor component 10 of FIG.
  • FIG. 3 shows a schematic representation of a section through an optoelectronic semiconductor component 30 according to a third embodiment.
  • the optoelectronic Halbleiterbau ⁇ part 30 is similar to the optoelectronic semiconductor device 20 of Figure 2.
  • the same and equivalent components are there ⁇ provided with the same reference numerals and will not be described again below.
  • the necessary for manufacturing the optoelectronic semiconductor component 30 steps are explained only insofar as they deviate from ⁇ chen method of manufacturing the optoelectronic semiconductor component 20th
  • the member 1200 optoelectronic ⁇ specific semiconductor device on an insulator layer 2200th The insulator layer 2200 has an electrically insulating and thermally conductive dielectric.
  • the insulating layer 1200 can it be in the dielectric of the insulating layer 1200 to Ke ⁇ ramikp
  • an example of a suitable commercially available product is Bergquist HPL.
  • the insulator layer 2200 has a specific thermal conductivity of 3 W / mK.
  • the insulating layer should have a thickness 2200 of at least 38 pm aufwei ⁇ sen in this case.
  • the insulator layer 2200 has an upper side 2201 and a lower side 2202.
  • the upper side 2201 faces the underside 102 of the thin-film chip 100 and is in good thermal contact therewith.
  • the underside 2202 is preferably not covered by the molded body 500 but terminates flush with the underside 502 of the molded body 500.
  • the insulator layer 1200 may have been applied to the underside 102 of the thin-film chip 100 in liquid or solid state.
  • the insulator layer 1200 was preferably applied to the underside 102 of the thin-film chip 100, while the thin-film chip 100 was still in the wafer composite with a multiplicity of further thin-film chips 100.
  • the isolators ⁇ tor Mrs 2200 can SEN for example by whole-area foundry and subsequent laser structuring or have been applied to the underside 102 of the thin-film chip 100 by means of screen or stencil printing ⁇ .
  • the optoelectronic semiconductor component 30 could also have a metallization 400 on the underside 502 of the molded body 500.
  • FIG 4 shows a schematic representation of a section through an optoelectronic Hableiterbauteil 40 according to a fourth embodiment.
  • the optoelectronic Halbleiterbau ⁇ part 40 has similarities to the optoelectronic semiconductor device 10 of Figure 1. Identical or equivalent components are provided with the same reference numerals and will not be described again below. The steps necessary for producing the optoelectronic semiconductor component 40 are also explained only insofar as they deviate from the method for producing the optoelectronic semiconductor component 10.
  • the optoelectronic semiconductor device 40 has a thin-film chip 1100 instead of the thin-film chip 100.
  • This thin-film chip 1100 likewise comprises a substrate 1110 and an EPI arranged on a surface of the substrate 1110.
  • the substrate 1110 may in turn consist of a lei ⁇ border or an electrically insulating material.
  • the substrate 1110 is thermally matched to the EPI layer 1120.
  • the EPI layer 1120 is an epitaxially grown layer, which has preferably been arranged on the substrate 1110 after its production.
  • a facing away from the sub ⁇ strat 1110 surface of the EPI layer 1120 forms an upper surface 1101 of the thin-film chip 1100.
  • a remote from the EPI layer 1120 surface of the substrate 1110 forms a bottom surface 1102 of the thin-film chip 1100.
  • the thin film chip 1100 may, for example, an LED chip be.
  • the upper side 1101 of the thin-film chip 1100 is preferably a radiation exit surface of the thin-film chip 1100.
  • FIG. 1 In contrast to the thin-film chip 100 of FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG. 1, FIG.
  • the insulator plate 3200 has an electrically insulating and thermally conductive material, for example the same material as the insulator plate 200 of FIG. 1.
  • the insulator plate 3200 has an upper side 3201 and a lower side 3202.
  • the upper surface 3201 of the insulator plate 3200 faces the thin-film chip 1100 and stands in good thermal contact with the bottom 1102 of the thin-film chip 1100.
  • the underside 3202 of the insulator plate 3200 terminates flush with the bottom 502 of the molded body 500.
  • the insulator plate 3200 has a larger lateral From ⁇ expansion than the thin-film chip 1100. This is the top surface 3201 of the insulator wafer over 3200 over the lower ⁇ page 1102 of the thin-film chip 1100th
  • an electrically conduct de ⁇ layer 3210 is arranged, which is in electrically conductive Ver ⁇ connection with the electrical contact 1111 at the bottom 1102 of the thin-film chip 1100th
  • the electrically conductive layer 3210 is formed as a bondable layer.
  • the electrically conductive layer 3210 may be a metallic layer.
  • a shortened conductor structure 1300 is provided in the optoelectronic semiconductor component 40.
  • the shortened conductor structure 1300 includes an electrically conductive material, for example the same material as the first conductor pattern 300.
  • the shortened Lei ⁇ ter Vietnamese 1300 does not extend over the entire height of the mold body 500.
  • the shortened conductor structure 1300 extends from the bottom 502 of the molding 500 to in an interim ⁇ rule the top 501 and the bottom 502 of the Formkör ⁇ pers 500 disposed portion of the mold body 500.
  • the County ⁇ ge of the shortened conductor pattern 1300 preferably corresponds approximately to the thickness of the insulator plate 3200 between the top 3201 and the bottom 3202nd
  • the electrically conductive layer 3210 on the upper side 3201 of the insulator plate 3200 is electrically conductively connected to the shortened conductor structure 1300 via a bonding wire 1310. Since the electrically conductive layer 3210 is also electrically conductively connected to the electrical contact 1111 on the underside 1102 of the thin-film chip 1100, there is thus an electrically conductive connection between the electrical The electrically conductive contact 1111 of the thin-film chip 1100 and the end of the shortened conductor structure 1300 on the underside 502 of the molded body 500.
  • the bonding wire 1310 is embedded in the molded body 500.
  • the insulator plate 3200 and the shortened guide structure 1300 Be ⁇ vorzugt were first placed on a slide of a device for foil-assisted transfer molding.
  • the thin-film chip 1100 and the second conductor structure 350 may already have been arranged on the insulator plate 3200 or the film at this time as well.
  • the bonding wire 1310 was applied between the electrically conductive layer 3210 and the shortened conductor structure 1300. Only then, the insulator plate 3200, the thin-film chip 1100, the shortened conductor pattern 1300, the second conductor pattern 350 and the bonding wire 1310 were embedded in the molded body 500. Then, the bonding pad located on the upper ⁇ page 1101 of the thin-film chip 1100 was 1121 structure by means of the second bonding wire 360 to the second conductor 350 is connected.
  • a metallization 400 with a first contact surface 410, a second electrical contact surface 420 and a thermal contact surface 430 is arranged again in the illustrated execution ⁇ example.
  • the first electrical contact surface 410 makes a solderable Verbin ⁇ dung to the Condensed conductor structure 1300th
  • the second electrical contact surface 420 produces a solderable electrical connection to the second conductor structure 350.
  • the thermal pad 430 provides a solderable thermal connection to the insulator pad 3200.
  • the metallization 400 may be omitted in a simplified embodiment of the optoelectronic semiconductor device 40.
  • the insulator plate 3200 has an electrical through contact, which has a electrically conductive connection between the top 3201 and the bottom 3202 of the otherwise electrically insulating insulator plate 3200 manufactures.
  • thischersva ⁇ riante provides the via in the insulator plate 3200 egg forth ne electrically conductive connection between the electrical contact 1111 at the bottom 1102 of the thin-film chip 1100 and the first electrical contact area 410th
  • the shortened conductor structure 1300 and the bonding wire 1310 can be omitted in this embodiment. This also eliminates the bonding process required to produce the bonding wire 1310 before the molding 500 is manufactured.
  • FIG. 5 shows a schematic representation of a section through a first part of an optoelectronic semiconductor component 50 according to a fifth embodiment.
  • the optoelectronic semiconductor device 50 has similarities to the op ⁇ toelektronischen semiconductor device 40 of FIG. 4 ⁇ sliding surface and equivalent components are therefore provided with the same reference numerals and will not be described again in detail. Also necessary for the production of the optoelectronic semiconductor component 50 steps who the only insofar explained ⁇ as they deviate from ⁇ chen method of manufacturing the optoelectronic semiconductor component 40th
  • the semiconductor opto-electronic component 50 includes a thin-film chip 1100 having only one bonding pad 1121 on the top 1101 and an electrical contact 1111 on the Untersei ⁇ te 1102 of the thin-film chip 1100th
  • the thin-film chip 1100 is embedded in an upper mold body 1510.
  • the upper mold body 1510 has an upper side 1511 and a lower side 1512.
  • the upper side 1101 of the thin-film chip 1100 terminates approximately flush with the upper side 1511 of the upper molded body 1510.
  • the underside 1102 of the thin-film chip 1100 terminates approximately flush with the underside 1512 of the upper molded body 1510.
  • the molded body 1510 is made of the same material as the molded body 500 of the previously described embodiment. and was also preferably produced by film-assisted transfer molding.
  • an upper conductor structure 2350 is a ⁇ embedded.
  • the upper conductor pattern 1350 has, like the second conductor pattern 350, an electrically conductive material.
  • the upper conductor pattern 2350 extends between the upper surface 1511 and the lower surface 1512 of the upper molded body 1510.
  • FIG. 6 shows a schematic representation of a section through a second part of the optoelectronic semiconductor component 50.
  • the optoelectronic semiconductor component 50 has an insulator plate instead of the insulator plate 3200
  • the insulator plate 4200 has an upper surface
  • the insulator plate 4200 comprises an electrically insulating and thermally conductive material, for example a ceramic material.
  • the insulator plate 4200 may be made of the same material as the insulator plate 3200.
  • the insulator plate 4200 is in a lower mold body
  • the lower molded body 1520 has an upper side 1521 and a lower side 1522.
  • the upper surface 4201 of the insulator plate 4200 is flush with the top
  • the underside 4202 of the insulator plate 4200 closes flush with the underside
  • the lower mold body 1520 is made of the same material as the upper mold body
  • the optoelectronic semiconductor component 50 also has a first lower conductor structure 2300 which is embedded in the lower molded body 1520.
  • the first lower conductor ⁇ structure 1200 comprises an electrically conductive material and extends between the top 1521 and the bottom
  • a second lower conductor structure 2355 is embedded in the molded body 1520 of the optoelectronic semiconductor component 50.
  • the two ⁇ th lower conductor pattern 2355 also has an electrically conductive material and extends between the upper ⁇ side 1521 and the bottom 1522 of the lower mold body 1520th
  • an electrically conductive redistribution structure 2310 electrically connected to first lower conductor pattern 2300 and extending over at least a portion of upper surface 4201 of insulator plate 4200.
  • a conductive connection 2365 is arranged on the upper side 1521 of the lower molded body 1520, which is connected electrically lei ⁇ tend with the second lower conductor structure 2355.
  • the rewiring structure 2310 and the conductive connection 2365 may, for example, comprise metal and have been applied, for example, by electrodeposition or lamination. The requirements on the alignment accuracy when arranging the rewiring structure 1310 and the lead 2365 are small.
  • a metallization 400 is again arranged on the underside 1522 of the lower molded body 1520.
  • a first electrical ⁇ specific contact surface 410 of the metallization 400 makes a solderable electrically conductive connection to the first lower conductor structure 2300th
  • a second electrical Kunststoffflä ⁇ che 420 establishes a solderable electrically conductive connection to the second lower conductor structure 2355th
  • a thermal pad 430 provides a solderable and thermally conductive connection to the bottom 4202 of the insulator pad 4200.
  • the metallization 400 may be omitted.
  • FIG. 7 shows a schematic representation of a section through the finished optoelectronic semiconductor component 50 the joining of the upper die 1510 and the lower mold body 1520.
  • the composite mold body 1510, 1520 form a composite molded article 1500 of the optoelectronic semiconductor component 50.
  • the upper surface 1511 of the upper mold body 1510 forms an upper surface 1501 of the together ⁇ quantitative translated form body 1500.
  • the bottom 1522 of the unte ⁇ ren shaped body 1520 forms a bottom 1502 of together ⁇ quantitative translated form body 1500.
  • the upper mold body 1510 and the lower die 1520 have been joined together such that the bottom surface 1102 of the thin-film chip 1500 in good thermal contact with the top surface 4201 of the insulator plate 4200 stands.
  • Gleichzei ⁇ tig which is arranged on the upper surface 4201 of the insulator plate 4200 rewiring structure is 2310 in electrical contact with the electrical contact 1111 at the bottom 1102 of the thin-film chip 1100 whereby an electrical connection between the first electrical contact area 410 on the first lower conductor pattern 2300 and Rewiring structure 1310 to the electrical contact 1111 of the thin-film chip 1100 results.
  • the upper mold body 1510 and the lower mold body 1520 have also been assembled such that the guide connection 2365 establishes an electrically conductive connection between the second lower conductor structure 2355 and the upper conductor structure 2350.
  • Phosphor layer 600 is arranged, in which the bonding wire 2360 is embedded. Again, the phosphor layer 600 may be omitted.
  • a plurality of thin-film chips 1100 were embedded in the upper mold body 1510.
  • a variety of insulator plate 4200 is embedded in the un ⁇ direct moldings 1,520 preferred.
  • the two shaped bodies 1510, 1520 were preferably connected to the composite molded body 1500 such that a multiplicity of optoelectronic semiconductor components 50 were produced. Only then were these optoelectronic semiconductor components 50 separated from one another by cutting the composite shaped body 1500.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

Ein optoelektronisches Halbleiterbauteil umfasst einen optoelektronischen Dünnfilmchip und ein thermisch leitendes und elektrisch isolierendes Element. Dabei sind der Dünnfilmchip und das Element gemeinsam in einen Formkörper eingebettet.

Description

Optoelektronisches Halbleiterbauteil mit elektrisch isolie¬ rendem Element
Die vorliegende Erfindung betrifft ein optoelektronisches Halbleiterbauteil gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils gemäß Patentanspruch 12.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 212 968.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Aus der DE 10 2009 036 621 AI ist ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils bekannt, bei dem optoelektronische Halbleiterchips an einer Oberseite ei¬ nes Trägers angeordnet werden. Die optoelektronischen Halb¬ leiterchips werden mit einem Formkörper umformt, der alle Seitenflächen der optoelektronischen Halbleiterchips bedeckt. Ober- und Unterseiten der optoelektronischen Halbleiterchips bleiben bevorzugt frei. Nach dem Entfernen des Trägers können die optoelektronischen Halbleiterchips vereinzelt werden. An den Ober- und/oder Unterseiten jedes Halbleiterchips können Kontaktstellen vorgesehen sein. Der Formkörper kann beispielsweise aus einem auf einem Epoxid basierenden Moldmate- rial bestehen.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes optoelektronisches Halbleiterbauteil bereitzu¬ stellen. Diese Aufgabe wird durch ein optoelektronisches Halbleiterbauteil mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 12 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben. Ein optoelektronisches Halbleiterbauteil umfasst einen optoe¬ lektronischen Dünnfilmchip und ein thermisch leitendes und elektrisch isolierendes Element. Dabei sind der Dünnfilmchip und das Element gemeinsam in einen Formkörper eingebettet. Vorteilhafterweise bewirkt das thermisch leitende und elekt¬ risch isolierende Element bei diesem optoelektronischen Halbleiterbauteil eine elektrische Isolierung zur Montageseite des optoelektronischen Halbleiterbauteils. Dies ermöglicht es vorteilhafterweise, den optoelektronischen Dünnfilmchip mit einem elektrisch leitenden Träger auszubilden. Vorteilhafterweise kann für den Träger des optoelektronischen Dünnfilmchips dann ein Material mit wohlangepasstem thermischem Ausdehnungskoeffizienten gewählt werden, wodurch sich eine reduzierte Bruchanfälligkeit ergibt.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils sind eine Oberseite des Dünnfilmchips und eine Un¬ terseite des Elements nicht durch den Formkörper bedeckt. Vorteilhafterweise kann die Oberseite des Dünnfilmchips dann eine Strahlungsaustrittsfläche des optoelektronischen Halb¬ leiterbauteils bilden. Die Unterseite des Elements kann vor¬ teilhafterweise zur Abfuhr der durch das optoelektronische Halbleiterbauteil produzierten Wärme dienen. In einer Ausführungsform des optoelektronischen Halbleiterbauteils ist an der Unterseite des Elements eine lötfähige thermische Kontaktfläche angeordnet. Vorteilhafterweise kann eine thermische Anbindung des optoelektronischen Halbleiterbauteils dann beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) erfolgen.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist der Formkörper eine erste eingebettete Leiter¬ struktur und eine zweite eingebettete Leiterstruktur auf. Vorteilhafterweise können die eingebetteten Leiterstrukturen dann zur elektrischen Durchführung dienen. In einer Ausführungsform des optoelektronischen Halbleiterbauteils sind an einer Unterseite des Halbleiterbauteils zwei lötfähige elektrische Kontaktflächen angeordnet und elekt¬ risch leitend mit den eingebetteten Leiterstrukturen verbun- den. Vorteilhafterweise bildet das optoelektronische Halblei¬ terbauteil dann ein SMD-Bauteil, das beispielsweise mittels Wiederaufschmelzlöten kontaktiert werden kann.
In einer Weiterbildung des optoelektronischen Halbleiterbau- teils weist der Dünnfilmchip zwei auf seiner Oberseite ange¬ ordnete elektrische Bondpads auf, wobei jedes Bondpad über je einen Bonddraht mit einer der Leiterstrukturen verbunden ist. Vorteilhafterweise können die an der Oberseite des optoe¬ lektronischen Halbleiterbauteils angeordneten elektrischen Kontakte des Dünnfilmchips dann an der Unterseite des Halb¬ leiterbauteils kontaktiert werden.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils ist das Element als keramisches Plättchen ausgebil- det . Vorteilhafterweise weist ein als keramisches Plättchen ausgebildetes Element eine hohe thermische Leitfähigkeit und gute elektrische Isolationseigenschaften auf und ist dabei kostengünstig erhältlich. In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist das Element eine elektrische Durchführung auf. Vorteilhafterweise kann der optoelektronische Dünnfilmchip bei diesem optoelektronischen Halbleiterbauteil einen elektrischen Kontakt an seiner dem Element zugewandten Unterseite aufweisen. Dies ermöglicht es vorteilhafterweise, das optoe¬ lektronische Halbleiterbauteil mit einem herkömmlichen optoe¬ lektronischem Dünnfilmchip auszubilden.
In einer Weiterbildung des optoelektronischen Halbleiterbau- teils weist der Dünnfilmchip einen auf seiner Unterseite angeordneten elektrischen Kontakt auf, wobei auf einer Obersei¬ te des Elements eine elektrisch leitende Schicht angeordnet ist, die elektrisch leitend mit dem Kontakt verbunden ist. Dabei ist die elektrisch leitende Schicht elektrisch leitend mit einer der Leiterstrukturen verbunden. Vorteilhafterweise kann der Dünnfilmchip auch bei diesem optoelektronischen Halbleiterbauteil als herkömmlicher Dünnfilmchip mit einem auf der Unterseite des Dünnfilmchips angeordneten elektri¬ schen Kontakt ausgebildet sein. Dadurch ist das optoelektro¬ nische Halbleiterbauteil kostengünstig herstellbar.
In einer Weiterbildung des optoelektronischen Halbleiterbau- teils ist die elektrisch leitende Schicht über einen in den
Formkörper eingebetteten Bonddraht mit einer der Leiterstrukturen verbunden. Vorteilhafterweise ist es kostengünstig, die elektrische Verbindung als Bondverbindung auszuführen. In einer Ausführungsform des optoelektronischen Halbleiterbauteils liegen der Dünnfilmchip und das Element thermisch leitend aneinander an. Vorteilhafterweise ist dann eine gute thermische Leitung zwischen dem Dünnfilmchip und dem Element gewährleistet .
Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils umfasst Schritte zum Bereitstellen eines op¬ toelektronischen Dünnfilmchips mit einer Oberseite und einer Unterseite, zum thermischen Ankoppeln der Unterseite an ein thermisch leitendes und elektrisch isolierendes Element, und zum Einbetten des Dünnfilmchips und des Elements in einen ge¬ meinsamen Formkörper. Vorteilhafterweise kann bei diesem Verfahren ein optoelektronischer Dünnfilmchip mit einem elektrisch leitenden Träger verwendet werden. Ein weiterer Vorteil des Verfahrens besteht darin, dass das thermische Ankoppeln der Unterseite des Dünnfilmchips an das Element auf einfache Weise erfolgen kann, da die Ankopplung keine hohe mechanische Stabilität aufweisen muss. Vorteilhafterweise werden der Dünnfilmchip und das Element durch den Formkörper relativ zu- einander fixiert. Ein weiterer Vorteil besteht darin, dass bei der Platzierung des Dünnfilmchips und des Elements zuein¬ ander keine hohen Anforderungen an eine Platziergenauigkeit gestellt werden müssen, was einen kostengünstigen Prozess ermöglicht .
In einer Ausführungsform des Verfahrens wird eine Mehrzahl optoelektronischer Dünnfilmchips, die jeweils thermisch an ein thermisch leitendes und elektrisch isolierendes Element angekoppelt sind, gleichzeitig in einen gemeinsamen Formkör¬ per eingebettet. Vorteilhafterweise ermöglicht das Verfahren dann eine parallele Herstellung einer Vielzahl optoelektroni- scher Halbleiterbauteile, wodurch die Kosten zur Herstellung eines optoelektronischen Halbleiterbauteils reduziert werden.
In einer Ausführungsform des Verfahrens wird zusätzlich eine erste Leiterstruktur in den Formkörper eingebettet. Dabei wird nach dem Einbetten ein Schritt zum Herstellen einer
Bondverbindung zwischen einem auf der Oberseite des Dünnfilmchips angeordneten Bondpad und der ersten Leiterstruktur durchgeführt. Vorteilhafterweise ermöglicht die Leiterstruk¬ tur dann eine Durchführung einer elektrischen Verbindung von dem auf der Oberseite des Dünnfilmchips angeordneten Bondpad zu einer Unterseite des optoelektronischen Halbleiterbau¬ teils .
In einer Ausführungsform des Verfahrens wird nach dem Einbet- ten ein weiterer Schritt ausgeführt zum Aufbringen einer Metallisierung auf einer Unterseite des Formkörpers. Vorteil¬ hafterweise kann das nach diesem Verfahren hergestellte op¬ toelektronische Halbleiterbauteil dann als SMD-Bauteil mit¬ tels Wiederaufschmelzlöten elektrisch kontaktiert werden. Vorteilhafterweise kann das Aufbringen der Metallisierung ohne fotolithographische Strukturierungsverfahren erfolgen, was eine kostengünstige Durchführung des Verfahrens ermöglicht.
In einer Ausführungsform des Verfahrens umfasst das Element eine Mehrzahl von Partikeln mit einem durchschnittlichen
Durchmesser von weniger als 100 pm, die mittels elektrophore- tischer Abscheidung an der Unterseite des Dünnfilmchips ange¬ ordnet werden. Vorteilhafterweise ermöglicht dieses Verfahren eine kostengünstige Herstellung eines optoelektronischen Halbleiterbauteils .
In einer Ausführungsform dieses Verfahrens wird das Element an der Unterseite des Dünnfilmchips angeordnet, bevor der
Dünnfilmchip von einer Mehrzahl gleichartiger weiterer Dünnfilmchips getrennt wird. Vorteilhafterweise erfolgt die An¬ ordnung des Elements an der Unterseite des Dünnfilmchips dann noch im Waferverbund der Dünnfilmchips, wodurch gleichzeitig thermisch leitende und elektrisch isolierende Elemente an ei¬ ner Vielzahl von Dünnfilmchips angeordnet werden. Hierdurch reduzieren sich vorteilhafterweise die Herstellungskosten.
In einer Ausführungsform des Verfahrens wird auf einer der Unterseite des Dünnfilmchips zugewandten Oberseite des Ele¬ ments eine elektrisch leitende Schicht angeordnet. Dabei wird zusätzlich eine zweite Leiterstruktur in den Formkörper eingebettet. Außerdem wird vor dem Einbetten ein Schritt zum Herstellen einer Bondverbindung zwischen der elektrisch lei- tenden Schicht und der zweiten Leiterstruktur durchgeführt.
Vorteilhafterweise ermöglicht das Verfahren dann eine Verwen¬ dung eines Dünnfilmchips mit einem auf seiner Unterseite an¬ geordneten Kontakt, was die Verwendung eines herkömmlichen Dünnfilmchips ermöglicht. Dadurch lässt sich das Verfahren kostengünstig durchführen.
In einer Ausführungsform des Verfahrens wird der Dünnfilmchip in einen ersten Formkörper eingebettet. Das Element wird da¬ bei in einen zweiten Formkörper eingebettet. Anschließend werden der erste Formkörper und der zweite Formkörper zu dem gemeinsamen Formkörper verbunden. Vorteilhafterweise kann eine Kontaktierung der Dünnfilmchips bei diesem Verfahren für eine Vielzahl von herzustellenden Halbleiterbauteilen gleichzeitig erfolgen, wodurch sich die Herstellungskosten pro op- toelektronischem Halbleiterbauteil reduzieren.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils stark schematisierter Darstellung:
Figur 1 einen Schnitt durch ein optoelektronisches Halblei¬ terbauteil gemäß einer ersten Ausführungsform; Figur 2 einen Schnitt durch ein optoelektronisches Halblei¬ terbauteil gemäß einer zweiten Ausführungsform;
Figur 3 einen Schnitt durch ein optoelektronisches Halblei terbauteil gemäß einer dritten Ausführungsform;
Figur 4 einen Schnitt durch ein optoelektronisches Halblei terbauteil gemäß einer vierten Ausführungsform;
Figur 5 einen Schnitt durch einen ersten Teil eines optoe- lektronischen Halbleiterbauteils gemäß einer fünften Ausführungsform;
Figur 6 einen Schnitt durch einen zweiten Teil des optoelektronischen Halbleiterbauteils gemäß der fünften Ausfüh- rungsform; und
Figur 7 einen Schnitt durch das vollständige optoelektronische Halbleiterbauteil gemäß der fünften Ausführungsform. Figur 1 zeigt in schematisierter Darstellung einen Schnitt durch ein optoelektronisches Halbleiterbauteil 10 gemäß einer ersten Ausführungsform. Das optoelektronische Halbleiterbau¬ teil 10 kann beispielsweise ein LED-Package sein. Das optoe¬ lektronische Halbleiterbauteil 10 kann insbesondere ein SMD- fähiges Halbleiterbauteil sein.
Das optoelektronische Halbleiterbauteil 10 umfasst einen Dünnfilmchip 100. Der Dünnfilmchip 100 ist bevorzugt ein op- toelektronischer Dünnfilmchip. Der Dünnfilmchip 100 kann beispielsweise ein LED-Chip sein.
Der Dünnfilmchip 100 umfasst ein Substrat 110 und eine auf dem Substrat 110 angeordnete EPI-Schicht 120. Das Substrat
110 kann ein elektrisch isolierendes oder ein elektrisch leitendes Substrat sein. Das Substrat 110 kann beispielsweise Silizium oder Germanium aufweisen. Die EPI-Schicht 120 ist eine epitaktisch gewachsene Schicht. Bevorzugt wurde die EPI- Schicht 120 auf einem in Figur 1 nicht dargestellten Träger epitaktisch aufgewachsen und erst anschließend auf dem Sub¬ strat 110 angeordnet. Bevorzugt ist der thermische Ausdeh¬ nungskoeffizient des Substrats 110 an den thermischen Ausdeh¬ nungskoeffizienten der EPI-Schicht 120 angepasst. Dadurch, dass das Substrat 110 sowohl elektrisch leitend als auch elektrisch isolierend ausgebildet sein darf, kann das Material des Substrats 110 aus einer großen Palette möglicher Mate- rialen gewählt werden. Dies ermöglicht eine gute thermische Anpassung zwischen dem Substrat 110 und der EPI-Schicht 120.
Eine von dem Substrat 110 abgewandte Oberfläche der EPI- Schicht 120 bildet eine Oberseite 101 des Dünnfilmchips 100. Eine von der EPI-Schicht 120 abgewandte Oberfläche des Sub¬ strats 110 bildet eine Unterseite 102 des Dünnfilmchips 100. Die Oberseite 101 des Dünnfilmchips 100 ist bevorzugt eine Strahlungsaustrittsfläche des Dünnfilmchips 100.
Auf der Oberseite 101 des Dünnfilmchips 100 sind ein erstes Bondpad (Bondfläche für Drahtbonden) 121 und ein zweites Bondpad 122 angeordnet. Das erste Bondpad 121 und das zweite Bondpad 122 stellen elektrische Kontakte des Dünnfilmchips 100 dar. Somit sind beide elektrischen Kontakte des Dünnfilm¬ chips 100 auf der Oberseite 101 des Dünnfilmchips 100 ange¬ ordnet .
Das optoelektronische Halbleiterbauteil 10 umfasst außerdem ein Isolator-Plättchen 200 mit einer Oberseite 201 und einer Unterseite 202. Das Isolator-Plättchen 200 besteht aus einem elektrisch isolierenden und thermisch gut leitenden Material. Bevorzugt weist das Isolator-Plättchen 200 ein keramisches Material auf. Beispielsweise kann das Isolatorplättchen 200 aus A1N, SiN oder aus einem Hybrid-Material bestehend aus ei- nem Mold-Material und einem geeigneten Füll-Material beste¬ hen .
Die Oberseite 201 des Isolator-Plättchens 200 ist der Unter¬ seite 102 des Dünnfilmchips 100 zugewandt und steht mit die- ser in Kontakt. Die Genauigkeit der relativen lateralen Plat¬ zierung von Dünnfilmchip 100 und Isolator-Plättchen 200 braucht dabei nicht besonders hoch zu sein. Zwischen der Oberseite 201 des Isolator-Plättchens 200 und der Unterseite 102 des Dünnfilmchips 100 besteht eine thermische Anbindung 210. Die thermische Anbindung 210 kann beispielsweise durch Kleben, durch Sintern oder durch Anpressen erzeugt sein.
Durch die thermische Anbindung 210 ist eine gute thermische Leitung zwischen dem Dünnfilmchip 200 und dem Isolator- Plättchen 200 gewährleistet. Die thermische Anbindung 210 muss jedoch keine mechanisch besonders robuste Verbindung be¬ reitstellen .
Der Dünnfilmchip 100 und das Isolator-Plättchen 200 sind in einen gemeinsamen Formkörper 500 eingebettet. Der Formkörper 500 ist elektrisch isolierend und besteht bevorzugt aus einem Mold-Material. Das Einbetten des Dünnfilmchips 100 und des Isolator-Plättchens 200 in den Formkörper 500 ist bevorzugt durch einen Mold-Prozess erfolgt, beispielsweise durch fo¬ lienunterstütztes Transfermolden .
Der Formkörper 500 weist eine Oberseite 501 und eine Unter¬ seite 502 auf. Bevorzugt ist die Oberseite 101 des Dünnfilm¬ chips 100 nicht durch den Formkörper 500 bedeckt. Außerdem ist die Unterseite 202 des Isolator-Plättchens 200 bevorzugt auch nicht durch den Formkörper 500 bedeckt. Bevorzugt schließt die Oberseite 101 des Dünnfilmchips 100 etwa bündig mit der Oberseite 501 des Formkörpers 500 ab. Ebenfalls schließt die Unterseite 202 des Isolator-Plättchens 200 etwa bündig mit der Unterseite 502 des Formkörpers 500 ab.
Der Formkörper 500 fixiert das Isolator-Plättchen 200 relativ zum Dünnfilmchip 100. Aus diesem Grunde muss die thermische Anbindung 210 zwischen dem Isolator-Plättchen 200 und dem Dünnfilmchip 100 keine hohe mechanische Festigkeit aufweisen. Die mechanische Festigkeit der thermischen Anbindung 210 muss lediglich ausreichen, um das Isolator-Plättchen 200 während der Herstellung des Formkörpers 500 am Dünnfilmchip 100 zu halten .
Bevorzugt sind während des Einbettens des Dünnfilmchips 100 und des Isolator-Plättchens 200 in den Formkörper 500 gleich- zeitig eine Vielzahl weiterer Dünnfilmchips 100 und Isolator- Plättchen 200 in denselben Formkörper 500 eingebettet worden. Der Formkörper 500 kann dann in einem späteren Verfahrensschritt in einzelne kleinere Formkörper zerlegt werden, die jeweils mindestens einen Dünnfilmchip 100 und mindestens ein Isolator-Plättchen 200 enthalten.
Das optoelektronische Hableiterbauteil 10 umfasst außerdem eine erste Leiterstruktur 300 und eine zweite Leiterstruktur 350. Die erste Leiterstruktur 300 und die zweite Leiterstruk- tur 350 weisen ein elektrisch leitendes Material auf, bei¬ spielsweise Leiterplattenstücke oder leitfähiges Silizium. Die erste Leiterstruktur 300 und die zweite Leiterstruktur 350 sind ebenfalls in den Formkörper 500 eingebettet und bil¬ den jeweils eine elektrische Durchkontaktierung zwischen der Oberseite 501 und der Unterseite 502 des Formkörpers 500.
Das erste Bondpad 121 auf der Oberseite 101 des Dünnfilmchips 100 ist über einen ersten Bonddraht 310 elektrisch leitend mit der ersten Leiterstruktur 300 verbunden. Das zweite Bond- päd 122 auf der Oberseite 101 des Dünnfilmchips 100 ist über einen zweiten Bonddraht 360 elektrisch leitend mit der zwei¬ ten Leiterstruktur 350 verbunden. Der erste Bonddraht 310 und der zweite Bonddraht 360 verlaufen oberhalb der Oberseite 501 des Formkörpers 500 außerhalb des Formkörpers 500. Bevorzugt wurden der erste Bonddraht und der zweite Bonddraht 360 nach dem Einbetten des Dünnfilmchips 100, des Isolator-Plättchens 200 und der Leiterstrukturen 300, 350 in den Formkörper 500 angebracht. Bevorzugt wurden der erste Bonddraht 310 und der zweite Bonddraht 360 in einem gemeinsamen Arbeitsgang mit weiteren Bonddrähten an weiteren in den Formkörper 500 eingebetteten Dünnfilmchips 100 angebracht, bevor die eingebette¬ ten Dünnfilmchips 100 voneinander getrennt wurden.
Auf der Oberseite 501 des Formkörpers 500 ist eine Leucht¬ stoffSchicht 600 angeordnet. Die LeuchtstoffSchicht 600 kann beispielsweise aus Silikon mit eingebettetem Phosphor bestehen. Die LeuchtstoffSchicht 600 kann dazu dienen, eine Wel- lenlänge von durch die Oberseite 101 des Dünnfilmchips 100 emittierter Strahlung zu konvertieren. Die Bonddrähte 301, 360 sind in die LeuchtstoffSchicht 600 eingebettet. Bevorzugt ist die LeuchtstoffSchicht 600 erst nach dem Anbringen der Bonddrähte 310, 360 auf die Oberseite 501 des Formkörpers 500 aufgebracht worden. Die LeuchtstoffSchicht 600 kann in einer vereinfachten Ausführungsform des optoelektronischen Halbleiterbauteils 10 auch entfallen.
Auf der Unterseite 502 des Formkörpers 500 des optoelektroni- sehen Halbleiterbauteils 10 ist eine Metallisierung 400 ange¬ ordnet. Die Metallisierung 400 kann beispielsweise Kupfer, Aluminium oder Gold aufweisen. Die Metallisierung 400 kann beispielsweise durch galvanisches Abscheiden oder durch Lami- nieren auf der Unterseite 502 des Formkörpers 500 aufgebracht worden sein. Vorteilhafterweise war zum Aufbringen der Metallisierung 400 kein fotolithographisches Strukturierungsver- fahren erforderlich. Die Metallisierung 400 ist bevorzugt aufgebracht worden, bevor der Formkörper 500 des optoelektro¬ nischen Halbleiterbauteils 10 von den Formkörpern 500 weite- rer optoelektronischer Halbleiterbauteile 10 getrennt wurde. In einer vereinfachten Ausführungsform des optoelektronischen Halbleiterbauteils 10 kann die Metallisierung 400 allerdings auch entfallen. Die Metallisierung 400 umfasst eine erste elektrische Kon¬ taktfläche 410, eine zweite elektrische Kontaktfläche 420 und eine thermische Kontaktfläche 430. Die elektrischen Kontakt- flächen 410, 420 und die thermische Kontaktfläche 430 sind voneinander elektrisch isoliert. Die erste elektrische Kon¬ taktfläche 410 ist in dem Bereich an der Unterseite 502 des Formkörpers 500 angeordnet, in dem die erste Leiterstruktur 300 endet. Somit steht die erste elektrische Kontaktfläche 410 in elektrisch leitender Verbindung mit der ersten Leiterstruktur 300. Die zweite elektrische Kontaktfläche 420 ist entsprechend elektrisch leitend mit der zweiten Leiterstruktur 350 verbunden. Die thermische Kontaktfläche 430 ist ther¬ misch leitend mit der Unterseite 202 des Isolator-Plättchens 200 verbunden.
Die erste elektrische Kontaktfläche 410, die zweite elektri¬ sche Kontaktfläche 420 und die thermische Kontaktfläche 430 der Metallisierung 400 stellen SMD-fähige Kontaktflächen dar, die sich für eine Anbindung mittels Wiederaufschmelzlöten eignen. Über die erste elektrische Kontaktfläche 410 und die zweite elektrische Kontaktfläche 420 kann der Dünnfilmchip 100 elektrisch kontaktiert werden. Elektrischer Strom kann dann über die Kontaktflächen 410, 420 die Leiterstrukturen 300, 350, die Bonddrähte 310, 360 und die Bondpads 121, 122 fließen. Über die thermische Kontaktfläche 430 kann von dem Dünnfilmchip 100 produzierte Abwärme abgeleitet werden. Die Wärme fließt dabei vom Dünnfilmchip 100 über das Isolator- Plättchen 200 zur thermischen Kontaktfläche 430.
Figur 2 zeigt in schematisierter Darstellung ein optoelektronisches Halbleiterbauteil 20 gemäß einer zweiten Ausführungs¬ form. Das optoelektronische Halbleiterbauteil 20 weist große Ähnlichkeit zum optoelektronischen Halbleiterbauteil 10 der Figur 1 auf. Gleiche und gleichwirkende Komponenten sind mit denselben Bezugszeichen versehen und werden nachfolgend nicht erneut detailliert beschrieben. Auch die zur Herstellung des optoelektronischen Halbleiterbauteils 20 notwendigen Schritte werden nur insoweit erläutert, als sie vom Verfahren zur Herstellung des optoelektronischen Halbleiterbauteils 10 abwei¬ chen . Anstelle des Isolator-Plättchens 200 ist beim optoelektroni¬ schen Halbleiterbauteil 20 ein Isolator-Element 1200 vorgese¬ hen. Das Isolator-Element 1200 weist eine Mehrzahl von Parti¬ keln 1210 auf. Die Partikel 1210 weisen bevorzugt eine durch¬ schnittliche Größe von weniger als 100 pm auf. Besonders be- vorzugt bewegt sich die durchschnittliche Größe der Partikel 1210 im Bereich zwischen 10 pm und 50 pm. Die Partikel 1210 des Isolatorelements 1200 können beispielsweise aus einem ke¬ ramischen Material bestehen. Die Partikel 1210 können bei¬ spielsweise aus demselben Material bestehen, wie das Isola- tor-Plättchen 200 des optoelektronischen Halbleiterbauteils 10 der Figur 1.
Das aus den Partikeln 1210 gebildete Isolator-Element 1200 weist eine Oberseite 1201 und eine Unterseite 1202 auf. Die Oberseite 1201 des Isolator-Elements 1200 ist der Unterseite 102 des Dünnfilmchips 100 zugewandt und steht mit dieser in gutem thermischen Kontakt. Die Unterseite 1202 des Isolator- Elements 1200 ist nicht durch den Formkörper 500 bedeckt und schließt bevorzugt bündig mit der Unterseite 502 des Formkör- pers 500 ab.
Die Partikel 1210 sind bevorzugt unmittelbar nach der Her¬ stellung des Dünnfilmchips 100 auf die Unterseite 102 des Dünnfilmchips 100 aufgebracht worden. Bevorzugt befand sich der Dünnfilmchip 100 noch in einem Waferverbund mit einer Vielzahl gleichartiger Dünnfilmchips 100, als die Partikel 1210 auf die Unterseite 102 des Dünnfilmchips 100 aufgebracht wurden. Die Partikel 1210 können beispielsweise mittels elektrophoretischer Abscheidung auf der Unterseite 102 des Dünnfilmchips 100 abgeschieden worden sein. Anschließend wur¬ den die auf der Unterseite 102 des Dünnfilmchips 100 abge¬ schiedenen Partikel 1210 mit einem konformen Beschichtungs- verfahren (beispielsweise durch Atomic Layer Deposition ALD oder durch Parylene) fixiert und thermisch besser verbunden. Erst dann wurden die im Waferverbund befindlichen Dünnfilmchips 100 voneinander getrennt. Durch das Einbetten des Dünnfilmchips 100 und des aus den
Partikeln 1210 gebildeten Isolator-Elements 1200 in den Formkörper 500 wurden Zwischenräume zwischen den Partikeln 1210 des Isolator-Elements 1200 durch den Formkörper 500 verfüllt und die mechanische Stabilität des aus den Partikeln 1210 ge- bildeten Isolator-Elements 1200 erhöht. Anschließend kann die Unterseite 1202 des aus den Partikeln 1210 gebildeten Isola¬ tor-Elements 1200 noch so weit angeschliffen worden sein, dass an der Unterseite 1202 des Isolator-Elements 1200 eine ausreichend große thermische Kontaktfläche zum Isolator- Element 1200 besteht.
Beim in Figur 2 gezeigten optoelektronischen Halbleiterbauteil 20 ist auf der Unterseite 502 des Formkörpers 500 keine Metallisierung 400 angeordnet. Eine solche Metallisierung 400 kann jedoch auch genau wie beim optoelektronischen Halbleiterbauteil 10 der Figur 1 vorgesehen sein.
Figur 3 zeigt in schematischer Darstellung einen Schnitt durch ein optoelektronisches Halbleiterbauteil 30 gemäß einer dritten Ausführungsform. Das optoelektronische Halbleiterbau¬ teil 30 ähnelt dem optoelektronischen Halbleiterbauteil 20 der Figur 2. Gleiche und gleichwirkende Komponenten sind da¬ bei mit denselben Bezugszeichen versehen und werden nachfolgend nicht erneut beschrieben. Auch die zur Herstellung des optoelektronischen Halbleiterbauteils 30 notwendigen Schritte werden nur insoweit erläutert, als sie vom Verfahren zur Herstellung des optoelektronischen Halbleiterbauteils 20 abwei¬ chen . Anstelle des Isolator-Elements 1200 weist das optoelektroni¬ sche Halbleiterbauteil 30 eine Isolatorschicht 2200 auf. Die Isolatorschicht 2200 weist ein elektrisch isolierendes und thermisch leitfähiges Dielektrikum auf. Beispielsweise kann es sich bei dem Dielektrikum der Isolatorschicht 1200 um Ke¬ ramikpartikel in einer organischen Matrix handeln. Ein Beispiel eines geeigneten kommerziell erhältlichen Produkts ist Bergquist HPL . In diesem Fall weist die Isolatorschicht 2200 beispielsweise eine spezifische Wärmeleitfähigkeit von 3 W/mK auf. Um eine Durchbruchspannung der Isolatorschicht 2200 von mehr als 1200 V zu gewährleisten, sollte die Isolatorschicht 2200 in diesem Fall eine Dicke von mindestens 38 pm aufwei¬ sen .
Die Isolatorschicht 2200 weist eine Oberseite 2201 und eine Unterseite 2202 auf. Die Oberseite 2201 ist der Unterseite 102 des Dünnfilmchips 100 zugewandt und steht mit dieser in gutem thermischen Kontakt. Die Unterseite 2202 ist bevorzugt nicht durch den Formkörper 500 bedeckt, sondern schließt bündig mit der Unterseite 502 des Formkörpers 500 ab.
Die Isolatorschicht 1200 kann in flüssigem oder in festem Zustand auf die Unterseite 102 des Dünnfilmchips 100 aufge- bracht worden sein. Bevorzugt wurde die Isolatorschicht 1200 auf die Unterseite 102 des Dünnfilmchips 100 aufgebracht, während sich der Dünnfilmchip 100 noch im Waferverbund mit einer Vielzahl weiterer Dünnfilmchips 100 befand. Die Isola¬ torschicht 2200 kann beispielsweise durch ganzflächiges Gie- ßen und anschließendes Laserstrukturieren oder mittels Sieb¬ oder Schablonendruck auf die Unterseite 102 des Dünnfilmchips 100 aufgebracht worden sein.
Auch das optoelektronische Halbleiterbauteil 30 könnte an der Unterseite 502 des Formkörpers 500 eine Metallisierung 400 aufweisen .
Figur 4 zeigt in schematischer Darstellung einen Schnitt durch ein optoelektronisches Hableiterbauteil 40 gemäß einer vierten Ausführungsform. Das optoelektronische Halbleiterbau¬ teil 40 weist Ähnlichkeiten zum optoelektronischen Halbleiterbauteil 10 der Figur 1 auf. Gleiche oder gleichwirkende Komponenten sind mit denselben Bezugszeichen versehen und werden nachfolgend nicht erneut beschrieben. Auch die zur Herstellung des optoelektronischen Halbleiterbauteils 40 notwendigen Schritte werden nur insoweit erläutert, als sie vom Verfahren zur Herstellung des optoelektronischen Halbleiter- bauteils 10 abweichen.
Das optoelektronische Halbleiterbauteil 40 weist anstelle des Dünnfilmchips 100 einen Dünnfilmchip 1100 auf. Dieser Dünnfilmchip 1100 umfasst ebenfalls ein Substrat 1110 und eine auf einer Oberfläche des Substrats 1110 angeordnete EPI-
Schicht 1120. Das Substrat 1110 kann wiederum aus einem lei¬ tenden oder einem elektrisch isolierenden Material bestehen. Bevorzugt ist das Substrat 1110 thermisch an die EPI-Schicht 1120 angepasst. Die EPI-Schicht 1120 ist eine epitaktisch ge- wachsene Schicht, die bevorzugt erst nach ihrer Herstellung auf dem Substrat 1110 angeordnet worden ist. Eine vom Sub¬ strat 1110 abgewandte Oberfläche der EPI-Schicht 1120 bildet eine Oberseite 1101 des Dünnfilmchips 1100. Eine von der EPI- Schicht 1120 abgewandte Oberfläche des Substrats 1110 bildet eine Unterseite 1102 des Dünnfilmchips 1100. Der Dünnfilmchip 1100 kann beispielsweise ein LED-Chip sein. In diesem Fall ist die Oberseite 1101 des Dünnfilmchips 1100 bevorzugt eine Strahlungsaustrittsfläche des Dünnfilmchips 1100. Im Unterschied zum Dünnfilmchip 100 der Figur 1 weist der
Dünnfilmchip 1100 des optoelektronischen Halbleiterbauteils 40 auf seiner Oberseite 1101 lediglich ein Bondpad 1121 auf. Ein weiterer elektrischer Kontakt 1111 des Dünnfilmchips 1100 ist an der Unterseite 1102 des Dünnfilmchips 1100 angeordnet.
Anstelle des Isolator-Plättchens 200 ist beim optoelektroni¬ schen Halbleiterbauteil 40 ein Isolator-Plättchen 3200 vorge¬ sehen. Das Isolator-Plättchen 3200 weist ein elektrisch isolierendes und thermisch leitendes Material auf, beispielswei- se dasselbe Material wie das Isolator-Plättchen 200 der Figur 1. Das Isolator-Plättchen 3200 weist eine Oberseite 3201 und eine Unterseite 3202 auf. Die Oberseite 3201 des Isolator- Plättchens 3200 ist dem Dünnfilmchip 1100 zugewandt und steht in gutem thermischen Kontakt mit der Unterseite 1102 des Dünnfilmchips 1100. Die Unterseite 3202 des Isolator- Plättchens 3200 schließt bündig mit der Unterseite 502 des Formkörpers 500 ab.
Das Isolator-Plättchen 3200 weist eine größere laterale Aus¬ dehnung auf als der Dünnfilmchip 1100. Dadurch steht die Oberseite 3201 des Isolator-Plättchens 3200 über die Unter¬ seite 1102 des Dünnfilmchips 1100 über. Auf der Oberseite 3201 des Isolator-Plättchens 3200 ist eine elektrisch leiten¬ de Schicht 3210 angeordnet, die in elektrisch leitender Ver¬ bindung mit dem elektrischen Kontakt 1111 an der Unterseite 1102 des Dünnfilmchips 1100 steht. Die elektrisch leitende Schicht 3210 ist dabei als bondbare Schicht ausgebildet. Bei- spielsweise kann es sich bei der elektrisch leitenden Schicht 3210 um eine metallische Schicht handeln.
Anstelle der ersten Leiterstruktur 300 ist beim optoelektronischen Halbleiterbauteil 40 eine verkürzte Leiterstruktur 1300 vorgesehen. Die verkürzte Leiterstruktur 1300 weist ein elektrisch leitendes Material auf, beispielsweise dasselbe Material wie die erste Leiterstruktur 300. Die verkürzte Lei¬ terstruktur 1300 erstreckt sich nicht über die gesamte Höhe des Formkörpers 500. Die verkürzte Leiterstruktur 1300 reicht von der Unterseite 502 des Formkörpers 500 bis in einen zwi¬ schen der Oberseite 501 und der Unterseite 502 des Formkör¬ pers 500 angeordneten Abschnitt des Formkörpers 500. Die Län¬ ge der verkürzten Leiterstruktur 1300 entspricht bevorzugt etwa der Dicke des Isolator-Plättchens 3200 zwischen dessen Oberseite 3201 und dessen Unterseite 3202.
Die elektrisch leitende Schicht 3210 auf der Oberseite 3201 des Isolator-Plättchens 3200 ist über einen Bonddraht 1310 elektrisch leitend mit der verkürzten Leiterstruktur 1300 verbunden. Da die elektrisch leitende Schicht 3210 auch elektrisch leitend mit dem elektrischen Kontakt 1111 an der Unterseite 1102 des Dünnfilmchips 1100 verbunden ist, besteht somit eine elektrisch leitende Verbindung zwischen dem elekt- risch leitenden Kontakt 1111 des Dünnfilmchips 1100 und dem Ende der verkürzten Leiterstruktur 1300 an der Unterseite 502 des Formkörpers 500. Der Bonddraht 1310 ist in den Formkörper 500 eingebettet. Be¬ vorzugt wurden das Isolator-Plättchen 3200 und die verkürzte Leiterstruktur 1300 zunächst auf einer Folie einer Vorrichtung zum folienunterstützten Transfermolding angeordnet. Der Dünnfilmchip 1100 und die zweite Leiterstruktur 350 können zu diesem Zeitpunkt bereits ebenfalls auf dem Isolator-Plättchen 3200 beziehungsweise der Folie angeordnet worden sein. An¬ schließend wurde der Bonddraht 1310 zwischen der elektrisch leitenden Schicht 3210 und der verkürzten Leiterstruktur 1300 angelegt. Erst danach wurden das Isolator-Plättchen 3200, der Dünnfilmchip 1100, die verkürzte Leiterstruktur 1300, die zweite Leiterstruktur 350 und der Bonddraht 1310 in den Formkörper 500 eingebettet. Anschließend wurde das auf der Ober¬ seite 1101 des Dünnfilmchips 1100 befindliche Bondpad 1121 mittels des zweiten Bonddrahts 360 mit der zweiten Leiter- struktur 350 verbunden.
Auf der Unterseite 502 des Formkörpers 500 des optoelektroni¬ schen Halbleiterbauteils 40 ist im dargestellten Ausführungs¬ beispiel wieder eine Metallisierung 400 mit einer ersten Kon- taktfläche 410, einer zweiten elektrischen Kontaktfläche 420 und einer thermischen Kontaktfläche 430 angeordnet. Die erste elektrische Kontaktfläche 410 stellt eine lötfähige Verbin¬ dung zur verkürzten Leiterstruktur 1300 her. Die zweite elektrische Kontaktfläche 420 stellt eine lötbare elektrische Anbindung zur zweiten Leiterstruktur 350 her. Die thermische Kontaktfläche 430 stellt eine lötbare thermische Anbindung an das Isolator-Plättchen 3200 bereit. Die Metallisierung 400 kann in einer vereinfachten Ausführungsform des optoelektronischen Halbleiterbauteils 40 entfallen.
In einer in Figur 4 nicht explizit dargestellten Variante des optoelektronischen Halbleiterbauteils 40 weist das Isolator- Plättchen 3200 einen elektrischen Durchkontakt auf, der eine elektrisch leitende Verbindung zwischen der Oberseite 3201 und der Unterseite 3202 des ansonsten elektrisch isolierenden Isolator-Plättchens 3200 herstellt. In dieser Ausführungsva¬ riante stellt der Durchkontakt im Isolator-Plättchen 3200 ei- ne elektrisch leitende Verbindung zwischen dem elektrischen Kontakt 1111 an der Unterseite 1102 des Dünnfilmchips 1100 und der ersten elektrischen Kontaktfläche 410 her. Die verkürzte Leiterstruktur 1300 und der Bonddraht 1310 können in dieser Ausführungsvariante entfallen. Damit entfällt auch der vor dem Herstellen des Formkörpers 500 erforderliche Bond- Prozess zum Anbringen des Bonddrahts 1310.
Figur 5 zeigt in schematisierter Darstellung einen Schnitt durch einen ersten Teil eines optoelektronischen Halbleiter- bauteils 50 gemäß einer fünften Ausführungsform. Das optoelektronische Halbleiterbauteil 50 weist Ähnlichkeiten zum op¬ toelektronischen Halbleiterbauteil 40 der Figur 4 auf. Glei¬ che und gleichwirkende Komponenten sind daher mit denselben Bezugszeichen versehen und werden nachfolgend nicht erneut detailliert beschrieben. Auch die zur Herstellung des optoelektronischen Halbleiterbauteils 50 notwendigen Schritte wer¬ den nur insoweit erläutert, als sie vom Verfahren zur Herstellung des optoelektronischen Halbleiterbauteils 40 abwei¬ chen .
Auch das optoelektronische Halbleiterbauteil 50 weist einen Dünnfilmchip 1100 mit nur einem Bondpad 1121 auf der Oberseite 1101 und einem elektrischen Kontakt 1111 auf der Untersei¬ te 1102 des Dünnfilmchips 1100 auf. Der Dünnfilmchip 1100 ist in einem oberen Formkörper 1510 eingebettet. Der obere Formkörper 1510 weist eine Oberseite 1511 und eine Unterseite 1512 auf. Die Oberseite 1101 des Dünnfilmchips 1100 schließt etwa bündig mit der Oberseite 1511 des oberen Formkörpers 1510 ab. Die Unterseite 1102 des Dünnfilmchips 1100 schließt etwa bündig mit der Unterseite 1512 des oberen Formkörpers 1510 ab. Der Formkörper 1510 besteht aus demselben Material wie der Formkörper 500 der vorher beschriebenen Ausführungs- formen und wurde bevorzugt ebenfalls durch folienunterstütztes Tranfermolding hergestellt.
Im oberen Formkörper 1510 des optoelektronischen Halbleiter- bauteils 50 ist außerdem eine obere Leiterstruktur 2350 ein¬ gebettet. Die obere Leiterstruktur 1350 weist, wie die zweite Leiterstruktur 350, ein elektrisch leitendes Material auf. Die obere Leiterstruktur 2350 erstreckt sich zwischen der Oberseite 1511 und der Unterseite 1512 des oberen Formkörpers 1510.
Figur 6 zeigt in schematischer Darstellung einen Schnitt durch einen zweiten Teil des optoelektronischen Halbleiterbauteils 50. Das optoelektronische Halbleiterbauteil 50 weist anstelle des Isolator-Plättchens 3200 ein Isolator-Plättchen
4200 auf. Das Isolator-Plättchen 4200 weist eine Oberseite
4201 und eine Unterseite 4202 auf. Das Isolator-Plättchen 4200 weist ein elektrisch isolierendes und thermisch leitendes Material auf, beispielsweise ein Keramik-Material. Das Isolator-Plättchen 4200 kann aus demselben Material wie das Isolator-Plättchen 3200 bestehen.
Das Isolator-Plättchen 4200 ist in einen unteren Formkörper
1520 eingebettet. Der untere Formkörper 1520 weist eine Ober- seite 1521 und eine Unterseite 1522 auf. Die Oberseite 4201 des Isolator-Plättchens 4200 schließt bündig an die Oberseite
1521 des unteren Formkörpers 1520 an. Die Unterseite 4202 des Isolator-Plättchens 4200 schließt bündig an die Unterseite
1522 des unteren Formkörpers 1520 an. Der untere Formkörper 1520 besteht aus demselben Material wie der obere Formkörper
1510 und ist bevorzugt ebenfalls durch folienunterstütztes Transfermolding hergestellt worden.
Das optoelektronische Halbleiterbauteil 50 weist außerdem ei- ne erste untere Leiterstruktur 2300 auf, die in den unteren Formkörper 1520 eingebettet ist. Die erste untere Leiter¬ struktur 1200 weist aus ein elektrisch leitendes Material auf und erstreckt sich zwischen der Oberseite 1521 und der Unter- seite 1522 des unteren Formkörpers 1520. Außerdem ist in den Formkörper 1520 des optoelektronischen Halbleiterbauteils 50 eine zweite untere Leiterstruktur 2355 eingebettet. Die zwei¬ te untere Leiterstruktur 2355 weist ebenfalls ein elektrisch leitendes Material auf und erstreckt sich zwischen der Ober¬ seite 1521 und der Unterseite 1522 des unteren Formkörpers 1520.
Auf der Oberseite 1521 des unteren Formkörpers 1520 ist eine elektrisch leitende Umverdrahtungsstruktur 2310 angeordnet, die elektrisch leitend mit der ersten unteren Leiterstruktur 2300 verbunden ist und sich über zumindest einen Abschnitt der Oberseite 4201 des Isolator-Plättchens 4200 erstreckt. Außerdem ist auf der Oberseite 1521 des unteren Formkörpers 1520 eine Leitverbindung 2365 angeordnet, die elektrisch lei¬ tend mit der zweiten unteren Leiterstruktur 2355 verbunden ist. Die Umverdrahtungsstruktur 2310 und die Leitverbindung 2365 können beispielsweise Metall aufweisen und beispielswei¬ se durch galvanisches Abscheiden oder Laminieren aufgebracht worden sein. Die Anforderungen an die Ausrichtungsgenauigkeit beim Anordnen der Umverdrahtungsstruktur 1310 und der Leitverbindung 2365 sind dabei gering.
An der Unterseite 1522 des unteren Formkörpers 1520 ist wie- derum eine Metallisierung 400 angeordnet. Eine erste elektri¬ sche Kontaktfläche 410 der Metallisierung 400 stellt eine lötbare elektrisch leitende Verbindung zur ersten unteren Leiterstruktur 2300 her. Eine zweite elektrische Kontaktflä¬ che 420 stellt eine lötbare elektrisch leitende Verbindung zur zweiten unteren Leiterstruktur 2355 her. Eine thermische Kontaktfläche 430 stellt eine lötbare und thermisch leitende Verbindung zur Unterseite 4202 des Isolator-Plättchens 4200 her. In einer vereinfachten Ausführungsform des optoelektronischen Halbleiterbauteils 50 kann die Metallisierung 400 entfallen.
Figur 7 zeigt in schematischer Darstellung einen Schnitt durch das fertige optoelektronische Halbleiterbauteil 50 nach dem Zusammenfügen des oberen Formkörpers 1510 und des unteren Formkörpers 1520. Die zusammengesetzten Formkörper 1510, 1520 bilden einen zusammengesetzten Formkörper 1500 des optoelektronischen Halbleiterbauteils 50. Die Oberseite 1511 des oberen Formkörpers 1510 bildet eine Oberseite 1501 des zusam¬ mengesetzten Formkörpers 1500. Die Unterseite 1522 des unte¬ ren Formkörpers 1520 bildet eine Unterseite 1502 des zusam¬ mengesetzten Formkörpers 1500. Der obere Formkörper 1510 und der untere Formkörper 1520 sind derart miteinander verbunden worden, dass die Unterseite 1102 des Dünnfilmchips 1500 in gutem thermischen Kontakt mit der Oberseite 4201 des Isolator-Plättchens 4200 steht. Gleichzei¬ tig steht die auf der Oberseite 4201 des Isolatorplättchens 4200 angeordnete Umverdrahtungsstruktur 2310 in elektrischem Kontakt mit dem elektrischen Kontakt 1111 an der Unterseite 1102 des Dünnfilmchips 1100, wodurch sich eine elektrische Verbindung zwischen der ersten elektrischen Kontaktfläche 410 über die erste untere Leiterstruktur 2300 und die Umverdrah- tungsstruktur 1310 zum elektrischen Kontakt 1111 des Dünnfilmchips 1100 ergibt. Der obere Formkörper 1510 und der un¬ tere Formkörper 1520 sind außerdem so zusammengesetzt worden, dass die Leitverbindung 2365 eine elektrisch leitende Verbindung zwischen der zweiten unteren Leiterstruktur 2355 und der oberen Leiterstruktur 2350 herstellt.
Nach dem Zusammensetzen der Formkörper 1510, 1520 zum zusammengesetzten Formkörper 1500 wurde mittels eines Bonddrahts 2360 eine elektrisch leitende Verbindung zwischen dem an der Oberseite 1501 des zusammengesetzten Formkörpers 1500 befind¬ lichen Ende der oberen Leiterstruktur 2350 und dem Bondpad 1121 an der Oberseite 1101 des Dünnfilmchips 1100 herge¬ stellt. Somit besteht eine elektrische Verbindung zwischen der zweiten elektrischen Kontaktfläche 420 über die zweite untere Leiterstruktur 2355, die Leitverbindung 2365, die obe¬ re Leiterstruktur 2350 und den Bonddraht 2360 zum Bondpad 1121 des Dünnfilmchips 1100. Anschließend wurde auf der Oberseite 1510 wiederum die
LeuchtstoffSchicht 600 angeordnet, in die der Bonddraht 2360 eingebettet ist. Wiederum kann die LeuchtstoffSchicht 600 entfallen .
Bevorzugt wurde in den oberen Formkörper 1510 eine Vielzahl an Dünnfilmchips 1100 eingebettet. Außerdem wurde in den un¬ teren Formkörper 1520 bevorzugt eine Vielzahl an Isolator- plättchen 4200 eingebettet. Anschließend wurden die beiden Formkörper 1510, 1520 bevorzugt derart zum zusammengesetzten Formkörper 1500 verbunden, dass eine Vielzahl optoelektronischer Halbleiterbauteile 50 entstanden ist. Erst anschließend wurden diese optoelektronischen Halbleiterbauteile 50 durch Zerschneiden des zusammengesetzten Formkörpers 1500 voneinan- der getrennt.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher erläutert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen .

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) mit einem optoelektronischen Dünnfilmchip (100, 1100) und einem thermisch leitenden und elektrisch isolierenden Element (200, 1200, 2200, 3200, 4200),
wobei der Dünnfilmchip (100, 1100) und das Element (200, 1200, 2200, 3200, 4200) gemeinsam in einen Formkörper (500, 1500) eingebettet sind.
2. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) gemäß Anspruch 1,
wobei eine Oberseite (101, 1101) des Dünnfilmchips (100, 1100) und eine Unterseite (202, 1202, 2202, 3202, 4202) des Elements (200, 1200, 2200, 3200, 4200) nicht durch den Formkörper (500, 1500) bedeckt sind.
3. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) gemäß Anspruch 2,
wobei an der Unterseite (202, 1202, 2202, 3202, 4202) des Elements (200, 1200, 2200, 3200, 4200) eine lötfähige thermische Kontaktfläche (430) angeordnet ist.
4. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) gemäß einem der vorhergehenden Ansprüche,
wobei der Formkörper (500, 1500) eine erste eingebettete Leiterstruktur (300, 1300, 2300) und eine zweite einge¬ bettete Leiterstruktur (350, 2350, 2355) aufweist.
5. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) gemäß Anspruch 4,
wobei an einer Unterseite des Halbleiterbauteils (10, 20, 30, 40, 50) zwei lötfähige elektrische Kontaktflächen (410, 420) angeordnet und elektrisch leitend mit den ein¬ gebetteten Leiterstrukturen (300, 350, 1300, 2300, 2350, 2355) verbunden sind.
6. Optoelektronisches Halbleiterbauteil (10, 20, 30) gemäß einem der Ansprüche 2 oder 3 und einem der Ansprüche 4 oder 5,
wobei der Dünnfilmchip (100) zwei auf seiner Oberseite (101) angeordnete elektrische Bondpads (121, 122) auf¬ weist,
wobei jedes Bondpad (121, 122) über je einen Bonddraht (310, 360) mit einer der Leiterstrukturen (300, 350) verbunden ist.
7. Optoelektronisches Halbleiterbauteil (10, 40, 50) gemäß einem der vorhergehenden Ansprüche,
wobei das Element (200, 3200, 4200) als keramisches
Plättchen ausgebildet ist.
8. Optoelektronisches Halbleiterbauteil (40) gemäß Anspruch 7,
wobei das Element (3200) eine elektrische Durchführung aufweist .
9. Optoelektronisches Halbleiterbauteil (40, 50) gemäß einem der Ansprüche 2 oder 3, einem der Ansprüche 4 oder 5 und Anspruch 7,
wobei der Dünnfilmchip (1100) einen auf seiner Unterseite (1102) angeordneten elektrischen Kontakt (1111) aufweist, wobei auf einer Oberseite (3201, 4201) des Elements
(3200, 4200) eine elektrisch leitende Schicht (3210, 2310) angeordnet ist, die elektrisch leitend mit dem Kon¬ takt (1111) verbunden ist,
wobei die elektrisch leitende Schicht (3210, 2310) elekt¬ risch leitend mit einer der Leiterstrukturen (1300, 2300) verbunden ist.
10. Optoelektronisches Halbleiterbauteil (40) gemäß Anspruch 9,
wobei die elektrisch leitende Schicht (3210) über einen in den Formkörper (500) eingebetteten Bonddraht (1310) mit einer der Leiterstrukturen (1300) verbunden ist.
11. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40, 50) gemäß einem der vorhergehenden Ansprüche,
wobei der Dünnfilmchip (100, 1100) und das Element (200, 1200, 2200, 3200, 4200) thermisch leitend aneinander an¬ liegen .
12. Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils (10, 20, 30, 40, 50),
das die folgenden Schritte umfasst:
- Bereitstellen eines optoelektronischen Dünnfilmchips (100, 1100) mit einer Oberseite (101, 1101) und einer Un¬ terseite (102, 1102);
- thermisches Ankoppeln der Unterseite (102, 1102) an ein thermisch leitendes und elektrisch isolierendes Element
(200, 1200, 2200, 3200, 4200);
- Einbetten des Dünnfilmchips (100, 1100) und des Ele¬ ments (200, 1200, 2200, 3200, 4200) in einen gemeinsamen Formkörper (500, 1500).
13. Verfahren gemäß Anspruch 12,
wobei eine Mehrzahl optoelektronischer Dünnfilmchips (100, 1100), die jeweils thermisch an ein thermisch lei¬ tendes und elektrisch isolierendes Element (200, 1200, 2200, 3200, 4200) angekoppelt sind, gleichzeitig in einen gemeinsamen Formkörper (500, 1500) eingebettet werden.
14. Verfahren gemäß einem der Ansprüche 12 oder 13,
wobei zusätzlich eine erste Leiterstruktur (350, 2350) in den Formkörper eingebettet wird,
wobei nach dem Einbetten der folgende Schritt durchge¬ führt wird:
- Herstellen einer Bondverbindung (360, 2360) zwischen einem auf der Oberseite (101, 1101) des Dünnfilmchips (100, 1100) angeordneten Bondpad (121, 1121) und der ers¬ ten Leiterstruktur (350, 2350).
15. Verfahren gemäß einem der Ansprüche 12 bis 14, wobei nach dem Einbetten der folgende Schritt durchge¬ führt wird:
- Aufbringen einer Metallisierung (400) auf einer Unter- seite (502, 1502) des Formkörpers (500, 1500) .
16. Verfahren gemäß einem der Ansprüche 12 bis 15,
wobei das Element (1200) eine Mehrzahl von Partikeln (1210) mit einem durchschnittlichen Durchmesser von weni- ger als 100 pm umfasst, die mittels elektrophoretischer
Abscheidung an der Unterseite (102) des Dünnfilmchips (100) angeordnet werden.
17. Verfahren gemäß einem der Ansprüche 12 bis 16,
wobei das Element (1200, 2200) an der Unterseite (102) des Dünnfilmchips (100) angeordnet wird, bevor der Dünn¬ filmchip (100) von einer Mehrzahl gleichartiger weiterer Dünnfilmchips (100) getrennt wird.
18. Verfahren gemäß einem der Ansprüche 12 bis 15,
wobei auf einer der Unterseite (1102) des Dünnfilmchips (1100) zugewandten Oberseite (3201) des Elements (3200) eine elektrisch leitende Schicht (3210) angeordnet wird, wobei zusätzlich eine zweite Leiterstruktur (1300) in den Formkörper (500) eingebettet wird,
wobei vor dem Einbetten der folgende weitere Schritt durchgeführt wird:
- Herstellen einer Bondverbindung (1310) zwischen der elektrisch leitenden Schicht (3210) und der zweiten Leiterstruktur (1300).
19. Verfahren gemäß einem der Ansprüche 12 bis 15,
wobei der Dünnfilmchip (1100) in einen ersten Formkörper (1510) eingebettet wird,
wobei das Element (4200) in einen zweiten Formkörper
(1520) eingebettet wird,
wobei der erste Formkörper (1510) und der zweite Formkör- per (1520) zu dem gemeinsamen Formkörper (1500) verbunden werden .
PCT/EP2013/064977 2012-07-24 2013-07-16 Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element WO2014016165A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/413,748 US9691682B2 (en) 2012-07-24 2013-07-16 Optoelectronic semiconductor component having an electrically insulating element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012212968.5 2012-07-24
DE102012212968.5A DE102012212968A1 (de) 2012-07-24 2012-07-24 Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element

Publications (1)

Publication Number Publication Date
WO2014016165A1 true WO2014016165A1 (de) 2014-01-30

Family

ID=48832895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/064977 WO2014016165A1 (de) 2012-07-24 2013-07-16 Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element

Country Status (3)

Country Link
US (1) US9691682B2 (de)
DE (1) DE102012212968A1 (de)
WO (1) WO2014016165A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150134273A (ko) * 2014-05-21 2015-12-01 니치아 카가쿠 고교 가부시키가이샤 발광 장치
WO2016165977A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015109333A1 (de) 2015-06-11 2016-12-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102015109877A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102015109876A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6704175B2 (ja) * 2016-01-27 2020-06-03 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール及びそれを用いた照明器具
DE102017126268A1 (de) 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011153A1 (de) * 2007-11-27 2009-05-28 Osram Opto Semiconductors Gmbh Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen und Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
DE102009036621A1 (de) 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
EP2284904A1 (de) * 2008-06-04 2011-02-16 Asahi Kasei Microdevices Corporation Quanten-ir-sensor und quanten-ir-gaskonzentrationsmessgerät damit
US20120002420A1 (en) * 2010-07-01 2012-01-05 Hitachi Cable, Ltd. LED module, LED package, and wiring substrate and method of making same
US20120074452A1 (en) * 2010-09-27 2012-03-29 Advanced Optoelectronic Technology, Inc. Light emitting device package and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855425B2 (en) * 2007-03-09 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20090218588A1 (en) * 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
KR20160041108A (ko) * 2014-10-06 2016-04-18 삼성전자주식회사 반도체 발광장치
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011153A1 (de) * 2007-11-27 2009-05-28 Osram Opto Semiconductors Gmbh Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen und Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
EP2284904A1 (de) * 2008-06-04 2011-02-16 Asahi Kasei Microdevices Corporation Quanten-ir-sensor und quanten-ir-gaskonzentrationsmessgerät damit
DE102009036621A1 (de) 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20120002420A1 (en) * 2010-07-01 2012-01-05 Hitachi Cable, Ltd. LED module, LED package, and wiring substrate and method of making same
US20120074452A1 (en) * 2010-09-27 2012-03-29 Advanced Optoelectronic Technology, Inc. Light emitting device package and method of manufacturing the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978923B2 (en) 2014-05-21 2018-05-22 Nichia Corporation Light emitting device having heat dissipation terminal arranged on substrate
US9793459B2 (en) 2014-05-21 2017-10-17 Nichia Corporation Light emitting device having heat dissipation terminal arranged on substrate
EP2947704A3 (de) * 2014-05-21 2016-01-20 Nichia Corporation Lichtemittierende vorrichtung
US9406852B2 (en) 2014-05-21 2016-08-02 Nichia Corporation Light emitting device
US10734563B2 (en) 2014-05-21 2020-08-04 Nichia Corporation Light emitting device having heat dissipation terminal arranged on substrate
US9680071B2 (en) 2014-05-21 2017-06-13 Nichia Corporation Light emitting device having substrate including heat dissipation terminals
JP2016001724A (ja) * 2014-05-21 2016-01-07 日亜化学工業株式会社 発光装置
RU2763308C2 (ru) * 2014-05-21 2021-12-28 Нитиа Корпорейшн Светоизлучающее устройство
KR20150134273A (ko) * 2014-05-21 2015-12-01 니치아 카가쿠 고교 가부시키가이샤 발광 장치
US10193045B2 (en) 2014-05-21 2019-01-29 Nichia Corporation Light emitting device having heat disipation terminal arranged on substrate
TWI661580B (zh) * 2014-05-21 2019-06-01 日商日亞化學工業股份有限公司 發光裝置
US10333043B2 (en) 2014-05-21 2019-06-25 Nichia Corporation Light emitting device having element connection sections with convex shapes
US10892393B2 (en) 2014-05-21 2021-01-12 Nichia Corporation Light emitting device having external connection with different width
EP3591721A1 (de) * 2014-05-21 2020-01-08 Nichia Corporation Lichtemittierende vorrichtung
US10559735B2 (en) 2014-05-21 2020-02-11 Nichia Corporation Light emitting device having a pair of vias passing through a center of the concave component
KR102110554B1 (ko) * 2014-05-21 2020-05-14 니치아 카가쿠 고교 가부시키가이샤 발광 장치
WO2016165977A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen
US10396259B2 (en) 2015-04-14 2019-08-27 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
US20180123007A1 (en) * 2015-04-14 2018-05-03 Osram Opto Semiconductors Gmbh Radiation-Emitting Semiconductor Component and Production Method of a Plurality of Semiconductor Components

Also Published As

Publication number Publication date
US20150235919A1 (en) 2015-08-20
DE102012212968A1 (de) 2014-01-30
US9691682B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
WO2012034764A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013111772B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
WO2018189236A1 (de) Strahlungsemittierendes bauelement
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13739650

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14413748

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13739650

Country of ref document: EP

Kind code of ref document: A1