DE102015105821A1 - Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern - Google Patents

Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern Download PDF

Info

Publication number
DE102015105821A1
DE102015105821A1 DE102015105821.9A DE102015105821A DE102015105821A1 DE 102015105821 A1 DE102015105821 A1 DE 102015105821A1 DE 102015105821 A DE102015105821 A DE 102015105821A DE 102015105821 A1 DE102015105821 A1 DE 102015105821A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
semiconductor
disposed over
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015105821.9A
Other languages
English (en)
Inventor
Ralf Otremba
Klaus Schiess
Oliver Häberlen
Matteo-Alessandro Kutschak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015105821A1 publication Critical patent/DE102015105821A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Eine Vorrichtung umfasst einen ersten Halbleiterchip, der über einem ersten Träger angeordnet ist, und umfasst einen ersten elektrischen Kontakt. Die Vorrichtung umfasst ferner einen zweiten Halbleiterchip, der über einem zweiten Träger angeordnet ist, und der einen zweiten elektrischen Kontakt umfasst, der über einer Oberfläche des zweiten Halbleiterchips angeordnet ist, die zum zweiten Träger hin ausgerichtet ist. Der zweite Träger ist elektrisch mit dem ersten elektrischen Kontakt und dem zweiten elektrischen Kontakt gekoppelt.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung betrifft Vorrichtungen, die mehrere Halbleiterchips und mehrere Träger umfassen. Zusätzlich betrifft die Offenbarung Verfahren zum Herstellen solcher Vorrichtungen.
  • HINTERGRUND
  • Eine Vorrichtung kann mehrere Halbleiterchips umfassen, die während eines Betriebs der Vorrichtung interagieren können. Das Design der Vorrichtung und die gewählte Anordnung der Halbleiterchips kann ein Leistungsverhalten der Vorrichtung beeinflussen. Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen müssen kontinuierlich verbessert werden. Im Besonderen kann es erwünscht sein, ein thermisches und elektrisches Leistungsverhalten der Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Vorrichtung einen ersten Halbleiterchip, der über einem ersten Träger und einem ersten elektrischen Kontakt angeordnet ist. Die Vorrichtung umfasst ferner einen zweiten Halbleiterchip, der über einem zweiten Träger angeordnet ist. Der zweite Halbleiterchip umfasst einen zweiten elektrischen Kontakt, der über einer Oberfläche des zweiten Halbleiterchips angeordnet ist. Der zweite elektrische Kontakt liegt dem zweiten Träger gegenüber. Der zweite Träger ist elektrisch mit dem ersten elektrischen Kontakt und dem zweiten elektrischen Kontakt gekoppelt.
  • Gemäß einer Ausführungsform umfasst eine Vorrichtung einen ersten Halbleiterchip, der über einem ersten Träger und einem Kapselungsmaterial, das den ersten Halbleiterchip zumindest teilweise einkapselt, angeordnet ist. Ein Laminat ist über dem Kapselungsmaterial angeordnet. Ein zweiter Träger ist zumindest teilweise in das Laminat eingebettet. Ein zweiter Halbleiterchip ist über dem zweiten Träger und dem Laminat angeordnet.
  • Gemäß einer Ausführungsform umfasst eine Vorrichtung eine Treiberschaltung und einen ersten Halbleiterchip. Die Treiberschaltung und der erste Halbleiterchip sind monolithisch in ein erstes Halbleitermaterial integriert. Die Vorrichtung umfasst ferner einen zweiten Halbleiterchip, der in ein zweites Halbleitermaterial integriert ist, wobei das zweite Halbleitermaterial einen Verbindungshalbleiter umfasst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind eingeschlossen, um ein besseres Verständnis der Aspekte bereitzustellen und sind in diese Beschreibung aufgenommen und stellen einen Teil davon dar. Die Zeichnungen veranschaulichen Aspekte und dienen gemeinsam mit der Beschreibung dazu, Prinzipien der Aspekte zu erklären. Andere Aspekte und viele der vorgesehenen Vorteile der Aspekte sind ersichtlich, wenn sie durch Verweis auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen stehen nicht notwendigerweise im Maßstab zueinander. Ähnliche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
  • 1 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • 2 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • 3A bis 3G veranschaulichen schematisch eine Querschnittansicht eines Verfahrens zum Herstellen einer Vorrichtung gemäß der Offenbarung.
  • 4 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • 5 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • 6 veranschaulicht eine schematische Darstellung einer direkt getriebenen Schaltung.
  • 7 veranschaulicht eine schematische Darstellung einer Halbbrückenschaltung.
  • 8 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • 9 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung gemäß der Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen verwiesen, die einen Teil hiervon darstellen, und in denen zur Veranschaulichung spezifische Aspekte gezeigt sind, in denen die Offenbarung durchgeführt werden kann. In dieser Hinsicht kann richtungsangebende Terminologie wie etwa „oben”, „unten”, „vorne”, „hinten” etc. in Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Komponenten der beschriebenen Vorrichtungen in mehreren unterschiedlichen Ausrichtungen positioniert sein können, kann die richtungsangebende Terminologie zum Zweck der Veranschaulichung verwendet werden und ist keineswegs einschränkend. Andere Aspekte können verwendet werden und strukturelle oder logische Änderungen gemacht werden, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einschränkendem Sinne aufgefasst werden, und der Umfang der vorliegenden Offenbarung ist durch die angehängten Ansprüche definiert.
  • Wie in dieser Beschreibung verwendet bedeuten die Begriffe „verbunden”, „gekoppelt”, „elektrisch verbunden” und/oder „elektrisch gekoppelt” nicht notwendigerweise, dass Elemente direkt verbunden oder miteinander gekoppelt sein müssen. Zwischenelemente können zwischen „verbundenen”, „gekoppelten”, „elektrisch verbundenen” oder „elektrisch gekoppelten” Elementen bereitgestellt sein.
  • Ferner kann das Wort „über”, das in Bezug auf z. B. eine Materialschicht, die „über” einer Oberfläche eines Objekts ausgebildet oder positioniert ist, verwendet wird, hierin mit der Bedeutung verwendet werden, dass die Materialschicht „direkt auf”, z. B. in direktem Kontakt mit, der besagten Oberfläche positioniert (z. B. ausgebildet, abgeschieden etc.) sein kann. Das Wort „über”, das in Bezug auf z. B. eine Materialschicht, die „über” einer Oberfläche eines Objekts ausgebildet oder positioniert ist, verwendet wird, kann hierin auch mit der Bedeutung verwendet werden, dass die Materialschicht „indirekt auf” der besagten Oberfläche positioniert (z. B. ausgebildet, abgeschieden etc.) sein kann, mit z. B. einer oder mehreren zusätzlichen Schichten, die zwischen der besagten Oberfläche und der Materialschicht angeordnet sind.
  • Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen sind hierin beschrieben. Anmerkungen, die in Verbindung mit einer beschriebenen Vorrichtung gemacht werden, können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn zum Beispiel eine spezifische Komponente einer Vorrichtung beschrieben ist, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung eine Handlung zum Bereitstellen der Komponente auf geeignete Weise umfassen, sogar wenn diese Handlung nicht explizit beschrieben oder in den Figuren veranschaulicht ist. Zusätzlich können die Merkmale der verschiedenen hierin beschriebenen beispielhaften Aspekte miteinander kombiniert werden, wenn es nicht spezifisch anders angemerkt ist.
  • Die hierin beschriebenen Vorrichtungen können einen oder mehrere Halbleiterchips umfassen und daher auch als Halbleitervorrichtungen bezeichnet werden. Die Halbleiterchips können von unterschiedlichen Typen sein und durch unterschiedliche Technologien hergestellt sein. Zum Beispiel können die Halbleiterchips integrierte elektrische, elektrooptische oder elektromechanische Schaltungen, passive Schaltungen etc. umfassen. Die integrierten Schaltungen können als logisch integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Schaltungen, mikroelektromechanische Systeme etc. konzipiert sein. Die Halbleiterchips müssen nicht aus spezifischem Halbleitermaterial hergestellt sein und können anorganische und/oder organische Materialien umfassen, die keine Halbleiter sind, wie etwa zum Beispiel Isolatoren, Kunststoffe oder Metalle. In einem Beispiel können die Halbleiterchips aus einem elementaren Halbleitermaterial, zum Beispiel Si etc., hergestellt sein oder dieses umfassen. In einem weiteren Beispiel können die Halbleiterchips aus einem Verbindungshalbleitermaterial, zum Beispiel SiC, SiGe, GaAs etc., hergestellt sein oder dieses umfassen.
  • Die Halbleiterchips können einen oder mehrere Leistungshalbleiter umfassen. Zum Beispiel können die Leistungshalbleiterchips als Dioden, Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Super-Junction Vorrichtungen, bipolare Leistungstransistoren etc. konfiguriert sein. Die hierin beschriebenen Vorrichtungen können ferner Halbleiterchips oder integrierte Schaltungen umfassen, die konfiguriert sind, um die integrierten Schaltungen der Leistungshalbleiterchips zu steuern und/oder zu treiben.
  • Die Halbleiterchips können eine vertikale Struktur aufweisen, d. h. die Halbleiterchips können so hergestellt sein, dass elektrische Ströme im Wesentlichen in eine Richtung fließen können, die zu den Hauptseiten der Halbleiterchips senkrecht ist. Ein Halbleiterchip, der eine vertikale Struktur aufweist, kann Elektroden über seinen zwei Hauptseiten haben, d. h. über seiner Oberseite und Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen und Lastelektroden über beiden Hauptseiten angeordnet haben. Die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET können über einer Seite angeordnet sein, während die Drain-Elektrode des Leistungs-MOSFET über der anderen Seite angeordnet sein kann. Beispiele für einen vertikalen Leistungshalbleiterchip sind ein PMOS (P-Channel Metal Oxide semiconductor), ein NMOS (N-Channel Metal Oxide semiconductor) oder einer der oben spezifizierten beispielhaften Leistungshalbleiter.
  • Die Halbleiterchips können eine laterale Struktur aufweisen, d. h. die Halbleiterchips können so hergestellt sein, dass elektrische Ströme im Wesentlichen in eine Richtung fließen, die zu einer Hauptseite der Halbleiterchips parallel ist. Ein Halbleiterchip, der eine laterale Struktur aufweist, kann Elektroden über einer seiner Hauptseiten angeordnet haben. In einem Beispiel kann ein Halbleiterchip, der eine laterale Struktur aufweist, eine integrierte Schaltung wie etwa z. B. einen Logikchip umfassen. In einem weiteren Beispiel kann ein Leistungshalbleiterchip eine laterale Struktur aufweisen, wobei die Lastelektroden über einer Hauptseite des Chips angeordnet sein können. Zum Beispiel können die Source-Elektrode, die Gate-Elektrode und die Drain-Elektrode eines Leistungs-MOSFET über einer Hauptseite des Leistungs-MOSFET angeordnet sein. Ein weiteres Beispiel eines lateralen Leistungshalbleiterchips kann ein HEMT (High Electron Mobility Transistor) sein, der aus einem der oben genannten Verbindungshalbleitermaterialien hergestellt sein kann.
  • Die Halbleiterchips können eingehaust oder nicht eingehaust sein. In dieser Hinsicht können die Begriffe „Halbleitervorrichtung” und „Halbleitergehäuse” wie in dieser Beschreibung verwendet austauschbar verwendet werden. Im Besonderen kann ein Halbleitergehäuse eine Halbleitervorrichtung sein, die ein Kapselungsmaterial umfasst, das eine oder mehrere Komponenten der Halbleitervorrichtung zumindest teilweise einkapselt.
  • Die Halbleiterchips können eine unterschiedliche Anzahl an elektrischen Kontakten umfassen. Die elektrischen Kontakte können in einer variierenden Geometrie über einer oder mehreren Oberflächen des Halbleiterchips angeordnet sein, abhängig vom Typ der berücksichtigten Vorrichtung. In einem Beispiel können die elektrischen Kontakte über der Vorderseite und der Rückseite des Halbleiterchips angeordnet sein. Ein solcher Halbleiterchip kann zum Beispiel einem Leistungshalbleiterchip entsprechen, der einen Drain-Kontakt, der auf einer Seite eines Halbleiterchips angeordnet ist, sowie einen Source-Kontakt und einen Gate-Kontakt, die über der entgegengesetzten Seite des Halbleiterchips angeordnet sind, umfassen kann. In einem weiteren Beispiel können die elektrischen Kontakte ausschließlich über der Vorderseite des Halbleiterchips angeordnet sein. Zum Beispiel kann ein solcher Halbleiterchip als lateraler Chip bezeichnet werden und kann z. B. einem diskreten Halbleiterchip entsprechen. Zum Beispiel kann ein elektrischer Kontakt direkt über einer elektronischen Struktur eines Halbleiterchips positioniert sein, sodass keine weitere Umverteilungsschicht nötig ist, wenn eine elektrische Verbindung zwischen dem elektrischen Kontakt und der elektronischen Struktur bereitgestellt wird. Alternativ dazu kann ein elektrischer Kontakt über eine oder mehrere zusätzliche Umverteilungsschichten mit der elektronischen Struktur verbunden sein.
  • Ein elektrischer Kontakt kann die Form einer Kontaktstelle (oder eines Kontaktelements oder eines Kontaktanschlusses oder einer Kontaktelektrode) haben. Eine Kontaktstelle kann eine oder mehrere Schichten umfassen, von denen jede zumindest ein Metall oder eine Metalllegierung umfasst. Zum Beispiel kann eine Kontaktstelle auf das Halbleitermaterial eines Halbleiterchips aufgebracht sein. Die Schichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Ein beliebiges gewünschtes Metall oder eine beliebige Metalllegierung, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom, Vanadium, Wolfram, Molybdän etc. kann als Material verwendet werden. Die Schichten müssen nicht homogen oder nur aus einem Material hergestellt sein, d. h. verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Schichten umfasst sind, können möglich sein. Ein beliebiges geeignetes Verfahren kann zum Herstellen der Kontaktstellen oder der Schichten, die die Kontaktstelle ausbilden, verwendet werden. Zum Beispiel kann ein stromloses Plattierungsverfahren verwendet werden.
  • Die hierin beschriebenen Vorrichtungen können einen Träger umfassen, über dem ein oder mehrere Halbleiterchips angeordnet sein können. Die Vorrichtungen sind nicht darauf beschränkt, nur einen einzelnen Träger zu umfassen, sondern können auch mehrere Träger umfassen. Im Allgemeinen kann ein Träger aus einem Metall, einer Legierung, einem Dielektrikum, einem Kunststoff, einer Keramik oder einer Kombination daraus hergestellt sein. Der Träger kann eine homogene Struktur aufweisen, aber kann auch interne Strukturen wie Strompfade mit einer elektrischen Umverteilungsfunktion bereitstellen. Zusätzlich kann eine Grundfläche des Trägers von einer Anzahl und Grundflächen von Halbleiterchips abhängen, die über dem Träger angeordnet werden sollen. Das heißt, der Träger kann insbesondere Montagebereiche umfassen, die konfiguriert sind, um Halbleiterchips zu tragen. Beispiele für Träger können ein Diepad, ein Leiterrahmen, der ein Diepad umfasst, oder ein Keramiksubstrat, das eine oder mehrere Umverteilungsschichten umfasst, sein.
  • In einem Beispiel kann ein Träger einen Leiterrahmen umfassen, der jede Form, jede Größe und jedes Material haben kann. Der Leiterrahmen kann so strukturiert sein, dass die Diepads (oder Chip-Inseln) und Zuleitungen ausgebildet werden können. Während der Herstellung einer Vorrichtung können die Diepads und die Zuleitungen miteinander verbunden werden. Die Diepads und die Zuleitungen können auch aus einem Stück gemacht sein. Die Diepads und die Zuleitungen können untereinander durch Verbindungsmittel mit dem Zweck verbunden sein, einige der Diepads und der Zuleitungen im Laufe der Herstellung zu trennen. Hier kann die Trennung der Diepads und der Zuleitungen durch zumindest eines aus mechanischem Sägen, einem Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen und einem beliebigen anderen geeigneten Verfahren ausgeführt werden. Insbesondere kann ein Leiterrahmen elektrisch leitfähig sein. Zum Beispiel kann der Leiterrahmen vollständig aus Metallen und/oder Metalllegierungen hergestellt sein, insbesondere aus zumindest einem aus Kupfer, Kupferlegierungen, Nickel, Eisen-Nickel-Legierungen, Aluminium, Aluminiumlegierungen, Stahl, Edelstahl und anderen geeigneten Materialien. Das Leiterrahmenmaterial kann Spuren von Eisen, Schwefel, Eisennitrid etc. umfassen. Der Leiterrahmen kann mit einem elektrisch leitfähigen Material plattiert sein, zum Beispiel zumindest einem aus Kupfer, Silber, Palladium, Gold, Nickel, Eisen-Nickel-Legierungen und Nickel-Phosphor-Legierungen. In diesem Fall kann der Leiterrahmen als „vorplattierter Leiterrahmen” bezeichnet werden. Auch wenn ein Leiterrahmen elektrisch leitfähig sein kann, kann eine Auswahl an Diepads des Leiterrahmens elektrisch voneinander isoliert sein.
  • Eine Form, Größe und/oder ein Material eines Leiterrahmens kann von dem oder den Halbleiterchips abhängen, die über dem Leiterrahmen angeordnet sein können. In einem Beispiel kann ein Verbindungshalbleiterchip wie etwa ein lateraler GaN-Chip, über dem Leiterrahmen angeordnet sein. In diesem Fall kann der Leiterrahmen aus Aluminium und/oder einer Aluminiumlegierung gemacht sein oder diese umfassen. Ein solcher Leiterrahmen kann eine Dicke von etwa 1 Millimeter bis etwa 5 Millimeter aufweisen, insbesondere von etwa 1 Millimeter bis etwa 2 Millimeter. Zum Beispiel kann der Leiterrahmen mit einer Wärmesenke verbunden sein, die aus einem ähnlichen Material gemacht sein kann. In einem weiteren Beispiel kann ein Niederspannungs-MOS über dem Leiterrahmen angeordnet sein. In diesem Fall kann der Leiterrahmen aus Kupfer und/oder einer Kupferlegierung gemacht sein oder diese umfassen und kann ferner Spuren von Eisen und/oder Schwefel umfassen. Solche Leiterrahmen können eine Dicke von etwa 0,1 Millimeter bis etwa 0,5 Millimeter aufweisen, spezieller von etwa 0,2 Millimeter bis etwa 0,3 Millimeter.
  • Ein Träger (oder ein Leiterrahmen) kann zumindest teilweise in ein Laminat eingebettet sein. Eine Dicke des Laminats kann gleich wie oder größer als eine Dicke des Leiterrahmens, der in das Laminat eingebettet ist, sein. Das Material des Laminats kann ähnlich wie ein Kapselungsmaterial wie unten spezifiziert sein, sodass Anmerkungen, die in diesem Zusammenhang gemacht werden, auch für das Laminat gelten. Ein Laminat, das einen oder mehrere Leiterrahmen umfasst, kann an eine weitere Komponente einer Vorrichtung angebracht werden, zum Beispiel an ein Kapselungsmaterial. Das Laminat kann an die weitere Komponente durch das Anwenden von zumindest einem von Laminieren, Kleben, Agglomerieren etc. angebracht werden. Nachdem das Laminat angebracht ist, kann es eine mechanische Verbindung zwischen dem Träger, der im Laminat umfasst ist, und der Komponente, über der das Laminat angeordnet ist, bereitstellen.
  • Die hierin beschriebenen Vorrichtungen können eines oder mehrere elektrisch leitfähige Elemente umfassen, die konfiguriert sind, um eine elektrische Kopplung zwischen Komponenten der Vorrichtungen bereitzustellen. Zum Beispiel kann das elektrisch leitfähige Element konfiguriert sein, um einen ersten Halbleiterchip elektrisch mit einem zweiten Halbleiterchip zu verbinden oder um eine elektrische Verbindung zwischen einem Halbleiterchip und einer weiteren Komponente, die innerhalb oder außerhalb der Vorrichtung angeordnet sein kann, bereitzustellen.
  • Ein elektrisch leitfähiges Element kann eine oder mehrere Kontaktclips umfassen. Ein Kontaktclip kann aus einem Material gemacht sein oder dieses umfassen, das dem Material eines Leiterrahmens ähnelt, sodass obenstehende Anmerkungen, die in Verbindung mit einem Leiterrahmen gemacht wurden, auch für den Kontaktclip gelten können. Die Form des Kontaktclip beschränkt sich nicht notwendigerweise auf eine spezifische Größe oder eine spezifische geometrische Form. Der Kontaktclip kann durch zumindest eines aus Prägen, Stanzen, Pressen, Schneiden, Sägen, Fräsen und ein beliebiges anderes Verfahren hergestellt sein. Ein Kontakt zwischen dem elektrisch leitfähigen Element und einer Kontaktstelle eines Halbleiterchips kann durch ein beliebiges Verfahren hergestellt werden. In einem Beispiel kann das elektrisch leitfähige Element an andere Komponenten gelötet werden, zum Beispiel durch den Einsatz eines Diffusionslötverfahrens.
  • Ein elektrisch leitfähiges Element kann einen oder mehrere Drähte umfassen, insbesondere Bonddrähte oder Bondingdrähte. Ein Draht kann ein Metall und/oder eine Metalllegierung umfassen, insbesondere Gold, Aluminium, Kupfer oder eine oder mehrere ihrer Legierungen. Zusätzlich kann der Draht eine Beschichtung umfassen oder nicht. Der Draht kann einen im Wesentlichen kreisförmigen Querschnitt aufweisen, sodass der Begriff „Dicke” des Drahtes sich auf den Durchmesser des Bonddrahtes beziehen kann. Es ist jedoch klar, dass der Draht auch einen Querschnitt in unterschiedlicher Form aufweisen kann. Im Allgemeinen kann ein Draht eine Dicke von etwa 15 μm (Mikrometer) bis etwa 1000 μm (Mikrometer) aufweisen, und spezieller eine Dicke von etwa 50 μm (Mikrometer) bis etwa 500 μm (Mikrometer).
  • In einem ersten spezielleren Beispiel kann der Draht eine Dicke aufweisen, die kleiner als 75 μm (Mikrometer) ist, zum Beispiel eine Dicke von etwa 50 μm (Mikrometer) bis etwa 75 μm (Mikrometer). Ein solcher Draht kann insbesondere Aluminium umfassen oder daraus gemacht sein. Der Draht kann weitere Materialien umfassen, zum Beispiel bis zu 1% Silizium. Zum Beispiel kann ein solcher Draht eine elektrische Verbindung zwischen einem Kontaktelement und einer Gate-Elektrode eines Leistungshalbleiterchips und/oder zwischen Gate-Elektroden von zwei verschiedenen Leistungshalbleiterchips bereitstellen. In einem zweiten spezielleren Beispiel kann der Draht eine Dicke von etwa 125 μm (Mikrometer) bis etwa 500 μm (Mikrometer) aufweisen. Ein solcher Draht kann insbesondere eingesetzt werden, um eine elektrische Verbindung zwischen einem Kontaktelement und einer Source-Elektrode eines Leistungshalbleiterchips bereitzustellen.
  • Die hierin beschriebenen Vorrichtungen können eine oder mehrere Umverteilungsschichten umfassen. Zum Beispiel kann eine Umverteilungsschicht über einer Hauptoberfläche eines Halbleiterchips, der Kontaktstellen umfasst, angeordnet sein. Eine Umverteilungsschicht kann eine oder mehrere Metallschichten umfassen, die die Form von Leiterleitungen oder Leiterebenen aufweisen können und elektrisch mit den Kontaktstellen eines Halbleiterchips der Vorrichtung gekoppelt sein können. Die Metallschichten können als Verdrahtungsschichten verwendet werden, um elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in der Vorrichtung umfasst sind, bereitzustellen. Die Metallschichten können die Kontaktstellen der Halbleiterchips elektrisch mit externen Kontaktstellen koppeln. Die Metallschichten können in einer beliebigen gewünschten geometrischen Form und mit einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Zum Beispiel können die Metallschichten zumindest eines aus Aluminium, Nickel, Palladium, Silber, Zinn, Gold, Kupfer, entsprechenden Metalllegierung etc. und Kombinationen daraus umfassen. Die Metallschichten können eine oder mehrere einzelne Metallschichten, die aus diesen Materialien gemacht sind, umfassen. Alternativ oder zusätzlich dazu können die Metallschichten eine oder mehrere Mehrfachschichten, die aus diesen Materialien, zum Beispiel Kupfer/Nickel/Gold, gemacht sind, umfassen. Die Metallschichten können über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein. Zum Beispiel kann eine Verbindung zwischen Metallschichten, die auf unterschiedlichen Ebenen angeordnet sind, durch eine oder mehrere Durchgangsverbindungen (oder Durchkontaktierungen), die aus ähnlichem Material gemacht sein können, hergestellt werden.
  • Die hierin beschriebenen Vorrichtungen können ein Kapselungsmaterial umfassen, das zumindest teilweise eine oder mehrere Komponenten einer Vorrichtung bedecken kann. Das Kapselungsmaterial kann elektrisch isolierend sein und ein Kapselungsgehäuse ausbilden. Das Kapselungsmaterial kann zumindest eines aus einem Epoxid, einem glasfasergefüllten Epoxid, einem glasfasergefüllten Polymer, einem Imid, einem gefüllten oder nicht gefüllten thermoplastischen Polymermaterial, einem gefüllten oder nicht gefüllten duroplastischen Polymermaterial, einer gefüllten oder nicht gefüllten Polymermischung, einem wärmehärtenden Material, einer Vergussmasse, einem Glob-Top-Material, einem Laminatmaterial etc. umfassen. Verschiedenen Verfahren können verwendet werden, um Komponenten der Vorrichtung mit dem Kapselungsmaterial einzukapseln, zum Beispiel zumindest eines aus Formpressen, Spritzgießen, Pulverpressen, Flüssiggießen, Laminieren etc.
  • Die hierin beschriebenen Vorrichtungen können eine oder mehrere Treiberschaltungen (oder Treiber) umfassen, die in einem Halbleitermaterial implementiert sein können. Eine Treiberschaltung kann eine oder mehrere elektrische Schaltungen oder elektrische Komponenten umfassen, die konfiguriert sein können, um eine oder mehrere Komponenten oder Schaltungen zu treiben (oder zu steuern), zum Beispiel einen Hochleistungstransistor, der ebenfalls in der Vorrichtung umfasst sein kann. Die getriebenen Komponenten können spannungsgetrieben oder stromgetrieben sein. Zum Beispiel können Leistungs-MOSFETs, IGBTs etc. spannungsgetriebene Schalter sein, da ihr isoliertes Gate sich insbesondere wie ein Kondensator verhalten kann. Umgekehrt können Schalter wie etwa Triacs (Triode für Wechselstrom), Thyristoren, bipolare Transistoren, eine PN-Diode etc. stromgetrieben sein. In einem Beispiel kann das Treiben einer Komponente, die eine Gate-Elektrode umfasst, das Anlegen verschiedener Spannungen auf die Gate-Elektrode umfassen, z. B. in Form von Einschalt- und Ausschalt-Schaltwellenformen. In einem weiteren Beispiel kann eine Treiberschaltung verwendet werden, um eine direkt getriebene Schaltung zu treiben.
  • Die hierin beschriebenen Vorrichtungen können eine oder mehrere Steuerschaltungen (oder Steuereinheiten) umfassen, die in einem Halbleitermaterial implementiert sein können. Eine Steuerschaltung kann eine oder mehrere elektrische Schaltungen oder elektrische Komponenten umfassen, die konfiguriert sein können, um eine oder mehrere Komponenten oder eine oder mehrere Schaltungen zu steuern, die ebenfalls in der Vorrichtung umfasst sein können. Eine Steuerschaltung kann konfiguriert sein, um einen oder mehrere Treiber zu steuern, die Komponenten der Vorrichtung treiben. In einem Beispiel kann eine Steuerschaltung Treiber verschiedener direkt getriebener Schaltungen simultan steuern. Zum Beispiel kann eine Halbbrückenschaltung, die zwei direkt getriebene Schaltungen umfasst, durch eine Steuereinheit gesteuert werden. Eine Steuereinheit kann z. B. eine Mikro-Steuereinheit umfassen.
  • 1 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 100 gemäß der Offenbarung. Im Beispiel aus 1 ist die Vorrichtung 100 auf allgemeine Weise veranschaulicht und kann ferner Komponenten umfassen, die der Einfachheit halber nicht veranschaulicht sind. Zum Beispiel kann die Vorrichtung 100 ferner eine oder mehrere Komponenten von anderen Vorrichtungen gemäß der Offenbarung umfassen. Detailliertere Vorrichtungen, die der Vorrichtung 100 ähneln, sind unten beschrieben.
  • Die Vorrichtung 100 kann einen ersten Halbleiterchip 11 umfassen, der über einem ersten Träger 12 angeordnet sein kann. Der erste Halbleiterchip 11 kann einen ersten elektrischen Kontakt 13 umfassen. Im Beispiel der 1 kann der erste elektrische Kontakt 13 über einer Oberfläche des ersten Halbleiterchips 11 angeordnet sein, die dem ersten Träger 12 abgewandt sein kann. In weiteren Beispielen kann der erste elektrische Kontakt 13 auch an unterschiedlichen Positionen angeordnet sein, zum Beispiel über einer Oberfläche des ersten Halbleiterchips 11, die dem ersten Träger 12 zugewandt ist. Die Vorrichtung 100 kann ferner einen zweiten Halbleiterchip 14 umfassen, der über einem zweiten Träger 15 angeordnet sein kann. Der zweite Halbleiterchip 14 kann einen zweiten elektrischen Kontakt 16 umfassen, der über einer Oberfläche des zweiten Halbleiterchips 14 angeordnet sein kann, die dem zweiten Träger 15 zugewandt ist. Der zweite Träger 15 kann elektrisch mit dem ersten elektrischen Kontakt 13 und mit dem zweiten elektrischen Kontakt 16 gekoppelt sein. Die elektrische Kopplung zwischen dem zweiten Träger 15 und den elektrischen Kontakten 13 und 16 kann auf unterschiedliche Weisen hergestellt werden und beschränkt sich nicht auf ein spezifisches Beispiel. In 1 ist die elektrische Kopplung zwischen dem zweiten Träger 15 und dem ersten elektrischen Kontakt 13 daher qualitativ durch eine gestrichelte Linie angezeigt, aber der Einfachheit halber ist keine spezifische Umsetzung veranschaulicht. Beispiele für geeignete elektrische Kopplungen zwischen den Komponenten sind unten bereitgestellt.
  • 2 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 200 gemäß der Offenbarung. Die Vorrichtung 200 kann einen ersten Halbleiterchip 11 umfassen, der über einem ersten Träger 12 angeordnet sein kann. Die Vorrichtung 200 kann ferner ein Kapselungsmaterial 18 umfassen, das den ersten Halbleiterchip 11 zumindest teilweise einkapseln kann. Zusätzlich kann die Vorrichtung 200 ein Laminat 19 umfassen, das über dem Kapselungsmaterial 18 angeordnet sein kann. Ein zweiter Träger 15 kann zumindest teilweise in das Laminat 19 eingebettet sein. Die Vorrichtung 200 kann auch einen zweiten Halbleiterchip 14 umfassen, der über dem zweiten Träger 15 und über dem Laminat 19 angeordnet sein kann. Detailliertere Vorrichtungen, die der Vorrichtung 200 ähneln, sind unten beschrieben.
  • 3A bis 3G veranschaulichen schematisch ein Verfahren zum Herstellen einer Vorrichtung 300, von der ein Querschnitt in 3G gezeigt ist. Die Vorrichtung 300 kann als eine Umsetzung der Vorrichtungen 100 und 200 gesehen werden, sodass Details der Vorrichtung 300, die unten beschrieben sind, gleichermaßen für die Vorrichtungen 100 und 200 gelten können. Die 3A bis 3G veranschaulichen die Herstellung einer Vorrichtung 300. Es kann jedoch eine größere Anzahl an ähnlichen Vorrichtungen gleichzeitig hergestellt werden. Jede Handlung wie in den 3A bis 3G gezeigt kann für eine große Anzahl an ähnlichen Anordnungen, die in den Figuren gezeigt sind, durchgeführt werden. Die mehreren zu verarbeitenden Anordnungen können z. B. nebeneinander platziert werden, zum Beispiel links und rechts neben den Anordnungen, die in den 3A bis 3G gezeigt sind.
  • In 3A kann ein erster Träger 12 bereitgestellt sein. Zum Beispiel kann der erste Träger 12 einem Leiterrahmen entsprechen, der einen oder mehrere Diepads und/oder eine oder mehrere Zuleitungen, die mit dem einen oder den mehreren Diepads verbunden sein können oder nicht, umfassen kann. Der erste Träger 12 kann aus zumindest einem aus Aluminium und einer Aluminiumlegierung gemacht sein oder diese umfassen. Ferner kann der erste Träger 12 eine Dicke t1 von etwa 1 Millimeter bis etwa 5 Millimeter aufweisen, spezieller von etwa 1 Millimeter bis etwa 2 Millimeter. Eine obere Oberfläche 20 des ersten Trägers 12 kann ein Oberfläche aufweisen, die groß genug ist, damit ein Verbindungshalbleiterchip, zum Beispiel ein GaN-Halbleiterchip, über der oberen Oberfläche 20 angeordnet sein kann. Ein GaN-Halbleiterchip kann eine Oberfläche von etwa 1 mm2 bis etwa 4 mm2 aufweisen, spezieller von etwa 2 mm2 bis etwa 3 mm2. Wenn mehrere Vorrichtungen hergestellt werden sollen, kann eine entsprechende Anzahl an mehreren ähnlichen Trägern (nicht dargestellt) nebeneinander angeordnet sein. Die weiteren Träger können dann Teil der zusätzlichen Vorrichtungen werden, die hergestellt werden sollen.
  • In 3B kann ein erster Halbleiterchip 11 über der oberen Oberfläche 20 des ersten Trägers 12 angeordnet sein. Der erste Halbleiterchip 11 kann am ersten Träger 12 durch Verwendung von einem beliebigen geeigneten Verfahren und Material, zum Beispiel durch ein Diffusionslötmetall, einen Leim, einen Klebstoff etc., angebracht sein. Der erste Halbleiterchip 11 und der erste Träger 12 können elektrisch gekoppelt sein oder elektrisch voneinander isoliert sein, abhängig von der gewünschten Funktionalität der Vorrichtung 300, die hergestellt werden soll. Im Beispiel aus 3B kann der erste Halbleiterchip 11 einem lateralen Verbindungshalbleiterchip, zum Beispiel einem GaN-HEMT, entsprechen. Der erste Halbleiterchip 11 kann elektrische Kontakte umfassen, die über einer Oberfläche des ersten Halbleiterchips 11 angeordnet sein können, die dem ersten Träger 12 abgewandt sein kann. Im Beispiel aus 3B können die elektrischen Kontakte eine Source-Elektrode 21, eine Gate-Elektrode 22 und eine Drain-Elektrode 23 umfassen.
  • In 3C können der erste Träger 12 und der erste Halbleiterchip 11 zumindest teilweise durch ein Kapselungsmaterial 18 eingekapselt sein. Zum Beispiel können der erste Träger 12 und der erste Halbleiterchip 11 in einem Gusswerkzeug platziert sein, wobei die untere Oberfläche des ersten Trägers 12 und die obere Oberfläche des ersten Halbleiterchips 11, die die elektrischen Kontakte umfasst, zumindest teilweise durch das Gusswerkzeug bedeckt sein können. Das Kapselungsmaterial 18 kann dann in das Gusswerkzeug gespritzt werden, wobei ein Kapselungsgehäuse 18 wie in 3C veranschaulicht ausgebildet wird. Hier können die untere Oberfläche des ersten Trägers 12 und die obere Oberfläche des ersten Halbleiterchips 11 vom Kapselungsmaterial 18 freiliegend bleiben. Die untere Oberfläche des ersten Trägers 12 und die untere Oberfläche der Kapselungsmaterials 18 können in einer gemeinsamen Ebene angeordnet sein. Gleichermaßen können die obere Oberfläche des ersten Halbleiterchips 11 und die obere Oberfläche des Kapselungsmaterials 18 ebenfalls in einer gemeinsamen Ebene angeordnet sein.
  • In 3D kann ein Laminat 19 bereitgestellt sein. Das Laminat 19 kann einen zweiten Träger 15 umfassen, der zumindest teilweise in das Laminat 19 eingebettet sein kann. Der zweite Träger 15 kann einem Leiterrahmen entsprechen, der ein oder mehrere Diepads und/oder eine oder mehrere Zuleitungen, die mit dem einen oder den mehreren Diepads verbunden sein können oder nicht, umfassen kann. Zumindest ein Teil des zweiten Trägers 15 kann elektrisch leitfähig sein. In einem Beispiel kann der zweite Träger 15 aus Kupfer und/oder einer Kupferlegierung gemacht sein oder diese umfassen und ferner Spuren von Eisen und/oder Schwefel umfassen. Der zweite Träger 15 kann eine Dicke t2 von etwa 0,1 Millimeter bis etwa 0,5 Millimeter aufweisen, spezieller von etwa 0,2 Millimeter bis etwa 0,3 Millimeter. Abhängig von der Funktionalität der Vorrichtung 300, die hergestellt werden soll, und der Anzahl an Halbleiterchips, die in der Vorrichtung 300 umfasst sind, kann das Laminat 19 ferner Träger umfassen, die der Einfachheit halber nicht veranschaulicht sind.
  • Ein zweiter Halbleiterchip 14 kann über dem zweiten Träger 15 angeordnet sein. Der zweite Halbleiterchip 14 kann am zweiten Träger 15 durch ein beliebiges geeignetes Verfahren und Material, zum Beispiel durch ein Diffusionslötmetall, einen Kleber, ein Haftmittel etc. angebracht sein. Zum Beispiel kann der zweite Halbleiterchip 14 einem vertikalen Leistungshalbleiterchip entsprechen, der elektrische Kontakte umfassen kann, die über seinen Hauptoberflächen angeordnet sind. Zum Beispiel kann der zweite Halbleiterchip 14 ein Niederspannungs-NMOS-Chip sein. Im Beispiel aus 3D können die elektrischen Kontakte eine Drain-Elektrode 24 umfassen, die über einer Hauptoberfläche des zweiten Halbleiterchips 14 angeordnet sein kann, die dem zweiten Träger 15 zugewandt ist. So kann eine elektrische Kopplung zwischen der Drain-Elektrode 24 und dem zweiten Träger 15 hergestellt werden. Zusätzlich können die elektrischen Kontakte eine Gate-Elektrode 25 und eine Source-Elektrode 26 umfassen, die über einer Hauptoberfläche des zweiten Halbleiterchips 14 angeordnet sein können, die dem zweiten Träger 15 abgewandt ist.
  • In 3E kann das Laminat 19, das den zweiten Träger 15 umfasst, über dem Kapselungsmaterial 18 angeordnet sein. Insbesondere kann das Laminat 19 so angeordnet sein, dass der zweite Halbleiterchip 14 zumindest teilweise lateral außerhalb eines Umriss des ersten Halbleiterchips 11 positioniert sein kann. Zusätzlich können aufgrund der Positionierung des Laminats 19 die Hauptoberflächen des ersten Halbleiterchips 11 und die Hauptoberflächen des zweiten Halbleiterchips 14 auf unterschiedlichen Ebenen angeordnet sein. Das Laminat 19 kann eine mechanische Verbindung zwischen dem Kapselungsmaterial 18 und dem zweiten Träger 15 und/oder zwischen dem Kapselungsmaterial 18 und dem Laminat 19 bereitstellen. In einem Beispiel kann die mechanische Verbindung durch das Platzieren des Laminats 19 auf dem Kapselungsmaterial 18 und dem Aussetzen der Anordnung einer erhöhten Temperatur, sodass das Laminat 19 und das Kapselungsmaterial 18 zumindest teilweise agglomeriert werden, bereitgestellt sein. Zu diesem Zweck kann die Anordnung z. B. in einem Ofen platziert sein, der konfiguriert sein kann, eine Temperatur bereitzustellen, die für eine Agglomeration der mechanisch zu verbindenden Materialien nötig ist. In weiteren Beispielen kann die mechanische Verbindung durch das Anwenden von zumindest einem aus Laminieren, Kleben etc. bereitgestellt sein.
  • In 3F können eine oder mehrere Umverteilungsschichten über dem ersten Halbleiterchip 11 und über dem zweiten Halbleiterchip 14 ausgebildet sein. Die Umverteilungsschichten können eine oder mehrere elektrisch leitfähige Schichten sowie eine oder mehrere elektrisch isolierende Schichten, die zwischen den elektrisch leitfähigen Schichten angeordnet sind, umfassen. Gestapelte elektrisch leitfähige Schichten können durch elektrisch leitfähige Durchgangsverbindungen (oder Durchkontaktierungen) elektrisch miteinander gekoppelt sein. Insbesondere können die einzelnen Schichten der Umverteilungsschichten basierend auf einer Planartechnik ausgebildet sein, wobei die Schichten in Form von planaren Schichten abgeschieden sein können.
  • Die elektrisch leitfähigen Schichten, die in den Umverteilungsschichten umfasst sind, können durch den Einsatz von Sputtern, stromloser Abscheidung, Verdampfung oder einem beliebigen anderen geeigneten Verfahren abgeschieden werden. Die elektrisch leitfähigen Schichten können zumindest eines aus Aluminium, Nickel, Palladium, Titan, Titan-Wolfram, Silber, Zinn, Gold, Molybdän, Vanadium oder Kupfer und Metalllegierungen umfassen oder daraus gemacht sein. Zum Beispiel können die elektrisch leitfähigen Schichten durch das Anwenden von Ätztechniken strukturiert sein. Dabei können ätzresistente Schichten geeignet strukturiert werden, wobei Teile der elektrisch leitfähigen Schichten, die nicht durch die jeweilige ätzresistente Schicht bedeckt sind, durch einen Ätzschritt entfernt werden können, sodass eine strukturierte elektrisch leitfähige Schicht bereitgestellt werden kann.
  • Die elektrisch isolierenden Schichten, die in den Umverteilungsschichten umfasst sind, können von einer Gasphase oder von einer Lösung abgeschieden werden oder sie können über jeweilige Oberflächen laminiert werden. Zusätzlich oder alternativ dazu kann eine Dünnschichttechnik oder ein Standardverfahrensablauf der PCB-Industrie für eine Anwendung der elektrisch isolierenden Schichten verwendet werden. Die elektrisch isolierenden Schichten können aus einem Polymer, z. B. Polynorbornen, Parylen, Photoresistmaterial, Imid, Epoxid, Duroplast, Silikon, Siliziumnitrid, Siliziumoxid oder einem anorganischen, keramikähnlichen Material wie etwa Silikon-Kohlenstoff-Verbindungen, hergestellt sein. Die Dicke einer elektrisch isolierenden Schicht kann bis zu 10 μm (Mikrometer) oder sogar mehr betragen. Die elektrisch isolierenden Schichten können strukturiert sein und an Stellen geöffnet sein, an denen elektrische Durchkontaktierungen bereitgestellt werden sollen. Beispielhalber können die Strukturierung der elektrisch isolierenden Schichten und die Öffnungen in den elektrisch isolierenden Schichten durch den Einsatz von zumindest einem von fotolithografischen Verfahren, Ätzverfahren, Laserbohren etc. bereitgestellt sein.
  • Eine erste Umverteilungsschicht kann eine oder mehrere elektrisch leitfähige Verbindungen umfassen, von denen jede eine oder mehrere elektrisch leitfähige Schichten und eine oder mehrere elektrisch leitfähige Durchgangsverbindungen umfassen kann. Die elektrisch leitfähigen Verbindungen der ersten Umverteilungsschicht können insbesondere mit den elektrischen Kontakten des ersten Halbleiterchips 11 gekoppelt sein. Im Beispiel aus 3F sind die elektrisch leitfähigen Verbindungen auf vereinfachte Weise veranschaulicht. Das heißt, nicht alle der leitfähigen Schichten und Durchgangsverbindungen, die in einer entsprechenden elektrisch leitfähigen Verbindung umfasst sein können, können explizit gezeigt sein.
  • Eine elektrisch leitfähige Verbindung 27 kann sich durch das Laminat 19 und elektrisch isolierende Schichten 28 der Umverteilungsschicht von der Drain-Elektrode 23 zu einer oberen Oberfläche 29 der dargestellten Anordnung erstrecken. Es kann daher möglich sein, die Drain-Elektrode 23 über die elektrisch leitfähige Verbindung 27 elektrisch zu kontaktieren. Eine weitere elektrisch leitfähige Verbindung 30 kann sich durch das Laminat 19 und die elektrisch isolierenden Schichten 28 der Umverteilungsschicht von der Gate-Elektrode 22 zur oberen Oberfläche 29 der veranschaulichten Anordnung erstrecken. Die Gate-Elektrode 22 kann daher über die elektrisch leitfähige Verbindung 30 elektrisch kontaktiert werden. Eine weitere elektrisch leitfähige Verbindung 31 kann eine elektrische Kopplung zwischen der Source-Elektrode 21 des ersten Halbleiterchips 11 und dem zweiten Träger 15 bereitstellen. Zusätzlich kann die elektrisch leitfähige Verbindung 31 eine elektrische Kopplung zwischen der Source-Elektrode 21 und dem ersten Träger 12 bereitstellen, sodass der erste Träger 12 auf ein elektrisches Potenzial eingestellt werden kann. Im Beispiel aus 3F kann die elektrisch leitfähige Verbindung 31 eine Durchgangsverbindung 31A umfassen, die elektrisch mit dem ersten Träger 12 und dem zweiten Träger 15 gekoppelt sein kann.
  • Eine zweite Umverteilungsschicht kann eine oder mehrere elektrisch leitfähige Verbindungen umfassen, von denen jede eine oder mehrere elektrisch leitfähige Schichten und eine oder mehreren elektrisch leitfähige Durchgangsverbindungen umfassen kann. Die elektrisch leitfähigen Verbindungen der zweiten Umverteilungsschicht können insbesondere mit den elektrischen Kontakten des zweiten Halbleiterchips 14 gekoppelt sein. Im Beispiel aus 3F sind die elektrisch leitfähigen Verbindungen auf vereinfachte Weise veranschaulicht, d. h. nicht alle der leitfähigen Schichten und Durchgangsverbindungen, die in einer jeweiligen elektrisch leitfähigen Verbindung umfasst sein können, können explizit gezeigt sein.
  • Eine elektrisch leitfähige Verbindung 32 kann sich durch die elektrisch isolierenden Schichten 28 der Umverteilungsschicht von der Gate-Elektrode 25 des zweiten Halbleiterchips 14 zur oberen Oberfläche 29 der Anordnung erstrecken. Daher kann die Gate-Elektrode 25 durch die elektrisch leitfähige Verbindung 32 elektrisch kontaktiert werden. Eine weitere elektrisch leitfähige Verbindung 33 kann sich durch die elektrisch isolierenden Schichten 28 der Umverteilungsschicht von der Source-Elektrode 26 zur oberen Oberfläche 29 der Umverteilungsschicht erstrecken. Die Source-Elektrode 26 kann daher über die elektrisch leitfähige Verbindung 33 elektrisch kontaktiert werden. Die oben beschriebene elektrisch leitfähige Verbindung 31 kann als ein weiterer Teil der zweiten Umverteilungsschicht angesehen werden. Die elektrisch leitfähige Verbindung 31 kann eine elektrische Kopplung mit dem zweiten Träger 15 bereitstellen, der elektrisch mit der Drain-Elektrode 24 des zweiten Halbleiterchips 14 gekoppelt sein kann. Es ist daher möglich, die Drain-Elektrode 24 über die elektrisch leitfähige Verbindung 31 elektrisch zu kontaktieren. Die Source-Elektrode 21 des ersten Halbleiterchips 11 kann über den zweiten Träger 15 und die elektrisch leitfähige Verbindung 31 elektrisch an die Drain-Elektrode 24 des zweiten Halbleiterchips 14 gekoppelt sein.
  • In einem Beispiel können die Oberflächen der elektrisch leitfähigen Verbindungen, die auf der oberen Oberfläche 29 der Anordnung freiliegen, als Kontaktstellen dienen, wenn die Anordnung später über einer externen Komponente angeordnet sein kann, zum Beispiel über einem PCB. In einem weiteren Beispiel können zusätzliche Kontaktelemente über den freiliegenden Oberflächen der elektrisch leitfähigen Verbindungen angeordnet sein, zum Beispiel Lötmetallkugeln, Lötmetalldepots etc.
  • In 3G kann eine dielektrische Schicht 34 über einer unteren Oberfläche 35 der Anordnung angeordnet sein. Die dielektrische Schicht 34 kann konfiguriert sein, um den ersten Träger 12 elektrisch von anderen Komponenten zu isolieren. Die dielektrische Schicht 34 kann ein Material umfassen oder daraus gemacht sein, welches dem Kapselungsmaterial 18 ähnelt. Die Materialien der dielektrischen Schicht 34 und des Kapselungsmaterials 18 können identisch sein oder nicht. Ein beliebiges geeignetes Verfahren kann zum Abscheiden der dielektrischen Schicht 34 über die untere Oberfläche 35 verwendet werden, zum Beispiel zumindest eines aus Laminieren, Abrakeln, Drucken, Dispensieren, Rotationsbeschichten, Auftragen von Klebefolien etc.
  • Das in Verbindung mit den 3A bis 3G beschriebene Verfahren kann ferner Handlungen umfassen, die der Einfachheit halber nicht explizit veranschaulicht sind. Zum Beispiel können die Handlungen aus den 3A bis 3G für mehrere ähnliche Anordnungen durchgeführt worden sein, die nebeneinander angeordnet sind. Nach dem Ausführen der beschriebenen Handlungen in den mehreren Anordnungen können die Anordnungen durch Trennen der einzelnen hergestellten Vorrichtungen an Stellen, die in 3G durch gestrichelte Linien angezeigt sind, vereinzelt werden. Ein beliebiges geeignetes Verfahren kann verwendet werden, um die hergestellten Vorrichtungen zu trennen, zum Beispiel zumindest eines aus Sägen, Laser-Dicing, Nassätzen, Plasmaätzen etc. Die vereinzelte Vorrichtung 300 kann eine Länge 1 von etwa 5 Millimeter bis etwa 13 Millimeter aufweisen, spezieller von etwa 8 Millimeter bis etwa 10 Millimeter. Während des Betriebs der Vorrichtung 300 können Leckströme an den seitlichen Oberflächen auftreten, an denen die Vorrichtung 300 getrennt worden sein kann. Aufgrund der Dicke t1 des ersten Trägers 12 kann ein Leckstrompfad für solche Leckströme erhöht werden.
  • Die Umverteilungsschichten, die über den Halbleiterchips 11 und 14 angeordnet sind, können eine Fan-Out Struktur bereitstellen, in der die elektrischen Kontakte über der oberen Oberfläche 29 der Vorrichtung 300 zumindest teilweise außerhalb eines Umriss des jeweiligen Halbleiterchips 11, 14 liegen können. Zum Beispiel kann sich eine elektrisch leitfähige Schicht einer Umverteilungsschicht über einen Rand eines Halbleiterchips hinaus um mehr als 1 Millimeter oder mehr als 2 Millimeter oder mehr als 3 Millimeter erstrecken. Zum Beispiel kann die Form der vereinzelten Vorrichtung 300 in einer Draufsicht quadratisch oder rechteckig sein. Die getrennte Vorrichtung 300 kann weiter durch Handlungen bearbeitet werden, die der Einfachheit halber nicht veranschaulicht sind. Die getrennte Vorrichtung 300 kann elektrisch mit anderen elektronischen Komponenten gekoppelt sein, zum Beispiel kann sie an einem PCB angebracht sein.
  • Die Vorrichtung 300 aus 3G kann konfiguriert sein, um als eine direkt getriebene Schaltung zu arbeiten. Ein beispielhaftes schematisches Diagramm einer direkt getriebenen Schaltung 600 ist in 6 bereitgestellt. Zum Beispiel kann eine solche direkt getriebene Schaltung einen Verbindungshalbleiterchip umfassen, z. B. einen GaN-HEMT, und einen Niederspannungs-Leistungs-MOS, z. B. einen NMOS. Wenn die Vorrichtung 300 aus 3G als eine direkt getriebene Schaltung verwendet wird, kann der erste Halbleiterchip 11 den Verbindungshalbleiterchip umfassen, während der zweite Halbleiterchip 14 den Niederspannungs-Leistungs-MOS umfassen kann. In weiteren Beispielen können Vorrichtungen, die der Vorrichtung 300 aus 3G ähneln, konfiguriert werden, um als Vollbrückenschaltungen, Halbbrückenschaltungen, Kaskodenschaltungen etc. zu arbeiten.
  • 4 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 400 gemäß der Offenbarung. Die Vorrichtung 400 kann der Vorrichtung 300 aus 3G ähneln. Anmerkungen, die in Verbindung mit den 3A bis 3G gemacht wurden, können daher auch für 4 gelten. Im Gegensatz zur Vorrichtung 300 aus 3 kann die Vorrichtung 400 nicht notwendigerweise eine elektrische Verbindung zwischen dem ersten Träger 12 und den elektrisch leitfähigen Schichten der Umverteilungsschichten umfassen. In 4 fehlt die Durchgangsverbindung 31A der Vorrichtung 300, die den ersten Träger 12 elektrisch mit der elektrisch leitfähigen Schicht 31 koppelt. Daher kann der erste Träger 12 der Vorrichtung 400 nicht notwendigerweise eine elektrische Funktion haben. Der erste Träger 12 kann jedoch eine Wärmeableitung in eine Richtung weg von ersten Halbleiterchip 11 unterstützen und kann daher eine thermische Funktion haben. Da sich die Dicke t1 des ersten Trägers 12 und die Dicke t2 des zweiten Trägers 15 unterscheiden können, kann sich ein Wärmetransport über die Träger 12, 15 in eine vertikale Richtung weg von den Halbleiterchips 11, 14 ebenso unterscheiden. Insbesondere kann ein erster Wärmetransport über den ersten Träger 12 in eine vertikale Richtung größer sein als ein zweiter Wärmetransport über den zweiten Träger 15 in eine vertikale Richtung. Zum Beispiel kann ein Verhältnis zwischen dem ersten Wärmetransport und dem zweiten Wärmetransport größer als zwei, spezieller größer als fünf, und noch spezieller größer als 10 sein.
  • 5 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 500 gemäß der Offenbarung. Die Vorrichtung 500 kann einer der oben erörterten Vorrichtungen 300 und 400 ähneln. Anmerkungen, die in Verbindung mit vorhergehenden Figuren gemacht wurden, können daher auch für 5 gelten. Im Gegensatz zur Vorrichtung 300 aus 3 kann der erste Halbleiterchip 11 nicht notwendigerweise einem lateralen Halbleiterchip entsprechen, sondern einem vertikalen Halbleiterchip, der elektrische Kontakte auf einer unteren Oberfläche, die dem ersten Träger 12 zugewandt ist, und einer oberen Oberfläche, die dem ersten Träger 12 abgewandt ist, umfassen kann. In 5 kann der elektrische Kontakt auf der unteren Oberfläche des ersten Halbleiterchips 11 über den ersten Träger 12 kontaktiert werden. Die ersten Halbleiterchips 11 aus den 3G und 5 können eine ähnliche elektronische und/oder thermische Funktion haben. Auf ähnliche Weise kann der laterale erste Halbleiterchip 11, der in der Vorrichtung 400 aus 4 enthalten ist, durch einen vertikalen ersten Halbleiterchip ersetzt werden.
  • 6 veranschaulicht ein schematisches Diagramm einer direkt getriebenen Schaltung 600. Zum Beispiel kann die direkt getriebene Schaltung 600 in Form von einer der Vorrichtungen aus den 3G, 4 und 5 implementiert werden. Die direkt getriebene Schaltung 600 kann eine selbstleitende Halbleiterkomponente mit einem Strompfad, der in Reihe mit einem Strompfad einer selbstsperrenden Halbleiterkomponente gekoppelt ist, umfassen. Für Halbleiterkomponenten, die als Schalter verwendet werden, kann es möglich sein, zwei unterschiedliche Zustände festzulegen: Leitung (Durchlasszustand) und Isolation (Sperrzustand). Eine selbstleitende Komponente kann leitend sein, wenn eine Spannung von null Volt auf einen Steueranschluss der Komponente angelegt wird, zum Beispiel seine Gate-Elektrode. Folglich kann eine selbstsperrende Komponente nur leitend sein, wenn eine endliche Spannung auf einen Steueranschluss der Komponente angelegt wird. Zum Beispiel können Hochleistungsvorrichtungen, die auf Verbindungshalbleitern ausgebildet sind, selbstleitenden Vorrichtungen entsprechen.
  • Im Beispiel aus 6 kann die direkt getriebene Schaltung 600 einen selbstleitenden JFET 36, einen selbstsperrenden MOSFET 37, einen ersten Treiber 38 und einen zweiten Treiber 40 umfassen. Die Drains, Sources und Gates des JFET 36 und des MOSFET 37 sind mit D, S beziehungsweise G benannt. Der erste Treiber 38 kann einen Eingang 39 haben und mit einem Gate des JFET 36 gekoppelt sein. Zum Beispiel kann der erste Treiber 38 konfiguriert sein, um eine Spannung auf das Gate des JFET 36 anzulegen, die im Bereich von etwa 0 V bis etwa 5 V liegt. Der zweite Treiber 40 kann einen Eingang 41 haben und mit einem Gate des MOSFET 37 gekoppelt sein. Zum Beispiel kann der zweite Treiber 40 konfiguriert sein, um eine Spannung auf das Gate des MOSFET 37 anzulegen, die im Bereich von etwa 0 V bis etwa 5 V liegt. Eine Source des MOSFET 37 kann bei einem Potenzial von etwa 0 V (d. h. bei Masse) liegen, während ein Drain des JFET 36 bei einem Potenzial von etwa 600 V liegen kann. Eine Induktivität LSD zwischen der Source des JFET 36 und dem Drain des MOSFET 37 kann z. B. kleiner als 1 nH sein. Ein Gehäuse 42, das zumindest einen Teil der direkt getriebenen Schaltung 600 einkapseln kann, ist durch ein gestricheltes Rechteck angezeigt.
  • Der JFET 36 kann einen Strompfad haben, der in Reihe mit einem Strompfad des MOSFET 37 gekoppelt ist. Insbesondere kann der JFET 36 einen GaN-HEMT umfassen, und der MOSFET 37 kann einen NMOS umfassen. Zurückverweisend auf die Vorrichtung 300 aus 3G kann der JFET 36 dem ersten Halbleiterchip 11 entsprechen, während der MOSFET 37 dem zweiten Halbleiterchip 14 entsprechen kann. Das Gate des MOSFET 37 kann mit dem zweiten Treiber 40 gekoppelt sein, um eine selbstsperrende Reihenanordnung des JFET 36 und des MOSFET 37 während eines transienten Betriebszustands bereitzustellen. Zum Beispiel kann beim Hochfahren ohne vorhandene Vorspannungen der zweite Treiber 40 konzipiert sein, dem Gate des MOSFET 37 null Volt zu bieten. Demgemäß kann der MOSFET 37 angeordnet sein, um zwischen seiner Source und seinem Drain während eines solchen Hochfahrzustands oder anderer transienter Betriebszustände eine offene Schaltung darzustellen. Wenn Vorspannungen durch die Schaltung hergestellt wurden und die Schaltlogik sich in einem normalen Betriebszustand befindet, kann der zweite Treiber 40 konfiguriert sein, um Leitung im MOSFET 37 als Antwort auf ein Signal am Eingang 41 des zweiten Treibers 40 zu ermöglichen. Der Einschluss eines MOSFET 37, der eine Niederspannungsvorrichtung sein kann, dessen Strompfad in Reihe mit dem Strompfad des JFET 36 gekoppelt ist, kann relativ kleinen Reihenwiderstand zur Schaltung aufgrund der niedrigen Nennspannung eines MOSFET 37, der verwendet werden kann, hinzufügen. Der Widerstand eines MOSFET 37 kann grob als Kehrwert der 2,5-ten Potenz seiner bemessenen Sperrspannung variieren. Daher kann ein mit Niederspannung bemessener MOSFET 37 im Allgemeinen niedrigen Durchlasswiderstand aufweisen.
  • Der erste Treiber 38 kann ein Signal an das Gate des JFET 36 bereitstellen, um den JFET 36 zu schalten, zum Beispiel mit wenig Verlust bei einer hohen Schaltfrequenz. Demgemäß kann der erste Treiber 38 konfiguriert sein, um auf das Gate des JFET 36 eine Negativspannung anzulegen, um die Leitung darin während eines normalen Betriebszustands der Schaltung zu sperren. Da der MOSFET 37 in einem vollständigen Leitungszustand während der Hochfrequenzschaltung des JFET 36 erhalten werden kann, können Hochfrequenzschaltungseigenschaften mit niedrigem Verlust des JFET 36 erhalten bleiben. Der erste Treiber 38 kann konfiguriert sein, um das Gate des JFET 36 mit einer Treibspannung anzusteuern, die relativ zur Source des MOSFET 37 ist, d. h. relativ zur lokalen Schaltungsmasse (siehe Source des MOSFET 37). Demgemäß kann die Sperrfähigkeit von Hochspannung des JFET 36 durch die direkt getriebene Schaltung 600 bewahrt werden, wenn der MOSFET 37 deaktiviert sein kann zu leiten, zum Beispiel beim Einschalten, wenn die Gate-Spannung des MOSFET 37 Null in Bezug auf seine Source betragen kann.
  • Um den Betrieb der direkt getriebenen Schaltung 600 zusammenzufassen, können während des Einschaltens, der Abschaltung oder eines Fehlerzustands beide Treiberausgänge null Volt in Bezug auf die lokale Masse betragen. Die kleine positive Spannung, die am Drain des MOSFET 37 entstanden ist, kann die Leitfähigkeit des JFET 36 deaktivieren, was es dem JFET 36 ermöglicht, das Hauptschaltelement zu sein, das Leitfähigkeit der direkt getriebenen Schaltung sperrt. Während eines normalen Hochfrequenzschaltbetriebs kann der MOSFET 37 in der Lage sein, durch eine positive Spannung zu leiten, die auf sein Gate angelegt ist. Die Hochfrequenzschaltmaßnahmen der direkt getriebenen Schaltung können durch eine zwischen null und negativ wechselnde Gate-Ansteuerspannung hergestellt werden, die auf das Gate des JFET 36 angelegt ist.
  • Die unabhängige Steuerung des Gates des JFET 36 und des Gates des MOSFET 37 kann Hochfrequenzschaltungseigenschaften mit niedrigem Verlust eines Verarmungs-JFET erhalten, während sicherer Betrieb während eines vorübergehenden Betriebszustands durch den Reihenstrompfad durch einen Silizium-MOSFET des Anreicherungstyps garantiert ist. Eine unabhängige Steuerung des Gates des MOSFET 37 kann verwendet werden, um Leitfähigkeit der direkt getriebenen Schaltung 600 während eines Fehlerzustands zu deaktivieren.
  • 7 veranschaulicht ein schematisches Diagramm einer Halbbrückenschaltung 700. Die Halbbrückenschaltung 700 kann zwischen Knoten N1 und N2 angeordnet sein. Die Halbbrückenschaltung 700 kann Schalter S1 und S2 umfassen, die in Reihe geschaltet sind. Konstante elektrische Potenziale können an die Knoten N1 und N2 angelegt werden. Zum Beispiel kann ein hohes Potenzial wie etwa 10, 12, 18, 50, 110, 230, 500 oder 1000 V oder ein beliebiges anderes Potenzial an den Knoten N1 angelegt werden, und ein niedriges elektrisches Potenzial, zum Beispiel 0 V, kann an den Knoten N2 angelegt werden. Die Schalter S1 und S2 können bei Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, aber die Schaltfrequenzen können auch außerhalb dieses Bereichs liegen. Das bedeutet, dass ein variierendes elektrisches Potenzial an einen Knoten N3, der zwischen den Schaltern S1 und S2 angeordnet ist, während eines Betriebs der Halbbrücke angelegt werden kann. Das Potenzial des Knotens N3 kann im Bereich zwischen dem niedrigen und dem hohen elektrischen Potenzial variieren.
  • Die Halbbrückenschaltung 700 kann z. B. in elektronische Schaltungen zum Umwandeln von DC-Spannungen, sogenannte DC-DC-Wandler, implementiert werden. DC-DC-Wandler können verwendet werden, um eine Eingangs-DC-Spannung, die durch eine Batterie oder eine wieder aufladbare Batterie bereitgestellt ist, in eine Ausgangs-DC-Spannung umzuwandeln, die dem Bedarf elektronischer Schaltungen, die stromab verbunden sind, angepasst ist. DC-DC-Wandler können als Abwärtswandler, in denen die Ausgangsspannung weniger beträgt als die Eingangsspannung, oder als Aufwärtswandler, bei denen die Ausgangsspannung größer ist als die Eingangsspannung, ausgeführt sein. Frequenzen einiger MHz oder höher können auf DC-DC-Wandler angelegt werden. Außerdem können Ströme von bis zu 100 A oder noch mehr durch die DC-DC-Wandler fließen.
  • Da die direkt getriebene Schaltung 600 aus 6 als Schalter arbeiten kann, kann die Halbbrückenschaltung 700 aus 7 basierend auf zwei direkt getriebenen Schaltungen 600 implementiert sein. Folglich kann die Halbbrückenschaltung 700 unter Verwendung von zwei Vorrichtungen implementiert werden, wobei jede Vorrichtung einer der Vorrichtungen, die in Verbindung mit den 3G, 4 und 5 beschrieben sind, entsprechen kann. Eine Vorrichtung gemäß der Offenbarung kann daher konfiguriert sein, um als eine Halbbrückenschaltung oder zumindest ein Teil davon zu arbeiten. Auf ähnliche Weise kann eine Vorrichtung gemäß der Offenbarung konfiguriert sein, als zumindest ein Teil einer beliebigen anderen Brückenschaltung oder einer Kaskodenschaltung zu arbeiten.
  • 8 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 800 gemäß der Offenbarung. Die Vorrichtung 800 kann eine Treiberschaltung 43 und einen ersten Halbleiterchip 44 umfassen, wobei die Treiberschaltung 43 und der erste Halbleiterchip 44 monolithisch in ein erstes Halbleitermaterial 45 integriert sein können. Die Vorrichtung 800 kann ferner einen zweiten Halbleiterchip 46 umfassen, der in ein zweites Halbleitermaterial 47 integriert sein kann. Das zweite Halbleitermaterial 47 kann einen Verbindungshalbleiter umfassen. Eine detailliertere Vorrichtung, die der Vorrichtung 800 ähnelt, ist in Verbindung mit 9 beschrieben.
  • In einem Beispiel kann die Vorrichtung 800 einer direkt getriebenen Schaltung entsprechen oder in dieser umfasst sein. Zurückverweisend auf die beispielhafte direkt getriebene Schaltung 600 aus 6 kann der erste Halbleiterchip 44 der Vorrichtung 800 dem MOSFET 37 der direkt getriebenen Schaltung 600 entsprechen. Zusätzlich kann die Treiberschaltung 43 der Vorrichtung 800 einem oder beiden des ersten Treibers 38 und des zweiten Treibers 40 der direkt getriebenen Schaltung 600 entsprechen. Zum Beispiel können diese Komponenten in ein elementares Halbleitermaterial wie etwa z. B. Silizium integriert sein. Der zweite Halbleiterchip 46 der Vorrichtung 800 kann dem JFET 36 der direkt getriebenen Schaltung 600 entsprechen. Zum Beispiel kann diese Komponente in ein Verbindungshalbleitermaterial wie etwa GaN integriert sein. In weiteren Beispielen kann die Vorrichtung 800 zumindest teilweise zumindest einer aus einer Halbbrückenschaltung, einer Vollbrückenschaltung, einer Kaskodenschaltung etc. entsprechen oder zumindest teilweise darin umfasst sein.
  • 9 veranschaulicht schematisch eine Querschnittansicht einer Vorrichtung 900 gemäß der Offenbarung. Zum Beispiel kann die Vorrichtung 900 einem QFN-Gehäuse (Quad Flat No Leads) entsprechen und konfiguriert sein, um als eine Halbbrückenschaltung zu arbeiten. In einem Beispiel kann die Vorrichtung 900 zumindest teilweise der Halbbrückenschaltung 700 aus 7 entsprechen. Anmerkungen, die in Verbindung mit 7 gemacht sind, können daher auch für die Vorrichtung 900 gelten. Im Beispiel aus 9 sind elektrische Verbindungen zwischen den einzelnen Komponenten der Vorrichtung 900 durch Linien angezeigt. Der Typ von elektrisch leitfähigen Elementen, die die elektrischen Verbindungen bereitstellen, kann von der Funktion der Vorrichtung 900 abhängen. Zum Beispiel kann jede der angezeigten elektrischen Verbindungen zumindest eines aus einem oder mehreren Drähten, einem oder mehreren Bonddrähten, einem oder mehreren Kontaktclips etc. umfassen.
  • Die Vorrichtung 900 kann einen Eingang 48 umfassen, der mit einer Steuerschaltung 49 gekoppelt sein kann, sodass die Steuerschaltung 49 von außerhalb der Vorrichtung 900 zugänglich sein kann. Die Steuerschaltung 49 kann einen ersten Ausgang umfassen, der mit einer ersten direkt getriebenen Schaltung 600A gekoppelt sein kann. Zusätzlich kann die Steuerschaltung 49 einen zweiten Ausgang umfassen, der mit einer zweiten direkt getriebenen Schaltung 600B gekoppelt sein kann. Jede der direkt getriebenen Schaltungen 600A und 600B kann der direkt getriebenen Schaltung 600 aus 6 ähneln. Anmerkungen, die in Verbindung mit 6 gemacht sind, können daher auch für die Vorrichtung aus 9 gelten. In einem Beispiel können die direkt getriebenen Schaltungen 600A und 600B ähnlich oder identisch sein. Die direkt getriebenen Schaltungen 600A und 600B können aneinander angrenzend positioniert sein, d. h. die direkt getriebene Schaltung 600A kann insbesondere lateral außerhalb des Randes der direkt getriebenen Schaltung 600B positioniert sein und umgekehrt.
  • Die direkt getriebene Schaltung 600A kann einen ersten Halbleiterchip 50A und einen zweiten Halbleiterchip 51A umfassen. Zum Beispiel kann der erste Halbleiterchip 50A einen oder mehrere Treiber (nicht explizit gezeigt) und einen MOSFET (nicht explizit gezeigt), der der Vorrichtung 600 aus 6 ähnelt, umfassen. Der erste Halbleiterchip 50A kann monolithisch in ein Halbleitermaterial integriert sein, insbesondere ein elementares Halbleitermaterial wie etwa z. B. Silizium. Während eines Betriebs der Vorrichtung 900 kann zumindest einer der Treiber des ersten Halbleiterchips 50A durch die Steuerschaltung 49 gesteuert sein. Der zweite Halbleiterchip 51A kann einen JFET (nicht explizit gezeigt) umfassen, der der Vorrichtung 600 aus 6 ähnelt. Der zweite Halbleiterchip 51A kann mit dem ersten Halbleiterchip 50A gekoppelt sein, wobei eine direkt getriebene Schaltung ausgebildet wird, die 6 ähnelt. Insbesondere kann der zweite Halbleiterchip 51A in ein Verbindungshalbleitermaterial wie etwa z. B. GaN integriert sein.
  • Die Vorrichtung 900 kann einen Anschluss 52 umfassen, der mit der ersten direkt getriebenen Schaltung 600A gekoppelt sein kann, insbesondere mit dem zweiten Halbleiterchip 51A. Daher kann auf die erste direkt getriebene Schaltung 600A von außerhalb der Vorrichtung 900 über den Anschluss 52 zugegriffen werden. Die erste direkt getriebene Schaltung 600A kann mit der zweiten direkt getriebenen Schaltung 600B gekoppelt sein, wobei eine Halbbrückenschaltung ausgebildet wird. Die Vorrichtung 900 kann einen weiteren Anschluss 53 umfassen, der mit der zweiten direkt getriebenen Schaltung 600B gekoppelt sein kann, insbesondere mit dem ersten Halbleiterchip 50B. Auf die zweite direkt getriebene Schaltung 600B kann daher von außerhalb der Vorrichtung 900 über den Anschluss 53 zugegriffen werden.
  • Auch wenn ein bestimmtes Merkmal oder ein bestimmter Aspekt der Offenbarung in Hinblick auf nur eine von mehreren Umsetzungen offenbart worden sein kann, können solche Merkmale oder Aspekte mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Umsetzungen kombiniert werden, wie es für eine beliebige festgelegte oder bestimmte Anwendung gewünscht oder vorteilhaft sein kann. In dem Maß, in dem die Begriffe „einschließen”, „aufweisen”, „mit” oder andere Varianten davon in entweder der detaillierten Beschreibung oder den Ansprüchen verwendet werden, sind solche Begriffe außerdem dazu gedacht, auf ähnliche Weise wie der Begriff „umfassen” einschließend zu sein. Auch der Begriff „beispielhaft” ist nur als Beispiel und nicht als das Beste oder Optimale gemeint. Es ist auch ersichtlich, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Einfachheit und des besseren Verständnisses veranschaulicht sind, und dass tatsächliche Abmessungen sich im Wesentlichen von den hierin veranschaulichten unterscheiden können.
  • Obwohl spezifische Aspekte hierin veranschaulicht und beschrieben wurden, ist es für Fachleute auf dem Gebiet der Erfindung ersichtlich, dass eine Vielzahl an wechselnden und/oder äquivalenten Umsetzungen die spezifischen gezeigten und beschriebenen Aspekte ersetzen können, ohne vom Umfang der Offenbarung abzuweichen. Diese Anmeldung zielt darauf ab, jegliche Anpassungen oder Variationen der hierin erörterten spezifischen Aspekte abzudecken. Es ist daher angedacht, dass diese Offenbarung nur durch die Ansprüche und deren Äquivalente eingeschränkt wird.

Claims (20)

  1. Vorrichtung, umfassend: einen ersten Halbleiterchip, der über einem ersten Träger angeordnet ist und einen ersten elektrischen Kontakt umfasst; und einen zweiten Halbleiterchip, der über einem zweiten Träger angeordnet ist und einen zweiten elektrischen Kontakt umfasst, der über einer Oberfläche des zweiten Halbleiterchips angeordnet ist, wobei der zweite elektrische Kontakt dem zweiten Träger zugewandt ist, wobei der zweite Träger elektrisch mit dem ersten elektrischen Kontakt und dem zweiten elektrischen Kontakt gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, ferner umfassend: ein Kapselungsmaterial, das den ersten Halbleiterchip zumindest teilweise einkapselt, wobei der zweite Träger über dem Kapselungsmaterial angeordnet ist.
  3. Vorrichtung nach Anspruch 2, ferner umfassend: ein Laminat, das über dem Kapselungsmaterial angeordnet ist, wobei der zweite Träger zumindest teilweise in das Laminat eingebettet ist.
  4. Vorrichtung nach Anspruch 3, wobei das Laminat eine mechanische Verbindung zwischen dem Kapselungsmaterial und dem zweiten Träger bereitstellt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip über einer ersten Oberfläche des ersten Trägers angeordnet ist und der zweite Halbleiterchip über einer zweiten Oberfläche des zweiten Trägers angeordnet ist, wobei die erste Oberfläche und die zweite Oberfläche auf unterschiedlichen Höhen angeordnet sind.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterchip lateral außerhalb eines Umriss des ersten Halbleiterchips positioniert ist.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei zumindest einer vom ersten Träger und vom zweiten Träger einen Leiterrahmen umfasst.
  8. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Träger und der zweite Träger aus unterschiedlichen Materialien hergestellt sind.
  9. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip einen Verbindungshalbleiter umfasst.
  10. Vorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine erste Umverteilungsschicht, die elektrisch mit dem ersten Halbleiterchip gekoppelt ist; und eine zweite Umverteilungsschicht, die elektrisch mit dem zweiten Halbleiterchip gekoppelt ist.
  11. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Source-Elektrode des ersten Halbleiterchips elektrisch mit einer Drain-Elektrode des zweiten Halbleiterchips gekoppelt ist.
  12. Vorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Treiberschaltung, die elektrisch mit einer Gate-Elektrode des ersten Halbleiterchips und einer Gate-Elektrode des zweiten Halbleiterchips gekoppelt ist.
  13. Vorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Durchgangsverbindung, die elektrisch mit dem ersten Träger und dem zweiten Träger gekoppelt ist.
  14. Vorrichtung, umfassend: einen ersten Halbleiterchip, der über einem ersten Träger angeordnet ist; ein Kapselungsmaterial, das den ersten Halbleiterchip zumindest teilweise einkapselt; ein Laminat, das über dem Kapselungsmaterial angeordnet ist; einen zweiten Träger, der zumindest teilweise in das Laminat eingebettet ist; und einen zweiten Halbleiterchip, der über dem zweiten Träger und dem Laminat angeordnet ist.
  15. Vorrichtung nach Anspruch 14, wobei der zweite Träger elektrisch mit einem ersten elektrischen Kontakt des ersten Halbleiterchips und mit einem zweiten elektrischen Kontakt des zweiten Halbleiterchips gekoppelt ist, wobei der zweite elektrische Kontakt über einer Oberfläche des zweiten Halbleiterchips angeordnet ist, die dem zweiten Träger zugewandt ist.
  16. Vorrichtung, umfassend: eine Treiberschaltung; einen ersten Halbleiterchip, wobei die Treiberschaltung und der erste Halbleiterchip monolithisch in ein erstes Halbleitermaterial integriert sind; und einen zweiten Halbleiterchip, der in ein zweites Halbleitermaterial integriert ist, wobei das zweite Halbleitermaterial einen Verbindungshalbleiter umfasst.
  17. Vorrichtung nach Anspruch 16, ferner umfassend: eine Steuerschaltung, die dazu ausgelegt ist, die Treiberschaltung zu steuern.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei der erste Halbleiterchip und der zweite Halbleiterchip in einer Kaskodenschaltung oder einer Halbbrückenschaltung umfasst sind.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, wobei die Treiberschaltung dazu ausgelegt ist, eine Gate-Elektrode des ersten Halbleiterchips und eine Gate-Elektrode des zweiten Halbleiterchips zu steuern.
  20. Vorrichtung nach einem der Ansprüche 16 bis 19, wobei der erste Halbleiterchip lateral außerhalb eines Umriss des zweiten Halbleiterchips positioniert ist.
DE102015105821.9A 2014-04-16 2015-04-16 Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern Pending DE102015105821A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/254.139 2014-04-16
US14/254,139 US9735078B2 (en) 2014-04-16 2014-04-16 Device including multiple semiconductor chips and multiple carriers

Publications (1)

Publication Number Publication Date
DE102015105821A1 true DE102015105821A1 (de) 2015-10-22

Family

ID=54250052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105821.9A Pending DE102015105821A1 (de) 2014-04-16 2015-04-16 Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern

Country Status (3)

Country Link
US (2) US9735078B2 (de)
CN (2) CN105023920B (de)
DE (1) DE102015105821A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105123A1 (de) * 2019-02-28 2020-09-03 Infineon Technologies Ag Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US9325308B2 (en) * 2014-05-30 2016-04-26 Delta Electronics, Inc. Semiconductor device and cascode circuit
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
CN111713019A (zh) 2018-02-12 2020-09-25 诺摩尔有限公司 一种晶体管器件
US10573618B1 (en) * 2018-07-31 2020-02-25 Delta Electronics, Inc. Package structures and methods for fabricating the same
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
US10580762B1 (en) * 2018-10-25 2020-03-03 Infineon Technologies Ag Integrated circuit (IC) chip arrangement
US10917082B1 (en) * 2020-02-04 2021-02-09 Infineon Technologies Americas Corp. Power module and electronic system
TWI751009B (zh) * 2021-01-27 2021-12-21 鴻鎵科技股份有限公司 雙電晶體的封裝結構
CN116544228A (zh) * 2023-07-06 2023-08-04 广东致能科技有限公司 晶圆级共源共栅器件、芯片及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4798978A (en) 1987-04-30 1989-01-17 Gain Electronics Corporation GAAS FET logic having increased noise margin
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
DE10056022A1 (de) * 2000-11-11 2002-05-16 Philips Corp Intellectual Pty AC-Dc-Wandler
JP3740469B2 (ja) 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
US6741099B1 (en) 2003-01-31 2004-05-25 Power-One Limited Transistor driver circuit
US7202528B2 (en) 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
KR100688768B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US8022522B1 (en) * 2005-04-01 2011-09-20 Marvell International Ltd. Semiconductor package
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
DE102005034012A1 (de) 2005-07-18 2006-11-09 Infineon Technologies Ag Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
US8642394B2 (en) * 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
US7777553B2 (en) 2008-04-08 2010-08-17 Infineon Technologies Austria Ag Simplified switching circuit
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
DE102010027832B3 (de) * 2010-04-15 2011-07-28 Infineon Technologies AG, 85579 Halbleiterschaltanordnung mit einem selbstleitenden und einem selbstsperrenden Transistor
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
JP5959901B2 (ja) * 2012-04-05 2016-08-02 株式会社日立製作所 半導体駆動回路および電力変換装置
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US10246322B2 (en) * 2013-03-15 2019-04-02 Versana Micro Inc. Distributed sensor system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105123A1 (de) * 2019-02-28 2020-09-03 Infineon Technologies Ag Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102019105123B4 (de) 2019-02-28 2021-08-12 Infineon Technologies Ag Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
US11183445B2 (en) 2019-02-28 2021-11-23 Infineon Technologies Ag Semiconductor arrangement, laminated semiconductor arrangement and method for fabricating a semiconductor arrangement
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Also Published As

Publication number Publication date
CN105023920A (zh) 2015-11-04
US9735078B2 (en) 2017-08-15
CN105023920B (zh) 2018-12-21
CN107546187A (zh) 2018-01-05
US10763246B2 (en) 2020-09-01
US20170317001A1 (en) 2017-11-02
US20150303128A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102014117086B4 (de) Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015101440A1 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102014101261A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014109771A1 (de) Mehrchipvorrichtung
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014117523A1 (de) Elektronische Vorrichtung
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication