DE102014117523A1 - Elektronische Vorrichtung - Google Patents

Elektronische Vorrichtung Download PDF

Info

Publication number
DE102014117523A1
DE102014117523A1 DE102014117523.9A DE102014117523A DE102014117523A1 DE 102014117523 A1 DE102014117523 A1 DE 102014117523A1 DE 102014117523 A DE102014117523 A DE 102014117523A DE 102014117523 A1 DE102014117523 A1 DE 102014117523A1
Authority
DE
Germany
Prior art keywords
electronic device
semiconductor
substrate
semiconductor element
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117523.9A
Other languages
English (en)
Other versions
DE102014117523B4 (de
Inventor
Khalil Hosseini
Joachim Mahler
Ralf Otremba
Josef Hoeglauer
Jürgen Schredl
Xaver Schlögel
Klaus Schiess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014117523A1 publication Critical patent/DE102014117523A1/de
Application granted granted Critical
Publication of DE102014117523B4 publication Critical patent/DE102014117523B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101Structure
    • H01L2224/4103Connectors having different sizes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48111Disposition the wire connector extending above another semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent

Abstract

Eine elektronische Vorrichtung umfasst mehrere Halbleiter-Chips in einem einzelnen Gehäuse. Derartige Halbleiter-Chips können unterschiedliche Halbleitermaterialien umfassen, beispielsweise GaN. Die Verwendung von Bondclips anstelle von Bonddrähten ist eine effiziente Art der Verbindung derartiger Halbleiter-Chips mit einem Substrat.

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren zum Herstellen elektronischer Vorrichtungen.
  • HINTERGRUND
  • Die wachsende Nachfrage nach anwendungsorientierten elektronischen Vorrichtungen führt zu immer komplexeren Layouts von Halbleiter-Elementen in einem Gehäuse. Solche Elemente können in verschiedenen Konfigurationen wie „Chip-by-Chip”, „Chip-on-Chip”, „Chip-on-Clip” usw. angeordnet sein. Der Begriff „System-in-Package” (SIP) bezieht sich auf Vorrichtungen, welche ein Multi-Chip-Modul in einem einzelnen Gehäuse umfassen. Ein SIP kann verwendet werden, um den Zusammenbau eines Moduls zu vereinfachen und den Platzbedarf auf einer Leiterplatte zu reduzieren. Ferner besteht ein zunehmender Bedarf, andere Halbleitermaterialien als die, welche in herkömmlichen Vorrichtungen eingesetzt werden, zu nutzen, um von ihren elektronischen Eigenschaften zu profitieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Ausführungsformen zur Verfügung zu stellen, und sind in diese Beschreibung einbezogen und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsformen. Weitere Ausführungsformen und viele der vorgesehenen Vorteile der Ausführungsformen werden leicht erkannt, da sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • 1, welche 1A1E umfasst, zeigt schematisch eine Ausführungsform einer elektronischen Vorrichtung sowie verschiedene Stufen einer Anordnung davon.
  • 2, welche 2A2D umfasst, zeigt schematisch weitere Ausführungsformen der elektronischen Vorrichtung.
  • 3, welche 3A und 3B umfasst, zeigt Schaltpläne von Schaltungen, die unter Verwendung einiger Ausführungsformen der elektronischen Vorrichtung realisiert sind.
  • 4 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung von elektronischen Vorrichtungen.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen im Allgemeinen benutzt werden, um durchgehend gleiche Elemente zu bezeichnen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Es mag jedoch für Fachleute auf dem Gebiet offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad an spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen werden in schematischer Form bekannte Strukturen und Elemente gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Es sollte ferner zu bemerken sein, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • Darüber hinaus, obgleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform mit Bezug auf nur eine von mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft sein mag. Ferner ist, soweit die Begriffe „einschließen”, „aufweisen”, „mit” oder andere Varianten derselben entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, beabsichtigt, dass diese Begriffe einschließend sind, auf eine ähnliche Weise wie der Begriff „umfassen”. Die Begriffe „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet werden. Es sollte sich verstehen, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenwirken oder in Wechselwirkung treten, ungeachtet dessen, ob sie sich in einem unmittelbaren physischen oder elektrischen Kontakt oder nicht in unmittelbarer Kontakt miteinander befinden. Außerdem ist der Begriff „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Die folgende ausführliche Beschreibung ist daher nicht in einem begrenzenden Sinne aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Die Ausführungsformen einer Elektronik können verschiedene Arten von Transistorvorrichtungen verwenden. Die Ausführungsformen können Transistorvorrichtungen verwenden, welche in Halbleiter-Dies oder Halbleiter-Chips ausgeführt sind, wobei die Halbleiter-Dies oder Halbleiter-Chips in einer Form eines Blocks von halbleitendem Material wie von einem Halbleiter-Wafer hergestellt und aus dem Halbleiter-Wafer herausgeschnitten bereitgestellt sein können, oder in einer anderen Form, in der weitere Prozessschritte durchgeführt wurden, wie beispielsweise Aufbringen einer Verkapselungsschicht auf den Halbleiter-Die oder Halbleiter-Chip. Die Ausführungsformen können ebenfalls Transistorvorrichtungen verwenden, welche MOS-Transistor-Strukturen oder IGBT-Strukturen (Insulated Gate Bipolar Transistor, Bipolartransistor mit isolierter Gate-Elektrode) umfassen, wobei diese Strukturen in einer Form bereitgestellt sind, in der die Kontaktelemente der Transistorvorrichtung auf einer der Hauptflächen des Halbleiter-Dies bereitgestellt sind (horizontale Transistorstrukturen), oder in einer Form, in der wenigstens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Dies angeordnet ist und wenigstens ein anderes elektrisches Kontaktelement auf einer zweiten Hauptfläche gegenüber der Hauptfläche des Halbleiter-Dies angeordnet ist (vertikale Transistorstrukturen).
  • In jedem Fall können die Halbleiter-Dies oder Halbleiter-Chips Kontaktelemente oder Kontakt-Pads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente zur elektrischen Kontaktierung der Halbleiter-Dies dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt aufweisen. Sie können beispielsweise die Form von Stegen aufweisen, d. h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Dies. Die Kontaktelemente oder Kontakt-Pads können aus einem beliebigen elektrisch leitfähigen Material hergestellt sein, z. B. aus einem Metall wie Aluminium, Nickel, Silber, Gold oder Kupfer, beispielsweise, oder einer Metalllegierung oder einem elektrisch leitfähigen organischen Material oder einem elektrisch leitfähigen Halbleitermaterial. Die Kontaktelemente können ebenfalls als Schichtstapel aus einem oder mehreren der oben genannten Materialien gebildet sein.
  • Gemäß Ausführungsformen einer elektronischen Vorrichtung ist es wünschenswert, ein Package für das Einbetten der Halbleiter-Dies bereitzustellen. Gemäß einer Ausführungsform davon kann die elektronische Vorrichtung mit einem einzelnen Inline-Package-Format konform sein. Zusätzlich oder unabhängig davon kann die elektronische Vorrichtung ein Package mit äußeren Leitungen umfassen, welche so angeordnet sind, dass das Package einem TO(Transistor Outline)-artigen Package ähnelt, wie beispielsweise einem TO-220- oder TO-247- oder TO-264-Package. Gemäß Ausführungsformen der elektronischen Vorrichtung wird eine Mehrzahl von Leitungen als äußere Leitungen bereitgestellt, so dass die elektronische Vorrichtung an einer Platte, wie einer gedruckten Leiterplatte (Printed Circuit Board, PCB), montiert werden kann.
  • Die Ausführungsformen einer elektronischen Vorrichtung oder die Ausführungsformen einer Transistorvorrichtung können ein Verkapselungsmittel oder Verkapselungsmaterial umfassen, welches die Halbleiter-Dies oder Transistorvorrichtungen eingebettet hat. Das einkapselnde Material kann ein beliebiges elektrisch isolierendes Material sein, wie beispielsweise jede Art von Formmaterial, jede Art von Harzmaterial oder jede Art von Epoxy-Material. Das einkapselnde Material kann ebenfalls ein Polymermaterial, ein Polyimidmaterial, ein Thermoplastmaterial, ein Silikonmaterial, ein Keramikmaterial und ein Glasmaterial sein. Das einkapselnde Material kann ebenfalls aus einem der oben genannten Materialien bestehen und ferner Füllstoffmaterialien umfassen, welche darin eingebettet sind, wie beispielsweise thermisch leitfähige Inkremente. Diese Füllstoffinkremente können beispielsweise aus AlO oder Al2O3, AlN, BN oder SiN hergestellt sein.
  • Die hierin beschriebenen Vorrichtungen können einen oder mehrere Halbleiter-Chips umfassen. Die Halbleiter-Chips können von verschiedenen Arten sein und können durch verschiedene Technologien hergestellt sein. Beispielsweise können die Halbleiter-Chips integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente umfassen. Die integrierten Schaltungen können als logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Elemente oder mikroelektromechanische Systeme ausgelegt sein, welche mikromechanische Strukturen umfassen können, wie Brücken, Membranen Zungenstrukturen. Die Halbleiter-Chips müssen nicht aus einem spezifischen Halbleitermaterial hergestellt sein, beispielsweise Si, SiC, SiGe, GaAs, GaN, und können ferner anorganische und/oder organische Materialien enthalten, welche keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiter-Chips in einem Package oder nicht in einem Package sein.
  • In 1A1E sind eine Ausführungsform einer elektronischen Vorrichtung 100 und die Anordnung davon gezeigt. Die elektronische Vorrichtung kann zwei Halbleiter-Elemente 101 und 102 umfassen, wie in 1A gezeigt. Das Halbleiter-Element 101 kann eine Vielzahl von Kontaktelementen (Elektroden) umfassen, beispielsweise kann das Halbleiter-Element 101 drei Elektroden 103A, 103B, 103C umfassen. Gemäß einer Ausführungsform kann die Elektrode 103A eine Drain-Elektrode, 103B eine Source-Elektrode und 103C eine Gate-Elektrode sein.
  • Gemäß einer Ausführungsform können alle Elektroden auf einer Hauptoberfläche des Halbleiter-Elements 101 angeordnet sein. Das Anordnen der Elektroden auf diese Weise kann bei der Integration von den Halbleiter-Elementen 101, 102 in eine elektronische Vorrichtung vorteilhaft sein, wie weiter unten beschrieben.
  • Gemäß einer Ausführungsform kann das Halbleiter-Element 102 zwei Elektroden 104 umfassen. Die beiden Elektroden 104 können auf den beiden Hauptoberflächen des Halbleiter-Elements 102 einander gegenüber angeordnet sein.
  • Gemäß einer Ausführungsform kann das Halbleiter-Element 101 ein III–V-basiertes Halbleitermaterial, wie zum Beispiel GaN, umfassen. In anderen Ausführungsformen kann das Halbleiter-Element 101 andere geeignete Materialien oder Materialzusammensetzungen umfassen.
  • Das Halbleiter-Element 101 kann in einigen Ausführungsformen einen Transistor mit hoher Elektronenbeweglichkeit (High Electron Mobility Transistor, HEMT) umfassen.
  • Das Halbleiter-Element 102 kann in einigen Ausführungsformen eine Diode, insbesondere eine Freilaufdiode, einen MOSFET oder einen IGBT umfassen. Das Halbleiter-Element 102 kann Funktionalitäten umfassen, welche in anderen Ausführungsformen im Stand der Technik gut bekannt sind.
  • 1B zeigt ein Substrat 105, welches auf dem Halbleiter-Element 101 angeordnet ist. Das Substrat 105 kann beispielsweise einen Lead-Frame, eine gedruckte Leiterplatte (Printed Circuit Board, PCB) oder ein direkt gebondetes Kupfer (Direct Bonded Copper, DBC) umfassen. In einer Ausführungsform kann das Substrat 105 eine Mehrzahl von Kontakten 105A, 105B, 105C umfassen, welche zur elektrischen Kontaktierung der Elektroden 103A, 103B, 103C ausgelegt sind. Das Substrat 105 kann mit dem Halbleiter-Element 101 durch Löten, leitfähige Paste oder leitfähigen Kleber, leitfähige Klebstoffart, Diffusionslöten oder einen anderen geeigneten, in der Technik gut bekannten Prozess verbunden sein.
  • Das Substrat 105 kann jede geeignete Form aufweisen, beispielsweise müssen die Kontakte 105A, 105B, 105C nicht notwendigerweise eine regelmäßige Form aufweisen, wie die in 1B schematisch dargestellte. Das Substrat 105 kann ein Metall wie Aluminium, Nickel, Silber, Gold oder Kupfer in einigen Ausführungsformen oder eine Metalllegierung oder andere geeignete elektrisch leitfähige Materialien in anderen Ausführungsformen umfassen. Die Kontakte 105A, 105B, 105C können beispielsweise ausgelegt sein, um die Oberfläche der Elektroden 103A, 103B, 103C zu einem großen Teil oder sogar vollständig zu bedecken. Dies kann die elektrische und thermische Leistung der elektronischen Vorrichtung 100 verbessern.
  • Das Substrat 105 kann eine Mehrzahl von Leitungen umfassen, welche sich aus dem Bereich des Halbleiter-Elements 101 erstrecken. Die Leitungen können ausgelegt sein, um die elektronische Vorrichtung 100 mit einer gedruckten Leiterplatte zu verbinden. Gemäß einer Ausführungsform kann die Verbindung über die Durchgangsloch-Technologie realisiert werden. Die Leitungen können gebogen sein und müssen nicht notwendigerweise in einer Ebene angeordnet sein, sondern können in verschiedenen Ebenen angeordnet sein. Beispielsweise können einige Leitungen gebogen sein, so dass sie sich aus dem Bereich des Halbleiter-Elements 101 parallel zu den anderen Leitungen erstrecken, jedoch in einer Ebene oberhalb oder unterhalb der anderen Leitungen.
  • 1C zeigt eine Anordnung von Halbleiter-Elementen 101, 102 oberhalb und unterhalb des Substrats 105, so dass das Substrat 105 zwischen den beiden Halbleiter-Elementen angeordnet ist. Das Halbleiter-Element 102 kann mit dem Substrat 105 unter Verwendung der gleichen Techniken wie bei der Verbindung des oben genannten Halbleiter-Elements 101 verbunden sein. 1C zeigt ferner einen Bondclip 106, welcher ausgelegt ist, um eine Elektrode auf dem Halbleiter-Element 102 mit dem Substrat 105 elektrisch zu verbinden, die nicht in direktem Kontakt mit dem Substrat ist. Der Clip kann mit der Elektrode auf dem Halbleiter-Element 102 durch Löten, leitfähige Paste oder leitfähigen Kleber, leitfähige Klebstoffart, Diffusionslöten oder einen anderen geeigneten, in der Technik gut bekannten Prozess kontaktiert sein.
  • Der Bondclip 106 kann ein Metall wie Aluminium, Nickel, Silber, Gold oder Kupfer in einigen Ausführungsformen oder eine Metalllegierung oder andere geeignete elektrisch leitfähige Materialien in anderen Ausführungsformen umfassen. Insbesondere kann der Bondclip 106 das gleiche Material wie das Substrat 105 umfassen.
  • Gemäß einer Ausführungsform kann der Bondclip 106 ein einzelnes Strukturelement umfassen. Gemäß einer weiteren Ausführungsform besteht der Bondclip 106 aus mehr als einem von verbundenen Strukturelementen. Ferner kann der Bondclip 106 eine beliebige geeignete Form und Ausrichtung aufweisen.
  • Der Bondclip 106 kann ausgelegt sein, um eine Elektrode 104 größtenteils oder vollständig zu bedecken. Dies kann die elektrische und thermische Leistung der elektronischen Vorrichtung 100 verbessern.
  • Gemäß einer Ausführungsform kann das Halbleiter-Element 102 mit dem Substrat 105B verbunden sein, so dass eine Anode des Halbleiter-Elements 102 in elektrischem Kontakt mit der Source-Elektrode 103B ist. Ein Bondclip 106 wird verwendet, um eine Kathode auf dem Halbleiter-Element 102 mit dem Substrat 105A und somit mit der Drain-Elektrode 103A zu verbinden.
  • Die Verwendung eines Bondclips mit einer großen Kontaktfläche anstelle von Bonddrähten kann die elektrische und thermische Leitfähigkeit und somit die Leistung der elektronischen Vorrichtung 100 verbessern. Die Verwendung eines Bondclips anstelle von Bonddrähten kann daher notwendig sein, um die Halbleiter-Elemente 101, welche III–V-basierte Halbleitermaterialien wie GaN umfassen, effizient zu verwenden.
  • 1D zeigt eine Ansicht entlang des Pfeils A1, wie in 1C dargestellt. Wie zu erkennen ist, kann der Bondclip 106 verwendet werden, um eine Elektrode auf der gegenüberliegenden Seite des Halbleiter-Elements 102 mit dem Substrat 105 zu verbinden.
  • 1E zeigt eine Ansicht entlang des Pfeils A2, wie in 1C dargestellt. 1E zeigt ferner ein Verkapselungsmittel 107, welches die Halbleiterchips 101, 102, den Bondclip 106 und einen Teil des Substrats 105 gemäß einer Ausführungsform der elektronischen Vorrichtung 100 einkapselt. Eine derartige elektronische Vorrichtung 100 kann als ein System-in-Package (SIP) bezeichnet werden. Die in 1E gezeigte elektronische Vorrichtung umfasst ein Halbleiter-Element 101 mit einer horizontalen Transistorstruktur und ein Halbleiter-Element 102 mit einer vertikalen Transistorstruktur. In einer Ausführungsform sind das Substrat 105 und der Clip 106 teilweise vom einkapselnden Material 107 freigelegt.
  • Gemäß einigen Ausführungsformen kann die elektronische Vorrichtung 100 einem Transistor Outline wie TO-220 oder TO-247 oder TO-264 oder einem anderen Transistor Outline folgen.
  • In einigen Ausführungsformen kann die elektronische Vorrichtung 100 weitere Elemente umfassen, welche nicht in 1E dargestellt sind.
  • Gemäß einer Ausführungsform ist die elektronische Vorrichtung 100 ein Signalwandler oder ein Wechselrichter.
  • Ausführungsformen der elektronischen Vorrichtung 100 können mehrere Vorteile bieten, wie beispielsweise ein höheres Maß an Integration in einem Gehäuse ermöglichen, eine bessere thermische und elektrische Leitfähigkeit aufgrund der Lead-Frame- oder DBC-Konstruktion bereitstellen und eine Induktivität aufgrund einer direkten Verbindung zwischen den Elektroden und den Leitungen reduzieren.
  • In 2A2D sind Ausführungsformen 200A, 200B einer elektronischen Vorrichtung gezeigt. Wie in 2A dargestellt, kann die elektronische Vorrichtung 200A ein erstes Halbleiter-Element 201, ein zweites Halbleiter-Element 202 und ein Substrat 205 umfassen. Das Substrat 205 kann zwei elektrisch getrennte Teile umfassen, wobei das erste Teil in einer Ausführungsform Leitungen 205A, 205B, 205C umfassen kann und das zweite Teil einen Halter 205D umfassen kann, worauf die Halbleiter-Elemente 201, 202 angeordnet sind.
  • Das Halbleiter-Element 201 kann auf dem Halter 205D in einer Source-down-Konfiguration angeordnet sein; das bedeutet, dass die Source-Elektrode dem Halter 205D zugewandt ist und elektrisch mit ihm verbunden ist. Die Drain-Elektrode 203A und die Gate-Elektrode 203B sind auf der oberen Oberfläche des Halbleiter-Elements 201 angeordnet, welche vom Halter 205D abgewandt ist. Umgekehrt kann das Halbleiter-Element 202 auf dem Halter 205D in einer Drain-down-Konfiguration angeordnet sein; das bedeutet, dass die Drain-Elektrode dem Halter 205D zugewandt ist und elektrisch mit ihm verbunden ist. Die Source-Elektrode 208A und die Gate-Elektrode 208B sind auf der oberen Oberfläche des Halbleiter-Elements 202 angeordnet, welche vom Halter 205D abgewandt ist.
  • Gemäß der Ausführungsform 200A können Bonddrähte verwendet werden, um elektrische Verbindungen zwischen den oberen Elektroden 203A, 203B, 208A, 208B und den Leitungen 205A, 205B, 205C zu erzeugen.
  • Gemäß einer Ausführungsform kann das Halbleiter-Element 201 ein III–V-basiertes Halbleitermaterial umfassen, insbesondere GaN, und kann als ein hochspannungsfähiger (z. B. mehr als 200 V) HEMT ausgelegt sein. Das Halbleiter-Element 202 kann Si oder SiC umfassen und kann als ein Niederspannungs-Power-MOSFET (d. h. weniger als 200 V) ausgelegt sein. Gemäß einer weiteren Ausführungsform können Halbleiter-Elemente 201 und 202 umgekehrt wie oben angeordnet sein; das heißt, dass Halbleiter-Element 202 als ein HEMT und Halbleiter-Element 201 als ein Power-MOSFET ausgelegt sein kann, wie oben beschrieben.
  • Gemäß einigen Ausführungsformen können einige oder alle der Bonddrähte 209 durch Bondclips ersetzt werden. In der Ausführungsform 200B, welche in 2B gezeigt ist, werden die Bondclips 206A, 206B verwendet, um die elektrischen Verbindungen zu den Leistungselektroden 203A (Source-Elektrode) und 208A (Drain-Elektrode) zu realisieren. Man bemerke, dass der Bondclip 206A ebenfalls mit der Gate-Elektrode 208B verbunden ist. Die Verwendung von Bondclips anstelle von Bonddrähten kann vorteilhaft sein, wie oben erwähnt.
  • Das Substrat 205 und die Bondclips 206A, 206B können ein Metall wie Aluminium, Nickel, Silber, Gold oder Kupfer, beispielsweise, oder eine Metalllegierung oder ein anderes geeignetes leitfähiges Material umfassen. Die Bondclips können ein einzelnes Strukturelement umfassen oder können aus mehr als einem von verbundenen Strukturelementen zusammengesetzt sein.
  • Wie in 2C gezeigt, kann ein Verkapselungsmittel 207 in Ausführungsformen 200A, 200B der elektronischen Vorrichtung zum Schutz verwendet werden. Gemäß einigen Ausführungsformen kann das Verkapselungsmittel 207 den Halter 205D nur teilweise einkapseln. Insbesondere kann ein Teil des Halters 205D, welcher ein Durchgangsloch umfasst, aus dem Verkapselungsmittel 207 hervorstehen.
  • 2D zeigt eine Seitenansicht der elektronischen Vorrichtung 200B. Man bemerke, dass die ersten und zweiten Teile des Substrats 205, d. h. Leitungen 205A, 205B, 205C und Halter 205D der in 2D gezeigten Ausführungsform, in verschiedenen Ebenen angeordnet sein können. Gemäß einer anderen Ausführungsform sind die ersten und zweiten Teile des Substrats 205 in der gleichen Ebene angeordnet.
  • Gemäß einer Ausführungsform folgen die elektronischen Vorrichtungen 200A, 200B einem Transistor Outline wie TO-220 oder TO-247 oder TO-264.
  • Gemäß einer Ausführungsform umfassen die elektronischen Vorrichtungen 200A, 200B eine Kaskodenschaltung, um eine Transistor-Outline-Kaskodenvorrichtung zu erstellen. Die Kaskodenschaltung kann die Halbleiter-Elemente 201, 202 umfassen. Gemäß einigen Ausführungsformen können die elektronischen Vorrichtungen eine Halbbrücke oder ein LeistungsHalbleiter-Element und eine integrierte Schaltung oder zwei integrierte Schaltungen umfassen.
  • Man bemerke, dass die elektronischen Vorrichtungen 200A, 200B weitere Elemente, die nicht gezeichnet sind, umfassen können. Ferner können die Halbleiter-Elemente 201, 202 nicht nur nebeneinander (Chip-by-Chip) angeordnet sein, wie in 2A2D gezeigt, sondern können nach einigen Ausführungsformen auch so angeordnet sein, dass ein Chip auf der Oberseite des anderen (Chip-on-Chip) angeordnet ist.
  • 3A zeigt einen Schaltplan 300A einer elektronischen Vorrichtung, umfassend einen III–V-basierten Bipolartransistor (Bipolar Junction Transistor, BJT), wie einen GaN-BJT und eine Freilaufdiode. Die Buchstaben B, C, E bezeichnen jeweils die Basis, den Kollektor (Collector) und den Emitter. Gemäß einer Ausführungsform wird die elektronische Vorrichtung 100 verwendet, um eine solche Schaltung zu realisieren.
  • 3B zeigt einen Schaltplan 300B einer elektronischen Vorrichtung, umfassend einer Kaskodenschaltung. Die Kaskodenschaltung umfasst einen ersten Transistor 301 und einen zweiten Transistor 302. Die Buchstaben D, G, S bezeichnen jeweils die Drain, Gate und Source. Gemäß einer Ausführungsform umfasst der erste Transistor 301 GaN und ist als HEMT ausgelegt, und der zweite Transistor 302 kann Si oder SiC umfassen und kann ein Power-MOSFET sein. Gemäß einer Ausführungsform werden die elektronischen Vorrichtungen 200A, 200B verwendet, um eine solche Schaltung zu realisieren.
  • 4 zeigt ein Flussdiagramm eines Verfahrens 400 zur Herstellung von elektronischen Vorrichtungen. Das Verfahren 400 umfasst Schritte 401, 402, 403. Schritt 401 umfasst das Bereitstellen eines ersten Halbleiter-Elements, eines zweiten Halbleiter-Elements und eines Substrats. Jedes Halbleiter-Element kann mehrere Elektroden umfassen. Schritt 402 umfasst das Anordnen der ersten und zweiten Halbleiter-Elemente auf dem Substrat.
  • Gemäß einer Ausführungsform des Verfahrens 400 umfasst Schritt 402 ferner das Befestigen der Halbleiter-Elemente auf dem Substrat, so dass eine elektrische Verbindung zwischen den Elektroden auf den Halbleiter-Elementen, welche dem Substrat zugewandt sind, und dem Substrat realisiert ist.
  • Schritt 403 umfasst das elektrische Verbinden einer Elektrode auf dem zweiten Halbleiter-Element mit dem Substrat unter Verwendung eines Bondclips. Gemäß einer Ausführungsform des Verfahrens 400 umfasst Schritt 403 ferner die Verbindung einer Elektrode auf dem ersten Halbleiter-Element mit dem Substrat unter Verwendung eines Bondclips.
  • Gemäß einer Ausführungsform kann das Verfahren 400 einen weiteren Schritt der Einkapselung der elektronischen Vorrichtung im Verkapselungsmittel umfassen, so dass Leitungen aus dem Verkapselungsmittel hervorstehen.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, ist zu verstehen, dass hieran verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne vom Wesen und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen.
  • Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die jeweiligen Ausführungsformen des Prozesses, der Maschine, Herstellung, Materiezusammensetzung, Mittel, Verfahren und Schritte, die in der Beschreibung beschrieben sind, beschränkt sein. Wie Durchschnittsfachleute anhand der Offenbarung der vorliegenden Erfindung ohne Weiteres verstehen, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sein werden, die im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen, wie die hierin beschriebenen entsprechenden Ausführungsformen, genutzt werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.
  • Obgleich die Erfindung mit Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können Änderungen und/oder Modifizierungen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Wesen oder Schutzbereich der beigefügten Ausführungsformen abzuweichen. Insbesondere sollen hinsichtlich der verschiedenen durch die oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systeme usw.) ausgeführten Funktionen, die zur Beschreibung solcher Komponenten verwendeten Begriffe, soweit es nicht anders angegeben wird, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der verschiedenen Komponente ausführt (z. B. die funktional äquivalent ist), obwohl sie nicht strukturell der offenbarten Struktur äquivalent ist, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Erfindung ausführt.

Claims (20)

  1. Elektronische Vorrichtung, umfassend: ein Substrat; ein erstes Halbleiter-Element, umfassend ein oder mehrere erste Kontaktelemente, wobei das erste Halbleiter-Element auf dem Substrat angeordnet ist; ein zweites Halbleiter-Element, umfassend ein oder mehrere zweite Kontaktelemente, wobei das zweite Halbleiter-Element auf dem Substrat angeordnet ist; und einen Bondclip, welcher eines oder mehrere der ersten und zweiten Kontaktelemente auf den ersten und zweiten Halbleiter-Elementen mit dem Substrat elektrisch verbindet.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei das erste Halbleiter-Element ein III–V-basiertes Halbleitermaterial umfasst.
  3. Elektronische Vorrichtung nach Anspruch 2, wobei das III–V-basierte Halbleitermaterial ein GaN-basiertes Halbleitermaterial umfasst.
  4. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Halbleiter-Element ein Si-basiertes Halbleitermaterial umfasst.
  5. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Halbleiter-Element eine Diode, einen MOSFET, einen IGBT oder eine Freilaufdiode umfasst.
  6. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat einen Lead-Frame oder ein direkt gebondetes Kupfersubstrat (Direct Bonded Copper, DBC) umfasst.
  7. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat eine Mehrzahl von Leitungselementen umfasst.
  8. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung ein einzelnes Inline-Package (Single Inline Package, SIP) umfasst.
  9. Elektronische Vorrichtung, umfassend: ein erstes Halbleiter-Element mit ersten Kontaktelementen; ein zweites Halbleiter-Element mit zweiten Kontaktelementen; und ein erstes Substratelement und ein zweites Substratelement, welches sich vom ersten Substratelement unterscheidet, wobei das erste Halbleiter-Element und das zweite Halbleiter-Element auf dem ersten Substratelement angeordnet sind.
  10. Elektronische Vorrichtung nach Anspruch 9, wobei das erste Halbleiter-Element ein III–V-basiertes Halbleitermaterial umfasst.
  11. Elektronische Vorrichtung nach Anspruch 10, wobei das III–V-basierte Halbleitermaterial GaN umfasst.
  12. Elektronische Vorrichtung nach einem der Ansprüche 9 bis 11, wobei das erste Halbleiter-Element einen Transistor mit hoher Elektronenbeweglichkeit (High Electron Mobility Transistor, HEMT) und das zweite Halbleiter-Element einen Power MOSFET umfasst.
  13. Elektronische Vorrichtung nach einem der Ansprüche 9 bis 12, wobei ein Source-Kontakt des ersten Halbleiter-Elements und ein Drain-Kontakt des zweiten Halbleiter-Elements elektrisch mit dem ersten Substratelement verbunden sind.
  14. Elektronische Vorrichtung nach Anspruch 13, wobei ein Gate-Kontakt des ersten Halbleiter-Elements mit einem Source-Kontakt des zweiten Halbleiter-Elements und einem Drain-Kontakt des ersten Halbleiter-Elements verbunden ist und der Source-Kontakt des zweiten Halbleiter-Elements und ein Gate-Kontakt des zweiten Halbleiter-Elements mit dem zweiten Substratelement verbunden sind.
  15. Elektronische Vorrichtung nach Anspruch 14, wobei das zweite Substratelement eine Mehrzahl von Leitungen umfasst.
  16. Elektronische Vorrichtung nach Anspruch 14 oder 15, wobei eine oder mehrere Verbindungen einen Bondclip umfassen, wobei der Bondclip Aluminium, Nickel, Silber, Gold, Kupfer oder eine Metalllegierung umfasst.
  17. Elektronische Vorrichtung, umfassend: eine erste Halbleitervorrichtung mit ersten Kontaktelementen; eine zweite Halbleitervorrichtung mit zweiten Kontaktelementen; und ein erstes Substratelement und ein zweites Substratelement, welches sich vom ersten Substratelement unterscheidet, wobei die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung auf dem ersten Substratelement angeordnet sind, wobei die elektronische Vorrichtung eine Kaskodenschaltung umfasst.
  18. Vorrichtung nach Anspruch 17, wobei die elektronische Vorrichtung ein Transistor-Outline-Package umfasst.
  19. Vorrichtung nach Anspruch 17 oder 18, wobei wenigstens eines der Halbleitervorrichtungen ein III–V-basiertes Halbleitermaterial umfasst.
  20. Vorrichtung nach einem der Ansprüche 17 bis 19, wobei eine der Halbleitervorrichtungen ein Power-Chip ist.
DE102014117523.9A 2013-12-06 2014-11-28 Elektronische Vorrichtung Active DE102014117523B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/099,016 US9362240B2 (en) 2013-12-06 2013-12-06 Electronic device
US14/099,016 2013-12-06

Publications (2)

Publication Number Publication Date
DE102014117523A1 true DE102014117523A1 (de) 2015-06-11
DE102014117523B4 DE102014117523B4 (de) 2023-02-02

Family

ID=53185435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117523.9A Active DE102014117523B4 (de) 2013-12-06 2014-11-28 Elektronische Vorrichtung

Country Status (3)

Country Link
US (1) US9362240B2 (de)
CN (2) CN108155168B (de)
DE (1) DE102014117523B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
US10872846B2 (en) 2017-06-22 2020-12-22 Renesas Electronics America Inc. Solid top terminal for discrete power devices
US10700037B2 (en) * 2017-11-13 2020-06-30 Infineon Technologies Ag Reinforcement for electrical connectors
EP3633715A1 (de) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Mehrklippstruktur für das die-bonden
CN112086372B (zh) * 2020-09-21 2022-02-18 南瑞联研半导体有限责任公司 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
US11638359B2 (en) 2021-05-05 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Low profile power module package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
US7205629B2 (en) * 2004-06-03 2007-04-17 Widebandgap Llc Lateral super junction field effect transistor
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型dc/dcコンバータ
DE102005034012A1 (de) 2005-07-18 2006-11-09 Infineon Technologies Ag Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
JP5558714B2 (ja) 2005-09-21 2014-07-23 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
US7345894B2 (en) * 2005-09-27 2008-03-18 Carl Sawtell Cascode switch power supply
US7271470B1 (en) 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US7847375B2 (en) * 2008-08-05 2010-12-07 Infineon Technologies Ag Electronic device and method of manufacturing same
US8990289B2 (en) * 2009-02-27 2015-03-24 Oracle America, Inc. Server based framework for improving Ajax performance
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8138529B2 (en) * 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8519545B2 (en) * 2010-09-17 2013-08-27 Infineon Technologies Ag Electronic device comprising a chip disposed on a pin
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US20130264721A1 (en) 2012-04-05 2013-10-10 Infineon Technologies Ag Electronic Module
CN202871791U (zh) * 2012-11-12 2013-04-10 杭州士兰微电子股份有限公司 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路

Also Published As

Publication number Publication date
US20150162287A1 (en) 2015-06-11
US9362240B2 (en) 2016-06-07
CN104701308B (zh) 2018-03-23
CN104701308A (zh) 2015-06-10
CN108155168B (zh) 2021-05-07
DE102014117523B4 (de) 2023-02-02
CN108155168A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
DE102014117523B4 (de) Elektronische Vorrichtung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102015115999B4 (de) Elektronische Komponente
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014102118A1 (de) Halbleiterbauelement
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102015109073A1 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102015108246A1 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102014107743A1 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102017203030A1 (de) Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative