DE102013106113A1 - Halbleitermodule und Verfahren zu ihrer Herstellung - Google Patents

Halbleitermodule und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013106113A1
DE102013106113A1 DE102013106113A DE102013106113A DE102013106113A1 DE 102013106113 A1 DE102013106113 A1 DE 102013106113A1 DE 102013106113 A DE102013106113 A DE 102013106113A DE 102013106113 A DE102013106113 A DE 102013106113A DE 102013106113 A1 DE102013106113 A1 DE 102013106113A1
Authority
DE
Germany
Prior art keywords
lead
semiconductor device
gate
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013106113A
Other languages
English (en)
Inventor
Fabio Brucchi
Davide Chiola
Erich Griebl
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013106113A1 publication Critical patent/DE102013106113A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Halbleitermodul eine erste Halbleitervorrichtung mit einer ersten Mehrzahl von Zuleitungen, einschließlich einer ersten Gate/Basis-Zuleitung, einer ersten Drain/Kollektor-Zuleitung und einer ersten Source/Emitter-Zuleitung, auf. Das Modul weist ferner eine zweite Halbleitervorrichtung und eine Leiterplatte auf. Die zweite Halbleitervorrichtung weist eine zweite Mehrzahl von Zuleitungen, einschließlich einer zweiten Gate/Basis-Zuleitung, einer zweiten Drain/Kollektor-Zuleitung und einer zweiten Source/Emitter-Zuleitung, auf. Die Leiterplatte weist eine Mehrzahl von Anbringungslöchern auf, wobei jede von der ersten Mehrzahl von Zuleitungen und der zweiten Mehrzahl von Zuleitungen in einem jeweiligen von der Mehrzahl von Anbringungslöchern angebracht ist. Bei der Mehrzahl von Anbringungslöchern ist ein erster Abstand von der ersten Gate/Basis-Zuleitung zu der zweiten Gate/Basis-Zuleitung von einem zweiten Abstand von der ersten Source/Emitter-Zuleitung zu der zweiten Source/Emitter-Zuleitung verschieden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein elektronische Vorrichtungen und insbesondere Halbleitermodule und Verfahren zu ihrer Herstellung.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen und anderen Anwendungen verwendet. Halbleitervorrichtungen weisen integrierte Schaltungen oder diskrete Vorrichtungen auf, die auf Halbleiterwafern durch Abscheiden eines oder mehrerer Typen dünner Filme eines Materials über den Halbleiterwafern und Strukturieren der dünnen Filme aus dem Material, um integrierte Schaltungen zu bilden, hergestellt werden.
  • Die Halbleitervorrichtungen werden typischerweise innerhalb eines Keramikkörpers oder eines Kunststoffkörpers gekapselt, um die Halbleitervorrichtungen vor einer physikalischen Beschädigung oder Korrosion zu schützen. Das Kapseln unterstützt auch die elektrischen Kontakte, die zum Verbinden einer auch als Einzelchip oder Chip bezeichneten Halbleitervorrichtung mit anderen Vorrichtungen außerhalb des Gehäuses erforderlich sind. Es sind viele Typen von Gehäusen, abhängig vom Typ der Halbleitervorrichtung und der vorgesehenen Verwendung der gekapselten Halbleitervorrichtung, verfügbar. Typische Gehäusemerkmale, wie die Abmessungen des Gehäuses, die Stiftanzahl usw., können mit offenen Standards von Joint Electron Devices Engineering Council (JEDEC) sowie anderen übereinstimmen. Das Kapseln kann auch als Halbleitervorrichtungsmontage oder einfach Montage bezeichnet werden.
  • Das Kapseln kann wegen der Komplexität des Verbindens zahlreicher elektrischer Verbindungen mit äußeren Kontaktstellen, während diese elektrischen Verbindungen und der darunter liegende Chip oder die darunter liegenden Chips geschützt werden, ein kostenintensiver Prozess sein.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Diese und andere Probleme werden im Allgemeinen durch als Beispiel dienende Ausführungsformen der vorliegenden Erfindung gelöst oder umgangen, und technische Vorteile werden dadurch im Allgemeinen erreicht.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Halbleitermodul eine erste Halbleitervorrichtung mit einer ersten Mehrzahl von Zuleitungen, einschließlich einer ersten Gate/Basis-Zuleitung, einer ersten Drain/Kollektor-Zuleitung und einer ersten Source/Emitter-Zuleitung, auf. Das Modul weist ferner eine zweite Halbleitervorrichtung und eine Leiterplatte auf. Die zweite Halbleitervorrichtung weist eine zweite Mehrzahl von Zuleitungen, einschließlich einer zweiten Gate/Basis-Zuleitung, einer zweiten Drain/Kollektor-Zuleitung und einer zweiten Source/Emitter-Zuleitung, auf. Die Leiterplatte weist eine Mehrzahl von Anbringungslöchern auf, wobei jede von der ersten Mehrzahl von Zuleitungen und der zweiten Mehrzahl von Zuleitungen in einem jeweiligen von der Mehrzahl von Anbringungslöchern angebracht ist. Bei der Mehrzahl von Anbringungslöchern ist ein erster Abstand von der ersten Gate/Basis-Zuleitung zu der zweiten Gate/Basis-Zuleitung von einem zweiten Abstand von der ersten Source/Emitter-Zuleitung zu der zweiten Source/Emitter-Zuleitung verschieden.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Halbleitermodul eine erste Halbleitervorrichtung mit einer ersten diskreten Komponente und einer ersten Mehrzahl in einer ersten Sequenz angeordneter Zuleitungen auf. Die erste Mehrzahl von Zuleitungen weist eine erste Gate/Basis-Zuleitung auf. Das Modul weist ferner eine zweite Halbleitervorrichtung mit einer zweiten diskreten Komponente und einer zweiten Mehrzahl in einer zweiten Sequenz angeordneter Zuleitungen auf. Die zweite Mehrzahl von Zuleitungen weist eine zweite Gate/Basis-Zuleitung auf. Der Ort der ersten Gate/Basis-Zuleitung in der ersten Sequenz ist vom Ort der zweiten Gate/Basis-Zuleitung in der zweiten Sequenz verschieden. Die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung weisen im Wesentlichen die gleichen Gehäuseabmessungen auf.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Halbleitermodul eine erste Halbleitervorrichtung mit einer ersten Mehrzahl von Zuleitungen und eine zweite Halbleitervorrichtung auf. Die erste Halbleitervorrichtung weist eine Kühlkörperseite auf, die dafür ausgelegt ist, dass ein Kühlkörper an ihr angebracht wird. Die zweite Halbleitervorrichtung weist eine zweite Mehrzahl von Zuleitungen auf. Die zweite Halbleitervorrichtung weist eine Kühlkörperseite auf, die dafür ausgelegt ist, dass ein Kühlkörper an ihr angebracht wird. Die Kühlkörperseite der ersten Halbleitervorrichtung steht der Kühlkörperseite der zweiten Halbleitervorrichtung gegenüber.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Herstellen von Halbleitergehäusen das Bereitstellen einer ersten Halbleitervorrichtung mit einem ersten Typ einer diskreten Komponente mit einem ersten Gate/Basis-Kontaktbereich auf. Es wird eine zweite Halbleitervorrichtung mit dem ersten Typ einer diskreten Komponente mit einem zweiten Gate/Basis-Kontaktbereich bereitgestellt. Die erste Halbleitervorrichtung wird über einem ersten Leiterrahmen mit einer ersten Zuleitung und einer zweiten Zuleitung in einer ersten Sequenz in Bezug auf einen ersten Bezugsrahmen der ersten Halbleitervorrichtung angeordnet. Die zweite Halbleitervorrichtung wird über einem zweiten Leiterrahmen mit einer ersten Zuleitung und einer zweiten Zuleitung in einer zweiten Sequenz in Bezug auf einen zweiten Bezugsrahmen der zweiten Halbleitervorrichtung angeordnet. Die erste Sequenz gleicht der zweiten Sequenz, und der erste Bezugsrahmen gleicht dem zweiten Bezugsrahmen. Der erste Gate/Basis-Kontaktbereich wird mit der ersten Zuleitung des ersten Leiterrahmens verbunden. Der zweite Gate/Basis-Kontaktbereich wird mit der zweiten Zuleitung des zweiten Leiterrahmens verbunden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Zusammenhang mit der anliegenden Zeichnung Bezug genommen. Es zeigen:
  • 1, welche die 1A und 1B einschließt, Projektionsansichten von Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung,
  • 2, welche die 2A und 2B einschließt, seitliche Schnittansichten der in 1 dargestellten Halbleitervorrichtungen gemäß Ausführungsformen der Erfindung,
  • 3, welche die 3A und 3B einschließt, Schnitt-Draufsichten der in 1 dargestellten Halbleitervorrichtungen gemäß Ausführungsformen der Erfindung,
  • 4, welche die 4A bis 4D einschließt, Schnitt-Draufsichten der in 1 dargestellten Halbleitervorrichtungen gemäß alternativen Ausführungsformen der Erfindung,
  • 5, welche die 5A und 5B einschließt, ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 5A eine Projektionsansicht zeigt, während 5B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt,
  • 6, welche die 6A und 6B einschließt, ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 6A eine seitliche Schnittansicht zeigt, während 6B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt,
  • 7, welche die 7A und 7B einschließt, ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 7A eine seitliche Schnittansicht zeigt, während 7B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt, und
  • die 8 bis 15 verschiedene Stufen der Herstellung einer Mehrzahl von Halbleitervorrichtungen gemäß Ausführungsformen der Erfindung.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, sofern nichts anderes angegeben wird. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sie sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • DETAILLIERTE BESCHREIBUNG ALS BEISPIEL DIENENDER AUSFÜHRUNGSFORMEN
  • Nachstehend werden die Herstellung und Verwendung verschiedener Ausführungsformen detailliert erörtert. Es ist allerdings zu verstehen, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Zusammenhänge verwirklicht werden können. Die erörterten spezifischen Ausführungsformen sollen lediglich spezifische Arten zur Herstellung und Verwendung der Erfindung erläutern, sie sind jedoch nicht auf den Schutzumfang der Erfindung beschränkt.
  • Eine strukturelle Ausführungsform der vorliegenden Erfindung wird unter Verwendung der 1 bis 3 beschrieben. Eine alternative strukturelle Ausführungsform wird unter Verwendung von 4 beschrieben. Eine Ausführungsform der Erfindung zur Montage der Halbleitervorrichtungen wird unter Verwendung von 5 beschrieben. Weitere Ausführungsformen der Erfindung zur Montage der Halbleitervorrichtungen werden unter Verwendung der 6 bis 7 beschrieben. Ein Verfahren zur Herstellung der Halbleitervorrichtungen wird unter Verwendung der 8 bis 15 beschrieben.
  • 1, welche die 1A und 1B einschließt, zeigt Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung, wobei 1 eine Projektionsansicht zeigt. 2, welche die 2A und 2B einschließt, zeigt eine seitliche Schnittansicht der in 1 dargestellten Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung. 3, welche die 3A und 3B einschließt, zeigt eine Schnitt-Draufsicht der in 1 dargestellten Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung.
  • Eine erste Halbleitervorrichtung 10 ist in 1A dargestellt, während eine zweite Halbleitervorrichtung 110 in 1B dargestellt ist.
  • Die erste Halbleitervorrichtung 10 weist ein erstes Gehäuse 40 mit einer ersten Mehrzahl von Zuleitungen 50 oder Stiften, die sich aus dem Körper des ersten Gehäuses 40 heraus entlang einer Seite des Gehäuses erstrecken, auf. Die erste Mehrzahl von Zuleitungen 50 kann mehrere Zuleitungen gemäß verschiedenen Ausführungsformen, abhängig vom Gehäusetyp, aufweisen. Gemäß einer Ausführungsform umfasst die erste Mehrzahl von Zuleitungen 50 eine erste Gate/Basis-Zuleitung 51, eine erste Drain/Kollektor-Zuleitung 52 und eine erste Source/Emitter-Zuleitung 53. Das erste Gehäuse 40 weist eine erste Öffnung 30 zum sicheren Anbringen eines Kühlkörpers unterhalb des ersten Gehäuses 40 auf.
  • Die zweite Halbleitervorrichtung 110 weist ein zweites Gehäuse 140 mit einer zweiten Mehrzahl von Zuleitungen 150 oder Stiften, die sich aus dem Körper des zweiten Gehäuses 140 heraus entlang einer Seite des Gehäuses erstrecken, auf. Die zweite Mehrzahl von Zuleitungen 150 kann mehrere Zuleitungen gemäß verschiedenen Ausführungsformen, abhängig vom Gehäusetyp, aufweisen. Gemäß einer Ausführungsform umfasst die zweite Mehrzahl von Zuleitungen 150 eine zweite Gate/Basis-Zuleitung 151, eine zweite Drain/Kollektor-Zuleitung 152 und eine zweite Source/Emitter-Zuleitung 153. Das zweite Gehäuse 140 weist eine zweite Öffnung 130 zum sicheren Anbringen eines Kühlkörpers unterhalb des zweiten Gehäuses 140 auf.
  • Wie in den 1A und 1B dargestellt ist, unterscheiden sich die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110 in Bezug auf die Anordnung der Zuleitungen. Insbesondere ist gemäß einer Ausführungsform die Anordnung der Zuleitungen in der zweiten Halbleitervorrichtung 110 entgegengesetzt zur Anordnung der Zuleitungen in der ersten Halbleitervorrichtung 10.
  • Gemäß verschiedenen Ausführungsformen weist die zweite Halbleitervorrichtung 110 entgegengesetzt zur ersten Halbleitervorrichtung 10 eine andere Anordnung von Stiften oder Zuleitungen auf. Insbesondere ist gemäß einer oder mehreren Ausführungsformen die Anordnung der Stifte in der zweiten Halbleitervorrichtung 110 entgegengesetzt (spiegelbildlich) zur Anordnung der Stifte in der ersten Halbleitervorrichtung 10. Beispielsweise hat die erste Halbleitervorrichtung 10 entlang einer ersten Richtung D1 eine Stiftsequenz der ersten Gate/Basis-Zuleitung 51, der ersten Drain/Kollektor-Zuleitung 52, gefolgt von der ersten Source/Emitter-Zuleitung 53, während die zweite Halbleitervorrichtung 110 eine Stiftsequenz der zweiten Source/Emitter-Zuleitung 153, der zweiten Drain/Kollektor-Zuleitung 152, gefolgt von der zweiten Gate/Basis-Zuleitung 151, aufweist. Ausführungsformen der Erfindung umfassen auch andere Kombinationen, solange die erste Stiftsequenz von der zweiten Stiftsequenz verschieden ist. Bei einem anderen Beispiel hat die erste Halbleitervorrichtung 10 eine Stiftsequenz der ersten Gate/Basis-Zuleitung 51, der ersten Drain/Kollektor-Zuleitung 52, gefolgt von der ersten Source/Emitter-Zuleitung 53, während die zweite Halbleitervorrichtung 110 eine Stiftsequenz der zweiten Source/Emitter-Zuleitung 153, der zweiten Gate/Basis-Zuleitung 151, gefolgt von der zweiten Drain/Kollektor-Zuleitung 152, aufweist.
  • 2, welche die 2A und 2B einschließt, zeigt eine seitliche Schnittansicht der in 1 dargestellten Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung.
  • Mit Bezug auf 2A, welche eine Schnittansicht von 1A ist, sei bemerkt, dass die erste Halbleitervorrichtung 10 einen ersten Leiterrahmen 60 aufweist, der gemäß verschiedenen Ausführungsformen innerhalb einer ersten Verkapselung 80 angeordnet ist. Der erste Leiterrahmen 60 weist eine erste Mehrzahl von Zuleitungen 50 auf. Ein erster Halbleiterchip 70 ist über einer Einzelchipbefestigung oder einem Einzelchip-Paddle des ersten Leiterrahmens 60 angeordnet. Der erste Leiterrahmen 60 verbindet mit einem ersten Kontaktbereich, der sich auf einer ersten Seite 61 des ersten Halbleiterchips 70 befindet. Die entgegengesetzte zweite Seite 62 des ersten Halbleiterchips 70 ist mit einer Verkapselung bedeckt. Die erste Verkapselung 80 weist einen ersten Abschnitt 80A und einen zweiten Abschnitt 80B auf. Der erste Abschnitt 80A befindet sich direkt über dem ersten Halbleiterchip 70, während sich der zweite Abschnitt 80B seitlich angrenzend an den ersten Halbleiterchip 70 befindet. Der zweite Abschnitt 80B ist direkt von der Richtung der ersten Mehrzahl von Zuleitungen 50 entfernt angeordnet, so dass der erste Halbleiterchip 70 zwischen der ersten Mehrzahl von Zuleitungen 50 und dem zweiten Abschnitt 80B angeordnet ist. Wie dargestellt, ist der erste Abschnitt 80A dicker als der zweite Abschnitt 80B. Eine erste Öffnung 30 ist gemäß einer oder mehreren Ausführungsformen innerhalb der ersten Verkapselung 80 angeordnet. Die erste Öffnung 30 ist dafür ausgelegt, das Anbringen eines Kühlkörpers zu ermöglichen. Ein Kühlkörper kann beispielsweise unter Verwendung einer durch die erste Öffnung 30 angebrachten Schraube an der ersten Halbleitervorrichtung 10 befestigt werden.
  • Wiederum mit Bezug auf 2A sei bemerkt, dass die erste Verkapselung 80 eine erste gemeinsame Hauptfläche 81 für den ersten Abschnitt 80A und den zweiten Abschnitt 80B, beispielsweise zum Anbringen eines Kühlkörpers, aufweist. Die erste gemeinsame Hauptfläche 81 ist planar, um die Wärmeabfuhr vom ersten Halbleiterchip 70 zum Kühlkörper zu maximieren. Der erste Abschnitt 80A der ersten Verkapselung 80 weist eine erste Hauptfläche 82 auf, die über der zweiten Seite 62 des ersten Halbleiterchips 70 angeordnet ist. Der erste Abschnitt 80A umfasst eine erste Seitenwand mit einem ersten Seitenwandabschnitt 83 und einem zweiten Seitenwandabschnitt 84, woraus die erste Mehrzahl von Zuleitungen 50 vorsteht. Wie dargestellt, kann der erste Seitenwandabschnitt 83 in Bezug auf den zweiten Seitenwandabschnitt 84 geneigt sein. Der erste Abschnitt 80A erstreckt sich durch eine zweite Seitenwand, die einen ersten Seitenwandflächenabschnitt 85 und einen zweiten Seitenwandflächenabschnitt 86 aufweist, zum zweiten Abschnitt 80B. Verschiedene Ausführungsformen können ferner mehrere Seitenwandflächenabschnitte aufweisen.
  • Mit Bezug auf 2B, welche eine Schnittansicht von 1B ist, sei nun bemerkt, dass die zweite Halbleitervorrichtung 110 einen innerhalb einer zweiten Verkapselung 180 angeordneten zweiten Leiterrahmen 160 aufweist. Der zweite Leiterrahmen 160 weist eine zweite Mehrzahl von Zuleitungen 150 auf. Ein zweiter Halbleiterchip 170 ist über einer Einzelchipbefestigung oder einem Einzelchip-Paddle des zweiten Leiterrahmens 160 angeordnet. Der zweite Leiterrahmen 160 ist mit einem zweiten Kontaktbereich verbunden, der sich auf der ersten Seite 161 des zweiten Halbleiterchips 170 befindet. Die entgegengesetzte zweite Seite 162 des zweiten Halbleiterchips 170 ist mit einer zweiten Verkapselung 180 bedeckt. Die zweite Verkapselung 180 weist einen ersten Abschnitt 180A und einen zweiten Abschnitt 180B auf. Der erste Abschnitt 180A befindet sich direkt über dem zweiten Halbleiterchip 170, während sich der zweite Abschnitt 180B seitlich angrenzend an den zweiten Halbleiterchip 170 befindet. Der zweite Abschnitt 180B ist direkt von der Richtung der zweiten Mehrzahl von Zuleitungen 150 entfernt angeordnet, so dass der zweite Halbleiterchip 170 zwischen der zweiten Mehrzahl von Zuleitungen 150 und dem zweiten Abschnitt 180B angeordnet ist. Wie dargestellt, ist der erste Abschnitt 180A dicker als der zweite Abschnitt 180B. Eine zweite Öffnung 130 ist gemäß einer oder mehreren Ausführungsformen innerhalb der zweiten Verkapselung 180 angeordnet. Die zweite Öffnung 130 ist dafür ausgelegt, das Anbringen eines Kühlkörpers zu ermöglichen. Ein Kühlkörper kann beispielsweise unter Verwendung einer durch die zweite Öffnung 130 angebrachten Schraube an der zweiten Halbleitervorrichtung 110 befestigt werden.
  • Ähnlich sei mit Bezug auf 2B bemerkt, dass die zweite Verkapselung 180 eine zweite gemeinsame Hauptfläche 181 für den ersten Abschnitt 180A und den zweiten Abschnitt 180B, beispielsweise zum Anbringen eines Kühlkörpers, aufweist. Die zweite gemeinsame Hauptfläche 181 ist planar, um die Wärmeabfuhr vom zweiten Halbleiterchip 170 zu maximieren. Der erste Abschnitt 180A der zweiten Verkapselung 180 weist eine erste Hauptfläche 182 auf, die über der zweiten Seite 162 des zweiten Halbleiterchips 170 angeordnet ist. Der erste Abschnitt 180A umfasst eine erste Seitenwand mit einem ersten Seitenwandabschnitt 183 und einem zweiten Seitenwandabschnitt 184, woraus die zweite Mehrzahl von Zuleitungen 150 vorsteht. Wie dargestellt, kann der erste Seitenwandabschnitt 183 in Bezug auf den zweiten Seitenwandabschnitt 184 geneigt sein. Der erste Abschnitt 180A erstreckt sich durch eine zweite Seitenwand, die einen ersten Seitenwandflächenabschnitt 185 und einen zweiten Seitenwandflächenabschnitt 186 aufweist, zum zweiten Abschnitt 180B.
  • Gemäß verschiedenen Ausführungsformen können der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 eine Leistungshalbleitervorrichtung sein, die gemäß einer Ausführungsform eine diskrete Vorrichtung sein kann. Gemäß einer Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 eine Vorrichtung mit drei Anschlüssen in der Art eines Leistungs-Metall-Isolator-Halbleiter-Feldeffekttransistors (MISFET), eines Sperrschicht-Feldeffekttransistors (JFET), eines bipolaren Sperrschichttransistors (BJT), eines Bipolartransistors mit isoliertem Gate (IGBT) oder eines Thyristors. Gemäß einer oder mehreren Ausführungsformen sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 im Wesentlichen identische Vorrichtungen mit im Wesentlichen ähnlicher elektrischer Funktionalität und im Wesentlichen ähnlichen Materialeigenschaften und physikalischen Eigenschaften.
  • Gemäß verschiedenen Ausführungsformen können der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 Leistungschips aufweisen, die beispielsweise große Ströme (beispielsweise größer als 30 Ampere) ziehen. Gemäß verschiedenen Ausführungsformen sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 dafür ausgelegt, bei etwa 20 V bis etwa 1000 V zu arbeiten. Gemäß einer Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 dafür ausgelegt, bei etwa 20 V bis etwa 100 V zu arbeiten. Gemäß einer Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 dafür ausgelegt, bei etwa 100 V bis etwa 500 V zu arbeiten. Gemäß einer Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 dafür ausgelegt, bei etwa 500 V bis etwa 1000 V zu arbeiten. Gemäß verschiedenen Ausführungsformen sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 dafür ausgelegt, bei etwa 10 V bis etwa 10000 V zu arbeiten.
  • Gemäß einer Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 n-Kanal-MISFETs. Gemäß einer anderen Ausführungsform sind der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 p-Kanal-MISFETs. Gemäß einer oder mehreren Ausführungsformen können der erste Halbleiterchip 70 und der zweite Halbleiterchip 170 eine Mehrzahl von Vorrichtungen in der Art eines vertikalen MISFETs und einer Diode oder alternativ zweier durch einen Isolationsbereich getrennter MISFET-Vorrichtungen umfassen.
  • Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß verschiedenen Ausführungsformen kleiner als 150 µm sein. Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß verschiedenen Ausführungsformen kleiner als 100 µm sein. Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß verschiedenen Ausführungsformen kleiner als 50 µm sein.
  • Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß verschiedenen Ausführungsformen etwa 50 µm bis etwa 150 µm betragen. Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß einer Ausführungsform etwa 100 µm bis etwa 150 µm betragen. Die Dicke des ersten Halbleiterchips 70 und des zweiten Halbleiterchips 170 von der ersten Seite 61 zur zweiten Seite 62 kann gemäß einer Ausführungsform etwa 50 µm bis etwa 100 µm betragen.
  • 3, welche die 3A und 3B einschließt, zeigt eine Schnitt-Draufsicht der in 1 dargestellten Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung.
  • Wie in der Draufsicht der in 3A dargestellten ersten Halbleitervorrichtung 10 dargestellt ist, ist der erste Halbleiterchip 70 über einem Einzelchip-Paddle eines ersten Leiterrahmens 60 angeordnet. Die zweite Seite 62 des ersten Halbleiterchips 70 weist einen ersten Kontaktbereich 71, einen zweiten Kontaktbereich 72 und einen dritten Kontaktbereich 73 auf. Gemäß einer oder mehreren Ausführungsformen sind der erste Kontaktbereich 71 und der dritte Kontaktbereich 73 mit einem gleichen Bereich verbunden, so dass alternierende Kontakte zum ersten Halbleiterchip 70 gebildet sind. Beispielsweise sind gemäß einer Ausführungsform der erste Kontaktbereich 71 und der dritte Kontaktbereich 73 beide mit einem selben Source-Bereich eines Feldeffekttransistors verbunden. Gemäß einer anderen Ausführungsform sind der erste Kontaktbereich 71 und der dritte Kontaktbereich 73 beide mit einem selben Emitter-Bereich eines Transistors verbunden. Gemäß einer oder mehreren Ausführungsformen ist der zweite Kontaktbereich 72 mit einem Gate eines Transistors verbunden. Gemäß alternativen Ausführungsformen ist der zweite Kontaktbereich 72 mit einer Basis eines Transistors verbunden.
  • Eine erste Zwischenverbindung 91 verbindet den zweiten Kontaktbereich 72, der mit einem Gate/Basis-Bereich verbunden ist, mit einer ersten Gate/Basis-Zuleitung 51. Eine zweite Zwischenverbindung 92 verbindet den dritten Kontaktbereich 73, der mit einem Source/Emitter-Bereich verbunden ist, mit einer ersten Source/Emitter-Zuleitung 53. Wegen der durch die erste Source/Emitter-Zuleitung 53 gezogenen größeren Ströme kann die zweite Zwischenverbindung 92 gemäß einigen Ausführungsformen einen dickeren Draht als die erste Zwischenverbindung 91 aufweisen. Eine erste Drain/Kollektor-Zuleitung 52 ist durch das Einzelchip-Paddle des ersten Leiterrahmens 60 mit dem ersten Halbleiterchip 70 verbunden. Demgemäß hat die erste Halbleitervorrichtung 10 von links nach rechts auf der Seite der Zeichnung entlang der Richtung D1 die erste Sequenz der ersten Mehrzahl von Zuleitungen 50: die erste Gate/Basis-Zuleitung 51, die erste Drain/Kollektor-Zuleitung 52, gefolgt von der ersten Source/Emitter-Zuleitung 53.
  • Wie in der Draufsicht der in 3B dargestellten zweiten Halbleitervorrichtung 110 dargestellt ist, ist der zweite Halbleiterchip 170 über einem Einzelchip-Paddle eines zweiten Leiterrahmens 160 angeordnet. Die zweite Seite 162 des zweiten Halbleiterchips 170 weist einen ersten Kontaktstellenbereich 171, einen zweiten Kontaktstellenbereich 172 und einen dritten Kontaktstellenbereich 173 auf. Der Begriff Kontaktbereich in der ersten Halbleitervorrichtung 10 ist durch den Begriff Kontaktstellenbereich für die zweite Halbleitervorrichtung 110 ersetzt, um die entsprechenden Bereiche in den Figuren zu unterscheiden, wenngleich beide Bereiche eine ähnliche Funktionalität aufweisen können. Gemäß einer oder mehreren Ausführungsformen sind der erste Kontaktstellenbereich 171 und der dritte Kontaktstellenbereich 173 mit einem selben Bereich verbunden, so dass alternierende Kontakte zum zweiten Halbleiterchip 170 gebildet sind. Beispielsweise sind gemäß einer Ausführungsform der erste Kontaktstellenbereich 171 und der dritte Kontaktstellenbereich 173 beide mit einem selben Source-Bereich eines Feldeffekttransistors verbunden. Gemäß einer anderen Ausführungsform sind der erste Kontaktstellenbereich 171 und der dritte Kontaktstellenbereich 173 beide mit einem selben Emitter-Bereich eines Transistors verbunden. Gemäß einer oder mehreren Ausführungsformen ist der zweite Kontaktstellenbereich 172 mit einem Gate eines Transistors verbunden. Gemäß alternativen Ausführungsformen ist der zweite Kontaktstellenbereich 172 mit einer Basis eines Transistors verbunden.
  • Eine erste Zwischenverbindung 191 verbindet den zweiten Kontaktstellenbereich 172, der mit einem Gate/Basis-Bereich verbunden ist, mit einer zweiten Gate/Basis-Zuleitung 151. Eine zweite Zwischenverbindung 192 verbindet den ersten Kontaktstellenbereich 171, der mit einem Source/Emitter-Bereich verbunden ist, mit einer zweiten Source/Emitter-Zuleitung 153. Demgemäß vermeidet die zweite Zwischenverbindung 192 ein Kontaktieren der ersten Zwischenverbindung 191. Die zweite Zwischenverbindung 192 kann dicker als die erste Zwischenverbindung 191 sein. Eine zweite Drain/Kollektor-Zuleitung 152 ist durch das Einzelchip-Paddle des zweiten Leiterrahmens 160 mit dem zweiten Halbleiterchip 170 verbunden. Demgemäß hat die zweite Halbleitervorrichtung 110 von links nach rechts auf der Seite der Zeichnung entlang der Richtung D1 die zweite Sequenz der zweiten Mehrzahl von Zuleitungen 150: die zweite Source/Emitter-Zuleitung 153, die zweite Drain/Kollektor-Zuleitung 152, gefolgt von der zweiten Gate/Basis-Zuleitung 151. Mit anderen Worten ist die Anordnung der Gate/Basis-Zuleitung und der Source/Emitter-Zuleitung zwischen der ersten Halbleitervorrichtung 10 und der zweiten Halbleitervorrichtung 110 genau entgegengesetzt.
  • 4, welche die 4A bis 4D einschließt, zeigt eine Schnitt-Draufsicht der in 1 dargestellten Halbleitervorrichtungen gemäß einer alternativen Ausführungsform der Erfindung, wobei die 4A und 4B eine erste Ausführungsform zeigen und die 4C und 4D eine zweite Ausführungsform zeigen.
  • Wie in den 4A und 4B dargestellt ist, ersetzt ein einziger gemeinsamer Kontaktbereich die beiden Kontaktbereiche auf den Halbleiterchips. Demgemäß können Zwischenverbindungen an verschiedenen Stellen verbunden werden, während noch ein Kurzschließen vermieden wird. Mit Bezug auf 4A sei bemerkt, dass die erste Gate/Basis-Zuleitung 51 durch eine erste Zwischenverbindung 91 mit dem zweiten Kontaktbereich 72 verbunden ist, während die erste Source/Emitter-Zuleitung 53 mit dem ersten Kontaktbereich 71 verbunden ist. Ähnlich ist die zweite Gate/Basis-Zuleitung 151 durch eine erste Zwischenverbindung 191 mit dem zweiten Kontaktstellenbereich 172 verbunden, während die zweite Source/Emitter-Zuleitung 153 unter Verwendung einer zweiten Zwischenverbindung 192 mit dem ersten Kontaktstellenbereich 171 verbunden ist. Allerdings ist der Ort der zweiten Zwischenverbindung 92 vom Ort der zweiten Zwischenverbindung 192 verschieden, um ein Kreuzen und/oder Kurzschließen der Zwischenverbindungen zu verhindern.
  • Gemäß einigen Ausführungsformen können die Orte und die Form der Kontaktbereiche auf den aktiven Bereichen geändert werden, wie in den 4C und 4D dargestellt ist. Beispielsweise ist in 4D der zweite Kontaktstellenbereich 172 anders angeordnet als der zweite Kontaktbereich 72. Ähnlich hat in 4D der erste Kontaktstellenbereich 171 eine andere Form als der erste Kontaktbereich 71.
  • Wie unter Verwendung der 5 bis 7 beschrieben wird, können Ausführungsformen der Erfindung verwendet werden, um Halbleitermodule und Halbleiterkomponenten zu bilden, welche die in verschiedenen Ausführungsformen beschriebenen Halbleitervorrichtungen aufweisen.
  • 5, welche die 5A und 5B einschließt, zeigt ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 5A eine Projektionsansicht zeigt, während 5B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt.
  • Mit Bezug auf 5A sei bemerkt, dass die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110, die in vorhergehenden Ausführungsformen beschrieben wurden, an einer Leiterplatte 200 montiert werden können. Die Leiterplatte 200 kann Montagelöcher aufweisen, in welche die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110 eingeführt werden. Ein Kühlkörper 250 kann unterhalb der ersten Halbleitervorrichtung 10 und der zweiten Halbleitervorrichtung 110 montiert werden. Der Kühlkörper 250 kann gemäß einer Ausführungsform gemeinsam verwendet werden.
  • Die erste Mehrzahl von Zuleitungen 50 und die zweite Mehrzahl von Zuleitungen 150 kann vollständig durch die erste Seite 201 der Leiterplatte 200 eingeführt werden und von der zweiten Seite 202 der Leiterplatte gelötet werden. Die Leiterplatte 200 kann eine Umverteilungsschicht 210 aufweisen, die gemäß einer Ausführungsform an die zweite Seite 202 angrenzen kann. Gemäß einer anderen Ausführungsform kann die Umverteilungsschicht 210 an die erste Seite 201 angrenzen, oder sie kann gemäß einer anderen Ausführungsform innerhalb der Leiterplatte 200 angeordnet sein.
  • Wie in 5B dargestellt ist, sind die erste Gate/Basis-Zuleitung 51 in eine erste Leiterplattenöffnung 251A eingeführt, die erste Drain/Kollektor-Zuleitung 52 in eine zweite Leiterplattenöffnung 252A eingeführt und die erste Source/Emitter-Zuleitung 53 in eine dritte Leiterplattenöffnung 253A eingeführt. Ähnlich sind die zweite Gate/Basis-Zuleitung 151 in eine vierte Leiterplattenöffnung 251B, die zweite Drain/Kollektor-Zuleitung 152 in eine fünfte Leiterplattenöffnung 252B und die zweite Source/Emitter-Zuleitung 153 in eine sechste Leiterplattenöffnung 253B eingeführt.
  • Wie in 5B dargestellt ist, sind die erste Leiterplattenöffnung 251A durch eine erste Metallleitung 220 mit der vierten Leiterplattenöffnung 251B verbunden, die zweite Leiterplattenöffnung 252A durch eine zweite Metallleitung 230 mit der fünften Leiterplattenöffnung 252B verbunden und die dritte Leiterplattenöffnung 253A durch eine dritte Metallleitung 240 mit der sechsten Leiterplattenöffnung 253B verbunden.
  • Vorteilhafterweise sind gemäß verschiedenen Ausführungsformen die erste Metallleitung 220, die zweite Metallleitung 230 und die dritte Metallleitung 240 in derselben Metallebene gebildet. Falls die Anordnungen der Zuleitungen in der ersten Halbleitervorrichtung 10 und der zweiten Halbleitervorrichtung 110 dagegen identisch wären, müsste zumindest eine Metallleitung in einer anderen Metallebene ausgebildet sein, um ein Kurzschließen zu verhindern. Folglich muss die Leiterplatte bei herkömmlichen Entwürfen mindestens zwei Metallebenen aufweisen. Demgemäß ermöglichen Ausführungsformen der Erfindung die Verwendung einer einfacheren und damit kostengünstigeren Leiterplatte 200.
  • 6, welche die 6A und 6B einschließt, zeigt ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 6A eine seitliche Schnittansicht zeigt, während 6B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt.
  • Diese Ausführungsform zeigt eine Rücken-an-Rücken-Montage der Halbleitervorrichtungen, wodurch eine wirksame Packung ermöglicht ist. Es wird ein gemeinsamer Kühlkörper 250 verwendet, um Wärme sowohl aus einer ersten Halbleitervorrichtung 10 als auch einer zweiten Halbleitervorrichtung 110 zu entfernen. Wie bei früheren Ausführungsformen beschrieben, ist die Anordnung der Zuleitungen bei der ersten Mehrzahl von Zuleitungen 50 entgegengesetzt zu der Anordnung der Zuleitungen bei der zweiten Mehrzahl von Zuleitungen 150. Bei einer Rücken-an-Rücken-Montage, wie in 6A dargestellt ist, überlappt die erste Mehrzahl von Zuleitungen 50 daher die zweite Mehrzahl von Zuleitungen 150. Gemäß einer oder mehreren Ausführungsformen überlappen ein Abschnitt der ersten Gate/Basis-Zuleitung 51 einen Abschnitt der zweiten Gate/Basis-Zuleitung 151, ein Abschnitt der zweiten Drain/Kollektor-Zuleitung 52 einen Abschnitt der zweiten Drain/Kollektor-Zuleitung 152 und ein Abschnitt der dritten Source/Emitter-Zuleitung 53 einen Abschnitt der dritten Source/Emitter-Zuleitung 153.
  • Wie in 6B dargestellt ist, können die erste Gate/Basis-Zuleitung 51 in die erste Leiterplattenöffnung 251A eingeführt werden, die erste Drain/Kollektor-Zuleitung 52 in die zweite Leiterplattenöffnung 252A eingeführt werden und die erste Source/Emitter-Zuleitung 53 in die dritte Leiterplattenöffnung 253A eingeführt werden. Ähnlich können die zweite Gate/Basis-Zuleitung 151 in die vierte Leiterplattenöffnung 251B eingeführt werden, die zweite Drain/Kollektor-Zuleitung 152 in die fünfte Leiterplattenöffnung 252B eingeführt werden und die zweite Source/Emitter-Zuleitung 153 in die sechste Leiterplattenöffnung 253B eingeführt werden.
  • Weil die erste Gate/Basis-Zuleitung 51 die zweite Gate/Basis-Zuleitung 151 überlappt, kann eine gerade Metallleitung verwendet werden, um die Zuleitungen in der Leiterplatte 200 zu verbinden. Eine erste Metallleitung 220 ist zwischen die erste Gate/Basis-Zuleitung 51 und die zweite Gate/Basis-Zuleitung 151 geschaltet. Ähnlich ist eine zweite Metallleitung 230 zwischen die erste Drain/Kollektor-Zuleitung 52 und die zweite Drain/Kollektor-Zuleitung 152 geschaltet und ist eine dritte Metallleitung 240 zwischen die erste Source/Emitter-Zuleitung 53 und die zweite Source/Emitter-Zuleitung 153 geschaltet. Die erste Metallleitung 220, die zweite Metallleitung 230 und die dritte Metallleitung 240 sind in derselben dielektrischen Schicht angeordnet, und sie können innerhalb derselben Metallebene ausgebildet sein. Demgemäß können die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110 parallel geschaltet werden, ohne eine gedruckte Leiterplatte mit mehreren Metallebenen hinzuzufügen. Ferner wird die Parallelität erhalten, ohne differenzielle parasitäre Elemente in die Leitungen aufzunehmen.
  • 7, welche die 7A und 7B einschließt, zeigt ein Halbleitermodul gemäß einer Ausführungsform der Erfindung, wobei 7A eine seitliche Schnittansicht zeigt, während 7B eine Schnitt-Draufsicht durch eine Leiterplatte zeigt.
  • Gemäß einer alternativen Ausführungsform können die erste Mehrzahl von Zuleitungen 50 und die zweite Mehrzahl von Zuleitungen 150 miteinander verbunden werden und in derselben Öffnung einer Leiterplatte 200 angebracht werden. Wie gemäß früheren Ausführungsformen können die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110 in einer Rücken-an-Rücken-Konfiguration mit einem gemeinsamen Kühlkörper 250 angebracht werden. Wie in den 7A und 7B dargestellt ist, können die erste Gate/Basis-Zuleitung 51 und die zweite Gate/Basis-Zuleitung 151 in der ersten Leiterplattenöffnung 251 angebracht werden. Ähnlich können die erste Drain/Kollektor-Zuleitung 52 und die zweite Drain/Kollektor-Zuleitung 152 in der zweiten Leiterplattenöffnung 252 angebracht werden und die erste Source/Emitter-Zuleitung 53 und die zweite Source/Emitter-Zuleitung 153 in der dritten Leiterplattenöffnung 253 angebracht werden.
  • Demgemäß können ein oder mehrere diskrete Transistoren unter Verwendung der Leiterplatte 200 miteinander verbunden werden. Folglich ermöglichen Ausführungsformen der Erfindung eine Integration diskreter Komponenten auf der Schaltungsebene, wodurch sich die Möglichkeit bietet, Gehäuse mit mehreren diskreten Vorrichtungen unter Verwendung kleinerer diskreter Gehäuse zu bilden. Beispielsweise kann ein einziges Gehäuse, das zwei diskrete Transistoren aufweist, durch das in den 5 bis 7 dargestellte Modul ersetzt werden, in dem zwei getrennte Gehäuse, die jeweils einen diskreten Transistor aufweisen, an der Leiterplatte 200 miteinander verbunden werden können.
  • Die 8 bis 15 zeigen verschiedene Stufen der Herstellung einer Mehrzahl von Halbleitervorrichtungen gemäß Ausführungsformen der Erfindung.
  • Mit Bezug auf 8 sei bemerkt, dass ein Substrat 300 mit einem ersten aktiven Bereich 310 und einem zweiten aktiven Bereich 410 (gestrichelte Linien) gebildet wird. Gemäß einer oder mehreren Ausführungsformen können der erste aktive Bereich 310 und der zweite aktive Bereich 410 in getrennten Substraten gebildet werden. Gemäß einer Ausführungsform weisen der erste aktive Bereich 310 und der zweite aktive Bereich 410 einen oder mehrere dotierte Bereiche auf. Der erste und der zweite aktive Bereich 310 und 410 sind gemäß verschiedenen Ausführungsformen ähnlich dotiert, um ähnliche Vorrichtungen zu bilden. Gemäß einer oder mehreren Ausführungsformen bilden der erste und der zweite aktive Bereich 310 und 410 eine vertikale Halbleitervorrichtung mit einem vertikalen Stromfluss.
  • Gemäß verschiedenen Ausführungsformen können der erste und der zweite aktive Bereich 310 und 410 auf einem Siliciumsubstrat oder anderen Substraten von Halbleitermaterialien mit einer großen Bandlücke, wie SiC, GaN, GaAs, SbAs, AlN, CdSe, CdTe, ZnO, ZnS und anderen, gebildet werden. Eine oder mehrere Ausführungsformen der Erfindung können Vorrichtungen einschließen, die auf Verbindungshalbleitersubstraten gebildet sind, und sie können auch Vorrichtungen auf heteroepitaxialen Substraten einschließen. Alternativ können der erste und der zweite aktive Bereich 310 und 410 zumindest teilweise auf GaN gebildet werden, wobei es sich um GaN auf Saphir oder einem Siliciumsubstrat handeln kann.
  • Gemäß verschiedenen Ausführungsformen sind der erste und der zweite aktive Bereich 310 und 410 Teil einer Leistungshalbleitervorrichtung, die gemäß einer Ausführungsform eine diskrete Vorrichtung sein kann.
  • Mit Bezug auf 9 sei bemerkt, dass das Substrat 300 so über einem Träger 330 angeordnet wird, dass der erste aktive Bereich 310 und der zweite aktive Bereich 410 an den Träger 330 angrenzen. Der Träger 330 kann gemäß einer Ausführungsform unter Verwendung eines Klebstoffs physikalisch an dem Substrat 300 angebracht werden. Das Substrat 300 wird von einer ersten Dicke H1 ausgehend verdünnt. Das Verdünnen kann mechanisch, chemisch oder unter Verwendung einer Kombination davon ausgeführt werden. Gemäß einer Ausführungsform kann das Verdünnen unter Verwendung eines Schleifwerkzeugs 320 ausgeführt werden. Das Verdünnen kann beendet werden, nachdem der erste aktive Bereich 310 und der zweite aktive Bereich 410 erreicht wurden.
  • 10 zeigt die Halbleitervorrichtungen nach dem Verdünnungsprozess. 10 ist entlang der Tiefe der Vorrichtung in Bezug auf 9 vergrößert, um die aktiven Bereiche besser sichtbar zu machen.
  • Mit Bezug auf 10 sei bemerkt, dass nach dem Verdünnen Kontaktbereiche auf den freigelegten aktiven Bereichen gebildet werden. Die Dicke der Halbleitervorrichtungen entspricht einer zweiten Dicke H2, die kleiner als die erste Dicke H1 aus 9 nach dem Verdünnen ist.
  • Der erste aktive Bereich 310 weist einen ersten Kontaktbereich 71, einen zweiten Kontaktbereich 72 und einen dritten Kontaktbereich 73, die zuvor gebildet worden sein können, auf. Ein vierter Kontaktbereich 74 kann über dem freigelegten ersten aktiven Bereich 310 gebildet werden.
  • Ähnlich weist der zweite aktive Bereich 410 einen ersten Kontaktstellenbereich 171, einen zweiten Kontaktstellenbereich 172 und einen dritten Kontaktstellenbereich 173 auf, die zuvor gebildet worden sein können. Ein vierter Kontaktstellenbereich 174 kann über dem freigelegten zweiten aktiven Bereich 410 gebildet werden.
  • 11, welche die 11A und 11B einschließt, zeigt eine Schnitt-Draufsicht nach dem Anordnen der Halbleitervorrichtungen in Leiterrahmen gemäß einer Ausführungsform der Erfindung.
  • Mit Bezug auf 11A sei bemerkt, dass der erste Halbleiterchip 70 innerhalb eines ersten Leiterrahmens 60 angeordnet ist, während der zweite Halbleiterchip 170 innerhalb eines zweiten Leiterrahmens 160 angeordnet ist.
  • Der erste Leiterrahmen 60 weist eine erste Einzelchipbefestigung 65 und eine erste Mehrzahl von Zuleitungen 50 auf, während der zweite Leiterrahmen 160 eine zweite Einzelchipbefestigung 165 und eine zweite Mehrzahl von Zuleitungen 150 aufweist. Gemäß einer oder mehreren Ausführungsformen kann die erste Mehrzahl von Zuleitungen 50 eine erste Gate/Basis-Zuleitung 51, eine erste Drain/Kollektor-Zuleitung 52 und eine erste Source/Emitter-Zuleitung 53 aufweisen. Gemäß einer oder mehreren Ausführungsformen kann die zweite Mehrzahl von Zuleitungen 150 eine zweite Gate/Basis-Zuleitung 151, eine zweite Drain/Kollektor-Zuleitung 152 und eine zweite Source/Emitter-Zuleitung 153 aufweisen.
  • Die Zuleitungen aus der ersten und zweiten Mehrzahl von Zuleitungen 50 und 150 können verbunden werden, um während der Verarbeitung mechanische Stabilität bereitzustellen. Beispielsweise kann ein erstes Verbindungselement 311 verwendet werden, um die erste Mehrzahl von Zuleitungen 50 zusammen zu halten, während ein zweites Verbindungselement 312 verwendet werden kann, um die zweite Mehrzahl von Zuleitungen 150 zusammen zu halten.
  • 12, welche die 12A und 12B einschließt, zeigt eine Schnitt-Draufsicht der Halbleitervorrichtungen nach einem ersten Drahtbondprozess gemäß einer Ausführungsform der Erfindung.
  • Wie in 12A dargestellt ist, ist eine erste Zwischenverbindung 91 zwischen den zweiten Kontaktbereich 72 und die erste Gate/Basis-Zuleitung 51 geschaltet. Die erste Zwischenverbindung 91 kann gemäß einer Ausführungsform eine Drahtbondverbindung umfassen. Gemäß einer anderen Ausführungsform kann die erste Zwischenverbindung 91 aus anderen Typen von Zwischenverbindungen bestehen, wie Klammern, Metallstreifen und anderen. Ähnlich ist, wie in 12B dargestellt ist, eine erste Zwischenverbindung 191 zwischen den zweiten Kontaktstellenbereich 172 und die zweite Gate/Basis-Zuleitung 151 geschaltet. Die erste Zwischenverbindung 191 kann gemäß einer Ausführungsform eine Drahtbondverbindung umfassen. Gemäß einer anderen Ausführungsform kann die erste Zwischenverbindung 191 aus anderen Typen von Zwischenverbindungen bestehen, wie Klammern, Metallstreifen und anderen.
  • Wie in den 12A und 12B dargestellt ist, ist der erste Kontaktbereich 72, der mit einem Gate/Basis-Bereich eines Transistors verbunden ist, mit der Zuleitung links auf der Seite der Zeichnung verbunden, während der erste Kontaktstellenbereich 172, der auch mit einem Gate/Basis-Bereich eines Transistors verbunden ist, mit der Zuleitung rechts auf der Seite verbunden ist. Demgemäß ist die Sequenz der Zuleitungen in der zweiten Mehrzahl von Zuleitungen 150 gegenüber der Sequenz der Zuleitungen in der ersten Mehrzahl von Zuleitungen 50 umgekehrt.
  • 13, welche die 13A und 13B einschließt, zeigt eine Schnitt-Draufsicht der Halbleitervorrichtungen nach einem zweiten Drahtbondprozess gemäß einer Ausführungsform der Erfindung.
  • Wie in 13A dargestellt ist, ist eine zweite Zwischenverbindung 92 zwischen den dritten Kontaktbereich 73 und die erste Source/Emitter-Zuleitung 53 geschaltet. Die zweite Zwischenverbindung 92 kann gemäß einer Ausführungsform eine Drahtbondverbindung umfassen. Gemäß einer anderen Ausführungsform kann die zweite Zwischenverbindung 92 aus anderen Typen von Zwischenverbindungen bestehen, wie Klammern, Metallstreifen und anderen. Ähnlich ist, wie in 13B dargestellt ist, eine zweite Zwischenverbindung 192 zwischen den dritten Kontaktstellenbereich 173 und die zweite Source/Emitter-Zuleitung 153 geschaltet. Die zweite Zwischenverbindung 192 kann gemäß einer Ausführungsform eine Drahtbondverbindung umfassen. Gemäß einer anderen Ausführungsform kann die zweite Zwischenverbindung 192 aus anderen Typen von Zwischenverbindungen bestehen, wie Klammern, Metallstreifen und anderen.
  • 14, welche die 14A und 14B einschließt, zeigt eine Schnittansicht nach dem Kapseln der Halbleitervorrichtungen gemäß einer Ausführungsform der Erfindung.
  • Mit Bezug auf die 14A und 14B sei bemerkt, dass eine erste Verkapselung 80 um den ersten Halbleiterchip 70 gebildet ist und dass eine zweite Verkapselung 180 um den zweiten Halbleiterchip 170 gebildet ist.
  • Gemäß einer oder mehreren Ausführungsformen wird das Verkapselungsmaterial unter Verwendung eines Kompressionsformungsprozesses aufgebracht. Beim Kompressionsformen kann das Verkapselungsmaterial in einen Formhohlraum eingebracht werden, und der Formhohlraum wird dann geschlossen, um das Verkapselungsmaterial zu komprimieren. Das Kompressionsformen kann verwendet werden, wenn ein einziges Muster geformt wird. Wie in 14A dargestellt ist, wird der erste Leiterrahmen 60 mit dem ersten Halbleiterchip 70 in einem ersten Formwerkzeug 350A mit einem ersten Formhohlraum angeordnet. Ähnlich wird, wie in 14B dargestellt ist, der zweite Leiterrahmen 160 mit dem zweiten Halbleiterchip 170 innerhalb eines zweiten Formwerkzeugs 350B angeordnet. Das Verkapselungsmaterial kann in das erste Formwerkzeug 350A und das zweite Formwerkzeug 350B eingebracht werden. Das erste Formwerkzeug 350A und das zweite Formwerkzeug 350B können verwendet werden, um das Verkapselungsmaterial gemäß einer Ausführungsform zu komprimieren.
  • Gemäß einer alternativen Ausführungsform wird das Verkapselungsmaterial unter Verwendung eines Pressformungsprozesses aufgebracht. Gemäß anderen Ausführungsformen kann das Verkapselungsmaterial unter Verwendung von Spritzgießen, Granulatformen, Pulverformen oder Flüssigformen aufgebracht werden. Alternativ kann das Verkapselungsmaterial unter Verwendung von Druckprozessen in der Art eines Schablonendrucks oder eines Siebdrucks aufgebracht werden.
  • Gemäß verschiedenen Ausführungsformen umfasst das Verkapselungsmaterial ein dielektrisches Material, und es kann gemäß einer Ausführungsform eine Formmischung umfassen. Gemäß anderen Ausführungsformen kann das Verkapselungsmaterial ein Polymer, ein Biopolymer, ein faserimprägniertes Polymer (beispielsweise Kohle- oder Glasfasern in einem Harz), ein teilchengefülltes Polymer und andere organische Materialien umfassen. Gemäß einer oder mehreren Ausführungsformen kann das Verkapselungsmaterial ein nicht unter Verwendung einer Formmischung gebildetes Dichtungsmittel und Materialien, wie Epoxidharze und/oder Silikone, umfassen. Gemäß verschiedenen Ausführungsformen kann das Verkapselungsmaterial aus einem beliebigen geeigneten duroplastischen, thermoplastischen oder thermisch aushärtenden Material oder einem Laminat hergestellt werden. Das Verkapselungsmaterial kann gemäß einigen Ausführungsformen Füllmaterialien aufweisen. Gemäß einer Ausführungsform kann das Verkapselungsmaterial ein Epoxidmaterial und ein kleine Teilchen oder Glas aufweisendes Füllmaterial oder andere elektrisch isolierende mineralische Füllmaterialien, wie Aluminiumoxid, oder organische Füllmaterialien umfassen.
  • 15 zeigt die Halbleitervorrichtungen nach dem Entfernen aus den Formwerkzeugen gemäß einer Ausführungsform.
  • Das zuvor aufgebrachte Verkapselungsmaterial kann gehärtet werden, d.h. einem thermischen Prozess zur Härtung unterzogen werden, um eine hermetische Dichtung zu bilden, welche den Halbleiterchip schützt. Der Härtungsprozess härtet das Verkapselungsmaterial, wodurch ein Einzelsubstrat mit einer ersten Verkapselung 80, welche den ersten Leiterrahmen 60 und den ersten Halbleiterchip 70 hält, und ein anderes Substrat mit einer zweiten Verkapselung 180, welche den zweiten Leiterrahmen 160 und den zweiten Halbleiterchip 170 hält, gebildet werden.
  • Um einen Kurzschluss zwischen den Anschlussstiften zu verhindern, können die erste Halbleitervorrichtung 10, die gebildet wird, und die zweite Halbleitervorrichtung 110, die gebildet wird, von den Formwerkzeugen entfernt und über einer Tragstruktur 360 angeordnet werden. Gemäß einer Ausführungsform können die erste und die zweite Halbleitervorrichtung 10 und 110 wärmebehandelt werden, um das Verkapselungsmaterial zu härten, um eine erste Verkapselung 80 und eine zweite Verkapselung 180 zu bilden. Gemäß einer Ausführungsform kann das Härten gleichzeitig, beispielsweise im selben Los, ausgeführt werden. Gemäß einer anderen Ausführungsform kann das Härten in derselben Wärmebehandlungskammer ausgeführt werden, wobei beispielsweise die erste Halbleitervorrichtung 10 innerhalb der Wärmebehandlungseinheit 370 angeordnet werden kann und dann die zweite Halbleitervorrichtung 110 innerhalb der Wärmebehandlungseinheit 370 wärmebehandelt werden kann. Gemäß verschiedenen Ausführungsformen kann das Härten unterhalb von 350 °C und gemäß einer Ausführungsform zwischen etwa 250 °C und etwa 300 °C ausgeführt werden.
  • Das erste und das zweite Verbindungselement 311 und 312 (auch zuvor in 13 dargestellt) können entfernt werden (beispielsweise mechanisch unter Verwendung einer Säge), um die erste Halbleitervorrichtung 10 und die zweite Halbleitervorrichtung 110 zu bilden, wie in den 1 bis 3 und/oder 4 dargestellt ist.
  • Wenngleich diese Erfindung mit Bezug auf erläuternde Ausführungsformen beschrieben wurde, sollte diese Beschreibung nicht in einem einschränkenden Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der als Beispiel dienenden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten auf dem Gebiet beim Lesen der Beschreibung einfallen. Beispielsweise können die in 1 beschriebenen Ausführungsformen mit den in den 4 bis 7 beschriebenen Ausführungsformen kombiniert werden. Es ist daher vorgesehen, dass die anliegenden Ansprüche all diese Modifikationen oder Ausführungsformen einschließen.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile detailliert beschrieben wurden, ist zu verstehen, dass hier verschiedene Änderungen, Austauschungen und Modifikationen vorgenommen werden können, ohne vom Gedanken und vom Schutzumfang der durch die anliegenden Ansprüche definierten Erfindung abzuweichen. Beispielsweise werden Fachleute leicht verstehen, dass viele der hier beschriebenen Merkmale, Funktionen, Prozesse und Materialien geändert werden können, während innerhalb des Schutzumfangs der vorliegenden Erfindung geblieben wird.
  • Überdies sollte der Schutzumfang der vorliegenden Erfindung nicht als auf die jeweiligen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Beschreibung dargelegt sind, eingeschränkt verstanden werden. Durchschnittsfachleute werden anhand der Offenbarung der vorliegenden Erfindung leicht verstehen, dass Prozesse, Maschinen, Herstellungsverfahren, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte, ob gegenwärtig existierend oder später zu entwickelnd, welche im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden hier beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden können. Demgemäß sollen die anliegenden Ansprüche innerhalb ihres Schutzumfangs solche Prozesse, Maschinen, Herstellungsverfahren, Stoffzusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (37)

  1. Halbleitermodul, welches Folgendes aufweist: – eine erste Halbleitervorrichtung mit einer ersten Mehrzahl von Zuleitungen, einschließlich einer ersten Gate/Basis-Zuleitung, einer ersten Drain/Kollektor-Zuleitung und einer ersten Source/Emitter-Zuleitung, – eine zweite Halbleitervorrichtung mit einer zweiten Mehrzahl von Zuleitungen, einschließlich einer zweiten Gate/Basis-Zuleitung, einer zweiten Drain/Kollektor-Zuleitung und einer zweiten Source/Emitter-Zuleitung, und – eine Leiterplatte mit einer Mehrzahl von Anbringungslöchern, wobei jede von der ersten Mehrzahl von Zuleitungen und der zweiten Mehrzahl von Zuleitungen in einem jeweiligen von der Mehrzahl von Anbringungslöchern angebracht ist, wobei bei der Mehrzahl von Anbringungslöchern ein erster Abstand von der ersten Gate/Basis-Zuleitung zu der zweiten Gate/Basis-Zuleitung von einem zweiten Abstand von der ersten Source/Emitter-Zuleitung zu der zweiten Source/Emitter-Zuleitung verschieden ist
  2. Halbleitermodul nach Anspruch 1, wobei die erste Gate/Basis-Zuleitung elektrisch mit der zweiten Gate/Basis-Zuleitung verbunden ist, die erste Source/Emitter-Zuleitung elektrisch mit der zweiten Source/Emitter-Zuleitung verbunden ist und die erste Drain/Kollektor-Zuleitung mit der zweiten Drain/Kollektor-Zuleitung verbunden ist.
  3. Halbleitermodul nach Anspruch 1, wobei ein dritter Abstand zwischen der ersten Drain/Kollektor-Zuleitung und der zweiten Drain/Kollektor-Zuleitung an der Mehrzahl von Anbringungslöchern von dem ersten Abstand verschieden ist.
  4. Halbleitermodul nach Anspruch 3, wobei der dritte Abstand von dem zweiten Abstand verschieden ist.
  5. Halbleitermodul nach Anspruch 1, wobei die erste Source/Emitter-Zuleitung an die zweite Source/Emitter-Zuleitung angrenzt und wobei der erste Abstand größer als der zweite Abstand ist.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 5, welches ferner eine in der Leiterplatte angeordnete Umverteilungsschicht aufweist, wobei die Umverteilungsschicht eine erste Metallleitung, welche die erste Gate/Basis-Zuleitung mit der zweiten Gate/Basis-Zuleitung verbindet, eine zweite Metallleitung, welche die erste Drain/Kollektor-Zuleitung mit der zweiten Drain/Kollektor-Zuleitung verbindet, und eine dritte Metallleitung, welche die erste Source/Emitter-Zuleitung mit der zweiten Source/Emitter-Zuleitung verbindet, aufweist.
  7. Halbleitermodul nach Anspruch 6, wobei die erste Metallleitung, die zweite Metallleitung und die dritte Metallleitung in derselben vertikalen Metallebene in der Umverteilungsschicht angeordnet sind.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 7, welches ferner einen Kühlkörper aufweist, der unterhalb der ersten Halbleitervorrichtung und der zweiten Halbleitervorrichtung angeordnet ist.
  9. Halbleitermodul, welches Folgendes aufweist: – eine erste Halbleitervorrichtung mit einer ersten diskreten Komponente und einer ersten Mehrzahl von Zuleitungen, die in einer ersten Sequenz angeordnet sind, wobei die erste Mehrzahl von Zuleitungen eine erste Gate/Basis-Zuleitung aufweist, und – eine zweite Halbleitervorrichtung mit einer zweiten diskreten Komponente und einer zweiten Mehrzahl von Zuleitungen, die in einer zweiten Sequenz angeordnet sind, wobei die zweite Mehrzahl von Zuleitungen eine zweite Gate/Basis-Zuleitung aufweist, wobei der Ort der ersten Gate/Basis-Zuleitung in der ersten Sequenz vom Ort der zweiten Gate/Basis-Zuleitung in der zweiten Sequenz verschieden ist und wobei die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung im Wesentlichen die gleichen Gehäuseabmessungen aufweisen.
  10. Halbleitermodul nach Anspruch 9, wobei die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung durch eine Leiterplatte parallel geschaltet sind.
  11. Halbleitermodul nach einem der Ansprüche 9 oder 10, wobei die erste diskrete Komponente einen diskreten Bipolartransistor mit isoliertem Gate aufweist und wobei die zweite diskrete Komponente auch einen diskreten Bipolartransistor mit isoliertem Gate aufweist.
  12. Halbleitermodul nach einem der Ansprüche 9 oder 10, wobei die erste diskrete Komponente einen diskreten Metall-Isolator-Feldeffekttransistor aufweist und wobei die zweite diskrete Komponente auch einen diskreten Metall-Isolator-Feldeffekttransistor aufweist.
  13. Halbleitermodul nach einem der Ansprüche 9 bis 12, wobei die erste Sequenz die erste Gate/Basis-Zuleitung, gefolgt von einer ersten Drain/Kollektor-Zuleitung, gefolgt von einer ersten Source/Emitter-Zuleitung, aufweist und wobei die zweite Sequenz eine zweite Source/Emitter-Zuleitung, gefolgt von einer zweiten Drain/Kollektor-Zuleitung, gefolgt von einer zweiten Gate/Basis-Zuleitung, aufweist.
  14. Halbleitermodul nach einem der Ansprüche 9 bis 12, wobei die erste Sequenz die erste Gate/Basis-Zuleitung, gefolgt von einer ersten Drain/Kollektor-Zuleitung, gefolgt von einer ersten Source/Emitter-Zuleitung, aufweist und wobei die zweite Sequenz eine zweite Source/Emitter-Zuleitung, gefolgt von einer zweiten Gate/Basis-Zuleitung, gefolgt von einer zweiten Drain/Kollektor-Zuleitung, aufweist.
  15. Halbleitermodul nach einem der Ansprüche 9 bis 12, wobei die erste Sequenz die erste Gate/Basis-Zuleitung, gefolgt von einer ersten Drain/Kollektor-Zuleitung, gefolgt von einer ersten Source/Emitter-Zuleitung, aufweist und wobei die zweite Sequenz eine zweite Drain/Kollektor-Zuleitung, gefolgt von einer zweiten Gate/Basis-Zuleitung, gefolgt von einer zweiten Source/Emitter-Zuleitung, aufweist.
  16. Halbleitermodul nach einem der Ansprüche 9 bis 12, wobei die erste Sequenz die erste Gate/Basis-Zuleitung, gefolgt von einer ersten Drain/Kollektor-Zuleitung, gefolgt von einer ersten Source/Emitter-Zuleitung, aufweist und wobei die zweite Sequenz eine zweite Drain/Kollektor-Zuleitung, gefolgt von einer zweiten Source/Emitter-Zuleitung, gefolgt von einer zweiten Gate/Basis-Zuleitung, aufweist.
  17. Halbleitermodul nach einem der Ansprüche 9 bis 16, welches ferner Folgendes aufweist: – eine erste Mehrzahl diskreter Halbleitervorrichtungen mit einer Mehrzahl in der ersten Sequenz angeordneter Zuleitungen und – eine zweite Mehrzahl diskreter Halbleitervorrichtungen mit einer Mehrzahl in der zweiten Sequenz angeordneter Zuleitungen.
  18. Halbleitermodul, welches Folgendes aufweist: – eine erste Halbleitervorrichtung mit einer ersten Mehrzahl von Zuleitungen, wobei die erste Halbleitervorrichtung eine Kühlkörperseite aufweist, die dafür ausgelegt ist, dass an ihr ein Kühlkörper angebracht wird, und – eine zweite Halbleitervorrichtung mit einer zweiten Mehrzahl von Zuleitungen, wobei die zweite Halbleitervorrichtung eine Kühlkörperseite aufweist, die dafür ausgelegt ist, dass an ihr ein Kühlkörper angebracht wird, wobei die Kühlkörperseite der ersten Halbleitervorrichtung der Kühlkörperseite der zweiten Halbleitervorrichtung zugewandt ist.
  19. Halbleitermodul nach Anspruch 18, welches ferner einen gemeinsamen Kühlkörper aufweist, der zwischen der Kühlkörperseite der ersten Halbleitervorrichtung und der Kühlkörperseite der zweiten Halbleitervorrichtung angeordnet ist.
  20. Halbleitermodul nach einem der Ansprüche 18 oder 19, wobei die erste Mehrzahl von Zuleitungen eine erste Gate/Basis-Zuleitung, eine erste Drain/Kollektor-Zuleitung und eine erste Source/Emitter-Zuleitung aufweist und wobei die zweite Mehrzahl von Zuleitungen eine zweite Gate/Basis-Zuleitung, eine zweite Drain/Kollektor-Zuleitung und eine zweite Source/Emitter-Zuleitung aufweist.
  21. Halbleitermodul nach Anspruch 20, wobei die erste Gate/Basis-Zuleitung mit der zweiten Gate/Basis-Zuleitung verbunden ist, die erste Source/Emitter-Zuleitung mit der zweiten Source/Emitter-Zuleitung verbunden ist und die erste Drain/Kollektor-Zuleitung mit der zweiten Drain/Kollektor-Zuleitung verbunden ist.
  22. Halbleitermodul nach Anspruch 20, wobei die erste Gate/Basis-Zuleitung und die zweite Gate/Basis-Zuleitung entlang einer ersten Leitung orientiert sind, die erste Drain/Kollektor-Zuleitung und die zweite Drain/Kollektor-Zuleitung entlang einer zweiten Leitung orientiert sind und die erste Leitung im Wesentlichen parallel zur zweiten Leitung ist.
  23. Halbleitermodul nach Anspruch 22, wobei die erste Source/Emitter-Zuleitung und die zweite Source/Emitter-Zuleitung entlang einer dritten Leitung orientiert sind und die erste Leitung, die zweite Leitung und die dritte Leitung im Wesentlichen parallel zueinander sind.
  24. Halbleitermodul nach Anspruch 20, welches ferner eine Leiterplatte mit einer Mehrzahl von Anbringungslöchern aufweist, wobei die erste Mehrzahl von Zuleitungen und die zweite Mehrzahl von Zuleitungen in der Mehrzahl von Anbringungslöchern angebracht sind.
  25. Halbleitermodul nach Anspruch 24, welches ferner Folgendes aufweist: – eine erste Metallleitung, die in der Leiterplatte angeordnet ist, wobei die erste Metallleitung die erste Gate/Basis-Zuleitung mit der zweiten Gate/Basis-Zuleitung verbindet, und – eine zweite Metallleitung, die in der Leiterplatte angeordnet ist, wobei die zweite Metallleitung die erste Drain/Kollektor-Zuleitung mit der zweiten Drain/Kollektor-Zuleitung verbindet und wobei die erste Metallleitung im Wesentlichen parallel zur zweiten Metallleitung ist.
  26. Halbleitermodul nach Anspruch 25, wobei die erste Metallleitung und die zweite Metallleitung in derselben vertikalen Metallebene in der Leiterplatte angeordnet sind.
  27. Halbleitermodul nach Anspruch 25, welches ferner Folgendes aufweist: – eine dritte Metallleitung, die in der Leiterplatte angeordnet ist, wobei die dritte Metallleitung die erste Source/Emitter-Zuleitung mit der zweiten Source/Emitter-Zuleitung verbindet, wobei die dritte Metallleitung im Wesentlichen parallel zur zweiten Metallleitung ist.
  28. Halbleitermodul nach Anspruch 27, wobei die erste Metallleitung, die zweite Metallleitung und die dritte Metallleitung in derselben vertikalen Metallebene in der Leiterplatte angeordnet sind.
  29. Halbleitermodul nach Anspruch 25, wobei die erste Halbleitervorrichtung und die zweite Halbleitervorrichtung Durchgangsloch-Transistor-Umriss-Gehäuse sind.
  30. Halbleitermodul nach Anspruch 25, wobei jede von der ersten Halbleitervorrichtung und der zweiten Halbleitervorrichtung eine diskrete Leistungshalbleitervorrichtung umfasst.
  31. Halbleitermodul nach Anspruch 25, wobei jede von der ersten Halbleitervorrichtung und der zweiten Halbleitervorrichtung einen diskreten Metall-Isolator-Feldeffekttransistor oder einen diskreten Bipolartransistor mit isoliertem Gate umfasst.
  32. Verfahren zum Herstellen von Halbleitergehäusen, welches folgende Schritte aufweist: – Bereitstellen einer ersten Halbleitervorrichtung mit einem ersten Typ einer diskreten Komponente, die einen ersten Gate/Basis-Kontaktbereich aufweist, – Bereitstellen einer zweiten Halbleitervorrichtung mit dem ersten Typ einer diskreten Komponente, die einen zweiten Gate/Basis-Kontaktbereich aufweist, – Anordnen der ersten Halbleitervorrichtung über einem ersten Leiterrahmen mit einer ersten Zuleitung und einer zweiten Zuleitung in einer ersten Sequenz in Bezug auf einen ersten Bezugsrahmen der ersten Halbleitervorrichtung, – Anordnen der zweiten Halbleitervorrichtung über einem zweiten Leiterrahmen mit einer ersten Zuleitung und einer zweiten Zuleitung in einer zweiten Sequenz in Bezug auf einen zweiten Bezugsrahmen der zweiten Halbleitervorrichtung, wobei die erste Sequenz der zweiten Sequenz gleicht, wobei der erste Bezugsrahmen dem zweiten Bezugsrahmen gleicht, – Verbinden des ersten Gate/Basis-Kontaktbereichs mit der ersten Zuleitung des ersten Leiterrahmens und – Verbinden des zweiten Gate/Basis-Kontaktbereichs mit der zweiten Zuleitung des zweiten Leiterrahmens.
  33. Verfahren nach Anspruch 32, welches ferner folgende Schritte aufweist: – Bilden einer ersten Verkapselung an einem ersten Leiterrahmen und – Bilden einer zweiten Verkapselung an einem zweiten Leiterrahmen.
  34. Verfahren nach Anspruch 32, welches ferner Folgendes aufweist: – Unterziehen der ersten Halbleitervorrichtung und der zweiten Halbleitervorrichtung einer Behandlung in einer Prozesskammer.
  35. Verfahren nach Anspruch 34, wobei die Behandlung eine Wärmebehandlung ist.
  36. Verfahren nach Anspruch 32, wobei beim Bereitstellen einer ersten Halbleitervorrichtung und beim Bereitstellen einer zweiten Halbleitervorrichtung eine gemeinsame Prozesskammer für mindestens einen Prozessschritt verwendet wird.
  37. Verfahren nach Anspruch 32, wobei beim Bereitstellen einer ersten Halbleitervorrichtung und beim Bereitstellen einer zweiten Halbleitervorrichtung in einem selben Waferlos verarbeitet wird.
DE102013106113A 2012-06-14 2013-06-12 Halbleitermodule und Verfahren zu ihrer Herstellung Ceased DE102013106113A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/517,654 2012-06-14
US13/517,654 US8766430B2 (en) 2012-06-14 2012-06-14 Semiconductor modules and methods of formation thereof

Publications (1)

Publication Number Publication Date
DE102013106113A1 true DE102013106113A1 (de) 2013-12-19

Family

ID=49668158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106113A Ceased DE102013106113A1 (de) 2012-06-14 2013-06-12 Halbleitermodule und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US8766430B2 (de)
CN (1) CN103515346A (de)
DE (1) DE102013106113A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110655A1 (de) * 2015-07-02 2017-01-05 Infineon Technologies Austria Ag Elektronische Vorrichtung und Verfahren zum Herstellen derselben

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041172B1 (en) * 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
US9806009B2 (en) * 2014-01-09 2017-10-31 Hitachi Automotive Systems, Ltd. Semiconductor device and power converter using the same
JP6535509B2 (ja) * 2014-05-12 2019-06-26 ローム株式会社 半導体装置
JP2016197932A (ja) * 2015-04-02 2016-11-24 富士電機株式会社 半導体装置
US10264668B2 (en) 2016-10-24 2019-04-16 Hamilton Sundstrand Corporation Component vertical mounting
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
CN109979884A (zh) * 2017-12-28 2019-07-05 黄斐琪 功率晶片覆晶封装结构及其封装方法
US11258270B2 (en) * 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
JP7519956B2 (ja) * 2021-05-28 2024-07-22 三菱電機株式会社 スイッチング装置、半導体装置、およびスイッチング装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404214A (en) 1967-07-17 1968-10-01 Alloys Unltd Inc Flat package for semiconductors
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
JPS60124848A (ja) 1983-12-08 1985-07-03 Hitachi Chem Co Ltd 半導体類のパッケ−ジ構造
JPS6155946A (ja) 1984-08-27 1986-03-20 Hitachi Chem Co Ltd 半導体類のパツケ−ジ構造
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
US4899255A (en) * 1988-07-25 1990-02-06 Motorola Inc. Heat sink clip and assembly and method of manufacture
JPH02138766A (ja) 1988-08-06 1990-05-28 Mitsubishi Electric Corp 電子部品のパツケージ構造
GB2274738A (en) 1993-01-30 1994-08-03 Digital Equipment Int Cooling for 3-D semiconductor packages
JPH099644A (ja) 1995-06-21 1997-01-10 Fuji Electric Co Ltd 電力用半導体装置
US5998227A (en) 1996-02-01 1999-12-07 International Rectifier Corporation IGBT and free-wheeling diode combination
DE19615112A1 (de) 1996-04-17 1997-10-23 Asea Brown Boveri Leistungshalbleiterbauelement
JPH10189870A (ja) 1996-10-29 1998-07-21 Toshiba Corp 半導体チップおよびそれを用いた半導体装置
JP4014652B2 (ja) 1997-07-19 2007-11-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
JP2930074B1 (ja) 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
US20050264998A1 (en) * 2004-05-25 2005-12-01 3M Innovative Properties Company Heat sink assembly
US7289332B2 (en) * 2004-06-16 2007-10-30 Liberty University Mirror image electrical packages and system for using same
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
US7443014B2 (en) * 2005-10-25 2008-10-28 Infineon Technologies Ag Electronic module and method of assembling the same
TW200846881A (en) * 2007-05-18 2008-12-01 Acbel Polytech Inc Mounting device for chips and heat dissipating fins
WO2009008457A1 (ja) 2007-07-09 2009-01-15 Jfe Precision Corporation 電子部品用放熱部品、電子部品用ケース、電子部品用キャリアおよび電子部品用パッケージ
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
DE102007042998A1 (de) 2007-09-10 2009-03-26 Continental Automotive Gmbh Elektronische Schaltungsanordnung mit einer von der verbauten Lage funktional unabhängigen Wärmesenke, sowie Wärmesenke dafür
US20090127677A1 (en) * 2007-11-21 2009-05-21 Gomez Jocel P Multi-Terminal Package Assembly For Semiconductor Devices
US8067841B2 (en) 2008-02-25 2011-11-29 Infineon Technologies Ag Semiconductor devices having a resin with warpage compensated surfaces
JP5467799B2 (ja) 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110655A1 (de) * 2015-07-02 2017-01-05 Infineon Technologies Austria Ag Elektronische Vorrichtung und Verfahren zum Herstellen derselben
US9748116B2 (en) 2015-07-02 2017-08-29 Infineon Technologies Austria Ag Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
US8766430B2 (en) 2014-07-01
CN103515346A (zh) 2014-01-15
US20130334677A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102013102973A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102021125094B4 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final