DE102018221124A1 - Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe - Google Patents

Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe Download PDF

Info

Publication number
DE102018221124A1
DE102018221124A1 DE102018221124.8A DE102018221124A DE102018221124A1 DE 102018221124 A1 DE102018221124 A1 DE 102018221124A1 DE 102018221124 A DE102018221124 A DE 102018221124A DE 102018221124 A1 DE102018221124 A1 DE 102018221124A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
chip
integration module
power
inner electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018221124.8A
Other languages
English (en)
Inventor
Han Sin CHO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Autron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Autron Co Ltd filed Critical Hyundai Autron Co Ltd
Publication of DE102018221124A1 publication Critical patent/DE102018221124A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Abstract

Vorgesehen ist ein Leistungschip-Integrationsmodul, welches aufweist: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; eine Verdrahtungsschicht, die an einer oberen Oberfläche oder einer unteren Oberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist, um den ersten Halbleiterchip und den zweiten Halbleiterchip elektrisch zu verbinden; eine innere Elektrode, die sich von einem inneren Elektrodenkissen an einer oberen Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips und Kombination davon zu einem externen Lötkissen an einer Installationsoberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips erstreckt; und ein erstes Formteil in einer Form, die mindestens einen Abschnitt des ersten Halbleiterchips, des zweiten Halbleiterchips und der inneren Elektrode umgibt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Leistungschip-Integrationsmodul, ein Herstellungsverfahren dafür und eine doppelseitige Kühlleistungsmodul-Baugruppe und insbesondere auf ein Leistungschip-Integrationsmodul, das in der Lage ist die Anzahl von Komponenten während der Montage zu reduzieren, da integrierte Chips im Voraus hergestellt werden und die Fehlerrate des Produkts verringern, wodurch die Ausbeute und die Produktivität erheblich verbessert werden, ein Herstellungsverfahren dafür, und eine doppelseitige Kühlleistungsmodul-Baugruppe.
  • Beschreibung des Stands der Technik
  • Ein Leistungsmodul für einen Motorantrieb wird für umweltfreundliche Fahrzeuge wie Hybridfahrzeuge, Elektrofahrzeuge und Brennstoffzellenfahrzeuge verwendet. Im Falle eines umweltfreundlichen Fahrzeuge wird ein Permanentmagnetmotor als Motorantriebsmittel verwendet, und ein Motor wird durch eine Dreiphasenwechselspannung über ein Pulsweitenmodulationssignal (PWM-Signal) angetrieben.
  • Nachdem mehrere Halbleiterchips auf einer Schaufel montiert sind, bei dem es sich um einen Chipbefestigungsbereich in einem Leitungsrahmen handelt, werden die Chips und der Leitungsrahmen unter Verwendung einer Verdrahtung elektrisch miteinander verbunden und mit einem Dichtungsteil wie etwa einer Epoxidharzformmasse abgedichtet (EMV), so dass eine Leistungsmodulbaugruppe im Allgemeinen eine Struktur zum Schutz des Inneren aufweisen kann.
  • Derartige herkömmliche Leistungsmodulbaugruppen weisen jedoch viele Probleme auf. Da zum Beispiel die Anzahl der Komponenten, die zum Zeitpunkt der Montage montiert werden sollen, so groß ist, werden eine Montagezeit und Montagekosten stark verbraucht. Da für jeden Montageschritt eine separate Vorrichtung erforderlich ist, wird außerdem viel Zeit und Arbeitskraft für das Installieren und Stapeln der Vorrichtung benötigt. Darüber hinaus werden die Chips während des Trennvorgangs nach dem Löten beschädigt.
  • Ferner gibt es Probleme, dass der Draht im Trend zum Ausdünnen der Packungsdicke dichter oder länger wird, um die Wärmewiderstandseigenschaft zu verbessern, wodurch ein Drahtkurzschlussphänomen verursacht wird oder ein Schaltverlust aufgrund einer hohen Störinduktivität erhöht wird.
  • Zusätzlich gibt es in Bezug auf die Leistungsmodulbaugruppe des Typs mit doppelseitiger Kühlung, da die Metallschicht direkt auf dem Chip ausgebildet wird, Probleme, dass sich die thermische Belastung beim Thermoschocktest auf dem Chip konzentriert und der Chip beschädigt wird.
  • DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung soll ein Leistungschip-Integrationsmodul, ein Herstellungsverfahren dafür und eine doppelseitige Kühlleistungsmodul-Baugruppe vorsehen. In Bezug auf das Leistungschip-Integrationsmodul ist es durch Integration einer Vielzahl von Halbleiterchips in ein einzelnes Modul möglich, die Anzahl der Komponenten bei der Montage zu reduzieren und die Montagezeit und die Montagekosten zu reduzieren. Da für jeden Montageschritt keine separate Spannvorrichtung erforderlich ist, kann außerdem die zum Installieren oder Stapeln der Spannvorrichtung benötigte Zeit und Arbeitskraft reduziert werden, und das Integrationsmodul kann in einer Baugruppenform geschützt werden, um die Haltbarkeit und Festigkeit des Produkts zu verbessern. Da das Integrationsmodul, das in Form einer Baugruppe verifiziert wird, abschließend zusammengebaut werden kann, kann die Produktivität erhöht werden, indem die Ausbeute der Modulanordnung verbessert wird, und Verdrahtungsschichten oder Metallschichten auf den Chips können thermische und physikalische Spannungen abbauen. Darüber hinaus ist es möglich, das Kurzschlussphänomen und die Störinduktivität durch den vorhandenen Draht zu verhindern, wodurch die Schalteffizienz verbessert wird, und es ist möglich, die Wärmewiderstandseigenschaften durch Verwendung eines integralen Abstandshalters zu verbessern. Diese Probleme sind jedoch veranschaulichend und der Umfang der vorliegenden Erfindung ist nicht darauf beschränkt.
  • Eine Ausführungsform des erfinderischen Konzepts sieht ein Leistungschip-Integrationsmodul vor, welches aufweist: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; eine Verdrahtungsschicht, die an einer oberen Oberfläche oder einer unteren Oberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist, um den ersten Halbleiterchip und den zweiten Halbleiterchip elektrisch zu verbinden; eine innere Elektrode, die sich von einem inneren Elektrodenkissen an einer oberen Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips und Kombinationen davon zu einem externen Lötkissen an einer Installationsoberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips erstreckt; und ein erstes Formteil in einer Form, die mindestens einen Abschnitt des ersten Halbleiterchips, des zweiten Halbleiterchips und der inneren Elektrode umgibt.
  • In einer Ausführungsform kann die innere Elektrode aufweisen: einen horizontalen Abschnitt, der horizontal entlang einer oberen Oberfläche der Verdrahtungsschicht, des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist; und einen vertikalen Abschnitt, der sich von dem horizontalen Abschnitt zu dem Lötkissen in einer vertikalen Richtung erstreckt.
  • Um als Wärmeübertragungspfad über die Verdrahtungsschicht und/oder den ersten Halbleiterchip und/oder den zweiten Halbleiterchip und Kombinationen davon zu dienen, kann das erste Formteil mit einem Durchgangsfensterabschnitt versehen sein, um eine obere Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips freizulegen.
  • In einer Ausführungsform kann ein Lot oder eine Lötpaste auf mindestens einen Abschnitt des Lötkissens, der Verdrahtungsschicht und des ersten Halbleiterchips oder des zweiten Halbleiterchips aufgebracht sein.
  • In einer Ausführungsform kann der erste Halbleiterchip ein Bipolartransistor mit isoliertem Gate (IGBT) sein, und der zweite Halbleiterchip kann eine Diode sein.
  • In einer Ausführungsform des erfinderischen Konzepts wird ein Herstellungsverfahren eines Leistungschip-Integrationsmoduls vorgesehen. Das Verfahren weist auf: Anordnen eines ersten Halbleiterchips und eines zweiten Halbleiterchips auf einer Installationsoberfläche; primäres Ausbilden eines Abschnitts eines ersten Formteils in einer Form, die eine Seitenfläche des ersten Halbleiterchips und des zweiten Halbleiterchips umgibt; Ausbilden eines vertikalen Abschnitts einer inneren Elektrode durch Perforieren des Abschnitts des geformten ersten Formteils und Verwenden eines Metallprozesses an dem perforierten Abschnitt; Ausbilden eines horizontalen Abschnitts der inneren Elektrode, um mit dem vertikalen Abschnitt verbunden zu werden, und Ausbilden einer Verdrahtungsschicht zum elektrischen Verbinden einer oberen Oberfläche des ersten Halbleiterchips und einer oberen Oberfläche des zweiten Halbleiterchips; sekundäres Ausbilden des verbleibenden Abschnitts des ersten Formteils mit Ausnahme des horizontalen Abschnitts der inneren Elektrode und eines Wärmeübertragungspfads; und Aufbringen eines Lots oder einer Lötpaste auf mindestens einen Abschnitt des Lötkissen P2, der nach außen freiliegt, und auf die Verdrahtungsschicht und den ersten Halbleiterchip oder den zweiten Halbleiterchip.
  • In einer Ausführungsform des erfinderischen Konzepts weist eine doppelseitige Kühlleistungsmodul-Baugruppe auf: ein unteres Substrat; einen Leitungsrahmen, der auf dem unteren Substrat angeordnet ist; ein Leistungschip-Integrationsmodul, das auf dem Leitungsrahmen angeordnet ist und mit dem ersten Halbleiterchip und dem zweiten Halbleiterchip integriert ist, um das Löten ohne Verdrahtung zu ermöglichen; ein oberes Substrat, das auf dem Leistungschip-Integrationsmodul angeordnet ist; und ein zweites Formteil, das zwischen dem unteren Substrat und dem oberen Substrat angeordnet ist, wobei das Leistungschip-Integrationsmodul aufweist: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; eine Verdrahtungsschicht, die auf einer oberen Oberfläche oder einer unteren Oberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist, um den ersten Halbleiterchip und den zweiten Halbleiterchip elektrisch zu verbinden; eine innere Elektrode, die sich von einem inneren Elektrodenkissen auf einer oberen Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips und Kombinationen davon zu einer externen Lötkissen auf einer Installationsoberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips erstreckt; und ein erstes Formteil in einer Form, die mindestens einen Abschnitt des ersten Halbleiterchips, des zweiten Halbleiterchips und der inneren Elektrode umgibt.
  • In einer Ausführungsform kann das obere Substrat aufweisen: ein oberes isolierendes Substrat; eine erste obere Metallschicht, die auf einer oberen Oberfläche des oberen isolierenden Substrats angeordnet ist; eine zweite obere Metallschicht, die auf einer unteren Oberfläche des oberen isolierenden Substrats angeordnet ist; und einen Abstandshalterabschnitt, der zwischen der zweiten oberen Metallschicht und dem Leistungschip-Integrationsmodul angeordnet ist.
  • In einer Ausführungsform können die zweite obere Metallschicht und der Abstandshalterabschnitt durch einen Ätzprozess integral ausgebildet sein, so dass der Abstandshalterabschnitt von der zweiten oberen Metallschicht vorstehen kann.
  • In einer Ausführungsform kann der Leitungsrahmen aufweisen: einen Schaufelabschnitt, auf dem der erste Halbleiterchip und der zweite Halbleiterchip montiert sind; und einen Leitungsabschnitt, der elektrisch mit dem ersten Halbleiterchip und dem zweiten Halbleiterchip durch die interne Elektrode des Leistungschip-Integrationsmoduls verbunden ist.
  • In einer Ausführungsform kann das untere Substrat aufweisen: ein unteres isolierendes Substrat; eine erste untere Metallschicht, die an einer oberen Oberfläche des unteren isolierenden Substrats angeordnet ist; und eine zweite untere Metallschicht, die an einer unteren Oberfläche des unteren isolierenden Substrats angeordnet ist, wobei die erste untere Metallschicht so strukturiert sein kann, dass sie dem Leistungschip-Integrationsmodul entspricht.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind enthalten, um ein weitergehendes Verständnis des erfinderischen Konzepts zu ermöglichen, und sind in dieser Beschreibung enthalten und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen des erfinderischen Konzepts und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien des erfinderischen Konzepts. In den Zeichnungen:
    • Ist 1 eine Querschnittsansicht, die ein Leistungschip-Integrationsmodul gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt;
    • Sind 2 bis 7 Querschnittsansichten, die Schritte zum Herstellen eines Leistungschip-Integrationsmoduls gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellen;
    • Ist 8 ein Flussdiagramm, das ein Verfahren zum Herstellen eines Leistungschip-Integrationsmoduls gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt;
    • Ist 9 eine Querschnittsansicht, die eine doppelseitige Kühlleistungsmodul-Baugruppe gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt;
    • Ist 10 eine Querschnittsansicht, die eine doppelseitige Kühlleistungsmodul-Baugruppe gemäß einigen anderen Ausführungsformen der vorliegenden Erfindung darstellt; und
    • Ist 11 eine Draufsicht, die ein Leistungschip-Integrationsmodul der doppelseitigen Kühlleistungsmodul-Baugruppe von 10 darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben.
  • Ausführungsformen der vorliegenden Erfindung sind vorgesehen, um die vorliegende Erfindung für den Fachmann vollständiger zu beschreiben, und die folgenden Ausführungsformen können in verschiedenen Formen modifiziert werden, und der Umfang der vorliegenden Erfindung ist nicht auf die folgenden Ausführungsformen beschränkt. Vielmehr werden diese Ausführungsformen vorgesehen, damit diese Offenbarung gründlicher und vollständiger ist und damit der Umfang der Erfindung dem Fachmann vollständig vermittelt wird. Zusätzlich sind in den Zeichnungen die Dicke und Größe jeder Schicht zur Vereinfachung und Klarheit der Erläuterung übertrieben.
  • Die in dieser Beschreibung verwendeten Ausdrücke werden nur zur Erläuterung spezifischer Ausführungsformen verwendet und sollen die vorliegende Erfindung nicht einschränken. Wie hierin verwendet, können die Singularformen, sofern der Kontext nicht eindeutig etwas anderes angibt, mehrere Formen aufweisen. Wie hierin verwendet, spezifizieren „aufweisen“ und / oder „aufweisend“ das Vorhandensein der angegebenen Formen, Zahlen, Schritte, Operationen, Teile, Elemente und / oder Gruppen und schließen das Vorhandensein oder die Zugabe eines oder mehrerer anderer Formen, Zahlen, Schritte, Operationen, Teile, Elemente und / oder Gruppen nicht aus.
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, die schematisch ideale Ausführungsformen der vorliegenden Erfindung zeigen. In den Zeichnungen können zum Beispiel Abweichungen in der gezeigten Form in Abhängigkeit von der Herstellungstechnik und / oder der Toleranz erwartet werden. Daher sollten Ausführungsformen der vorliegenden Erfindung nicht so ausgelegt werden, dass sie auf eine bestimmte Form der hier gezeigten Bereiche beschränkt sind, sondern zum Beispiel Formänderungen, die sich aus der Herstellung ergeben, einschließen.
  • Nachfolgend werden ein Leistungschip-Integrationsmodul, ein Herstellungsverfahren dafür und eine doppelseitige Kühlleistungsmodul-Baugruppe gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung im Detail mit Bezug auf die Zeichnungen beschrieben.
  • 1 ist eine Querschnittsansicht, die ein Leistungschip-Integrationsmodul 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • Zunächst weist, wie in 1 gezeigt, das Leistungschip-Integrationsmodul 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung einen ersten Halbleiterchip C1, einen zweiten Halbleiterchip C2, eine Verdrahtungsschicht 10, eine innere Elektrode 20 und ein erstes Formteil 30 auf.
  • Zum Beispiel ist der erste Halbleiterchip C1 ein Chip, der unter Verwendung eines Halbleiterprozesses hergestellt wird, bei dem Teile oder Schaltungen, die zum Antreiben von Motoren und anderen elektronischen Komponenten erforderlich sind, integriert sind, und es kann insbesondere ein Funktionsteil sein, das in einer Struktur ausgebildet ist, in der mindestens ein aktives Teil oder passive Teile kompakt integriert sind und nicht voneinander getrennt werden können.
  • Außerdem ist der zweite Halbleiterchip C2 zum Beispiel auch ein Chip, der unter Verwendung eines Halbleiterprozesses hergestellt wird, in dem Teile oder Schaltungen, die zum Antreiben von Motoren und anderen elektronischen Komponenten erforderlich sind, integriert sind, und es kann sich insbesondere um einen Funktionsteil handeln, das aus mindestens einem aktiven Teil oder mindestens einem passiven Teil geformt ist.
  • Um beispielsweise einen Leistungschip aufzubauen, kann der erste Halbleiterchip C1 ein Bipolartransistor mit isoliertem Gate (IGBT) sein, und der zweite Halbleiterchip C2 kann eine Diode sein.
  • Wenn der erste Halbleiterchip C1 beispielsweise ein IGBT ist, können eine Emitterelektrode und eine Gateelektrode auf einer Oberfläche oder der anderen Oberfläche ausgebildet sein, und eine Kollektorelektrode kann auf der anderen Oberfläche oder einer Oberfläche ausgebildet sein.
  • Wenn der zweite Halbleiterchip C2 eine Diode ist, kann auch eine positive Elektrode auf einer Oberfläche oder der anderen Oberfläche ausgebildet sein, und eine negative Elektrode kann auf der anderen Oberfläche oder einer Oberfläche ausgebildet sein.
  • Wenn die Elektroden auf beiden Oberflächen des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 ausgebildet sind, kann die oben beschriebene Verdrahtungsschicht 10 auf beiden Oberflächen des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 ausgebildet werden. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und die Elektroden können nur auf einer Oberfläche des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 ausgebildet sein. In diesem Fall kann, wie in 1 gezeigt, die Verdrahtungsschicht 10 auf dem ersten Halbleiterchip C1 und dem zweiten Halbleiterchip C2 ausgebildet sein.
  • Zum Beispiel kann, wie in 1 gezeigt, um den ersten Halbleiterchip C1 und den zweiten Halbleiterchip C2 elektrisch zu verbinden, die Verdrahtungsschicht 10 ein leitender Metalldünnfilm oder eine auf dem ersten Halbleiterchip C1 und dem zweiten Halbleiterchip C2 ausgebildete Leiterplatte sein.
  • Außerdem kann, wie in 1 gezeigt, mindestens ein Teil der inneren Elektrode 20 geschützt sein, ohne durch das erste Formteil 30 nach außen freigelegt zu werden, und die innere Elektrode 20 kann eine Elektrodenstruktur sein, die sich von dem inneren Elektrodenkissen P1 aus, die auf der oberen Oberfläche der Verdrahtungsschicht 10, des ersten Halbleiterchips C1, des zweiten Halbleiterchips C2 und Kombinationen davon nach außen ausgebildet ist, zu dem zweiten äußeren Lötkissen P2 erstreckt, das auf der Installationsoberfläche F des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 ausgebildet ist.
  • Die innere Elektrode 20 kann unter Verwendung einer Art Durchgangslochelektrodenprozess oder eines Verdrahtungsprozesses ausgebildet werden, der den Draht ersetzen kann. Zum Beispiel kann die innere Elektrode 20 durch Ausbilden eines später zu beschreibenden Durchgangslochs in dem ersten Formteil 30 und durch Einfüllen einer Metallschicht in dem Durchgangsloch ausgebildet werden. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und die innere Elektrode 20 kann durch verschiedene Verfahren hergestellt werden, beispielsweise durch Ausbilden durch Verlöten eines fertigen Produkts oder eines inneren Leitungsrahmens.
  • Insbesondere weist die innere Elektrode 20 beispielsweise einen horizontalen Abschnitt 21, der horizontal entlang einer oberen Oberfläche einer der Verdrahtungsschichten 10, des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 ausgebildet ist, und einen vertikalen Abschnitt 22 auf, der ausgebildet ist, um sich in der vertikalen Richtung von dem horizontalen Abschnitt 21 zu dem Lötkissen zu erstrecken.
  • Hier kann zum Beispiel der horizontale Abschnitt 21 einen Dickschichtmetallprozess verwenden, und der vertikale Abschnitt 22 kann einen Durchgangslochelektrodenprozess verwenden.
  • Währenddessen kann zum Beispiel, wie in 1 gezeigt, das erste Formteil 30 eine Art primäres Baugruppenteil sein, das ein Harzverbindungsmaterial ist, das in einer Form ausgebildet ist, die primär mindestens einen Teil des ersten Halbleiterchips C1, des zweiten Halbleiterchips C2 und der inneren Elektrode 20 umgibt.
  • Genauer gesagt, um beispielsweise als Wärmeübertragungspfad oberhalb mindestens einer der Verdrahtungsschichten 10, des ersten Halbleiterchips C1, des zweiten Halbleiterchips C2 und Kombinationen davon zu dienen, ist das erste Formteil 30 mit einem Durchgangsfensterabschnitt W zum Freilegen der oberen Oberfläche der Verdrahtungsschicht 10, des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 versehen.
  • Daher kann die von den Chips erzeugte Wärme nach beiden Seiten unter Verwendung der unteren Oberfläche des freiliegenden ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 und des Durchgangsfensterabschnitts W abgeführt werden.
  • Außerdem kann, wie in 1 gezeigt, wenn eine doppelseitige Kühlleistungsmodul-Baugruppe 1000, die später beschrieben wird, unter Verwendung eines Lötprozesses oder eines Aufschmelzprozesses anstelle des Verdrahtungsprozesses montiert wird, um in einer Lötvorform montiert zu werden, ein Lötmittel S oder eine Lötpaste auf zumindest ein Abschnitt des LötkissensP2, der Verdrahtungsschicht 10 und des ersten Halbleiterchips C1 oder des zweiten Halbleiterchips C2 aufgebracht werden.
  • Daher ist es durch Integrieren von mehreren Halbleiterchips in ein einzelnes Modul möglich, die Anzahl der Komponenten bei der Montage zu reduzieren und die Montagezeit und die Montagekosten zu reduzieren. Da für jeden Montageschritt keine separate Spannvorrichtung erforderlich ist, kann außerdem die zum Installieren oder Stapeln der Spannvorrichtung benötigte Zeit und Arbeitskraft reduziert werden, und das Integrationsmodul kann in einer Baugruppenform geschützt werden, um die Haltbarkeit und Festigkeit des Produkts zu verbessern. Da das Integrationsmodul, das in Form einer Baugruppe verifiziert ist, abschließend zusammengebaut werden kann, kann die Produktivität erhöht werden, indem die Ausbeute der Modulanordnung verbessert wird, und Verdrahtungsschichten oder Metallschichten auf den Chips können thermische und physikalische Spannungen abbauen. Darüber hinaus ist es möglich, das Kurzschlussphänomen und die Störinduktivität durch den vorhandenen Draht zu verhindern, wodurch die Schalteffizienz verbessert wird, und es ist möglich, die Wärmewiderstandseigenschaften durch Verwendung eines integralen Abstandshalters zu verbessern.
  • 2 bis 7 sind Querschnittsansichten, die Schritte zum Herstellen eines Leistungschip-Integrationsmoduls 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellen.
  • Wie in den 2 bis 7 gezeigt, wird, wenn der Herstellungsprozess des Leistungschip-Integrationsmoduls 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung beschrieben wird, zuerst, wie in 2 gezeigt ist, ein Verfahren zur Herstellung von Leistungschip-Integrationsmodulen 100 durchgeführt. In 2 können der erste Halbleiterchip C1 und der zweite Halbleiterchip C2 auf der Installationsoberfläche F angeordnet sein.
  • Zu diesem Zeitpunkt kann die Installationsoberfläche F mit einem temporären Substrat, einem Trennpapier, Trägerband oder dergleichen versehen sein, um sie später leicht entfernen und anbringen zu können, und obwohl dies in der Zeichnung nicht gezeigt ist, können der erste Halbleiterchip C1 und der zweite Halbleiterchip C2 auf einer unteren Oberflächenverdrahtungsschicht angeordnet sein.
  • Als nächstes kann, wie in 3 gezeigt, ein Abschnitt des ersten Formteils 30 zuerst in einer Form geformt werden, welches die Seitenflächen des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 umgibt. Zu diesem Zeitpunkt können die oberen Oberflächen des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 freigelegt sein.
  • Als nächstes kann, wie in 4 gezeigt, der vertikale Abschnitt 22 der inneren Elektrode durch Perforieren des Abschnitts des geformten ersten Formteils 30 durch Ätzen oder Laserbohren und durch Verwenden verschiedener Metallprozesse, wie beispielsweise Plattieren oder Sputtern oder einen Durchgangslochelektrodenprozess, an dem perforierten Teil ausgebildet werden.
  • Als nächstes ist, wie in 5 gezeigt, der horizontale Abschnitt 21 der inneren Elektrode 20 so ausgebildet, dass er unter Verwendung verschiedener Metallprozesse oder Schwermetallprozesse mit dem vertikalen Abschnitt 22 verbunden wird, und zur gleichen Zeit kann die Verdrahtungsschicht 10 zum elektrischen Verbinden der oberen Oberfläche des ersten Halbleiterchips C1 und der oberen Oberfläche des zweiten Halbleiterchips C2 unter Verwendung des gleichen Prozesses ausgebildet werden.
  • Als nächstes kann, wie in 6 gezeigt, das erste Formteil 30 durch sekundäres Ausbilden des verbleibenden Abschnitts des ersten Formteils 30 in einem Abschnitt außer dem horizontalen Teil 21 der inneren Elektrode 20 und dem Wärmeübertragungsweg fertiggestellt werden.
  • Als nächstes wird, wie in 7 gezeigt, das Lötmittel S oder die Lötpaste auf mindestens einen nach außen freiliegenden Teil der Lötfläche P2, der Verdrahtungsschicht 10 und des ersten Halbleiterchips C1 oder des zweiten Halbleiterchips C2 aufgebracht.
  • Daher ist es möglich, zu verhindern, dass die Späne während des Trennvorgangs einer zusätzlichen Spannvorrichtung oder einer Spannvorrichtung beschädigt werden, und obwohl ein Produkt in der Zeichnung dargestellt ist, ist eine Massenproduktion in Streifenform möglich, wodurch die Produktivität und die Ausbeute stark verbessert wird.
  • 8 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Leistungschip-Integrationsmoduls 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • Wie in den 1 bis 8 gezeigt, weist ein Verfahren zum Herstellen eines Leistungschip-Integrationsmoduls 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung einen Schritt S1 zum Anordnen eines ersten Halbleiterchips C1 und eines zweiten Halbleiterchips C2 auf einer Installationsoberfläche F, Schritt S2 zum primären Ausbilden eines Abschnitts des ersten Formteils 30 in einer Form, welche die Seitenflächen des ersten Halbleiterchips C1 und des zweiten Halbleiterchips C2 umgibt, Schritt S3 des Ausbildens eines vertikalen Abschnitts 22 der inneren Elektrode durch Perforieren des Abschnitts des gegossenen ersten Formteils 30 und Verwenden eines Metallprozesses am perforierten Abschnitt, Schritt S4 zum Ausbilden eines horizontalen Abschnitts 21 der inneren Elektrode 20, um mit dem vertikalen Abschnitt 22 verbunden zu werden, und Ausbilden einer Verdrahtungsschicht 10 zum elektrischen Verbinden einer oberen Oberfläche des ersten Halbleiterchips C1 und einer oberen Oberfläche des zweiten Halbleiterchips C2, Schritt S5 zum sekundären Ausbilden des verbleibenden Abschnitts des ersten Formteils 30 mit Ausnahme des horizontalen Abschnitts 21 der inneren Elektrode 20 und des Wärmeübertragungspfads, und Schritt S6 des Aufbringens eines Lots S oder einer Lötpaste auf mindestens einen Abschnitt des Lötkissen P2, das nach außen freiliegt, und die Verdrahtungsschicht 10 und den ersten Halbleiterchip C1 oder den zweiten Halbleiterchip C2.
  • 9 ist eine Querschnittsansicht, die eine doppelseitige Kühlleistungsmodul-Baugruppe 1000 gemäß einigen Ausführungsformen der vorliegenden Erfindung darstellt.
  • Wie in 9 gezeigt, kann die doppelseitige Kühlleistungsmodul-Baugruppe 1000 gemäß einigen Ausführungsformen der vorliegenden Erfindung ein unteres Substrat 200, einen auf dem unteren Substrat 200 angeordneten Leitungsrahmen 300, ein Leistungschip-Integrationsmodul 100, das auf dem Leitungsrahmen 300 angeordnet ist und mit dem ersten Halbleiterchip C1 und dem zweiten Halbleiterchip C2 integriert ist, um das Löten ohne Verdrahtung zu ermöglichen, ein oberes Substrat 400, das auf dem Leistungschip-Integrationsmodul 100 angeordnet ist, und ein zweites Formteil 500, das zwischen dem unteren Substrat 200 und dem oberen Substrat 400 angeordnet ist, aufweisen.
  • Hier kann das Leistungschip-Integrationsmodul 100 die gleiche Ausgestaltung und Rolle wie das Leistungschip-Integrationsmodul 100 haben, das unter Bezugnahme auf die 1 bis 8 beschrieben wurde. Daher wird eine detaillierte Beschreibung weggelassen.
  • Außerdem ist, wie beispielsweise in 9 gezeigt, das obere Substrat 400 eine Wärmeableitungsstruktur zum Ableiten der auf der oberen Oberfläche des Leistungschip-Integrationsmoduls 100 erzeugten Wärme nach oben. Insbesondere kann das obere Substrat 400 beispielsweise ein oberes isolierendes Substrat 410, eine auf der oberen Oberfläche des oberen isolierenden Substrats 410 angeordnete erste obere Metallschicht 411, und eine auf der unteren Oberfläche des oberen isolierenden Substrats 410 angeordnete zweite obere Metallschicht 412, und einen Abstandshalterabschnitt 413, der zwischen der zweiten oberen Metallschicht 412 und dem Leistungschip-Integrationsmodul 100 angeordnet ist, aufweisen.
  • Um die Wärmewiderstandseigenschaften durch Verringerung des Grenzwiderstands zu verbessern, können hier die zweite obere Metallschicht 412 und der Abstandshalterabschnitt 413 integral durch einen Ätzprozess (Halbätzen oder dergleichen) ausgebildet werden, so dass der Abstandshalterabschnitt 413 von der zweiten oberen Metallschicht 412 vorsteht.
  • Insbesondere kann das obere Substrat 400 beispielsweise ein direkt gebundenes Kupfersubstrat (DBC) sein, wobei eine Kupferplatte (Cu) auf der oberen Oberfläche und der unteren Oberfläche einer Keramikplatte angeordnet ist.
  • Außerdem kann, wie beispielsweise in 9 gezeigt, der Leitungsrahmen 300 einen Schaufelabschnitt 310, in dem der erste Halbleiterchip C1 und der zweite Halbleiterchip C2 sitzen, und einen Leitungsabschnitt 320 aufweisen, der elektrisch mit dem ersten Halbleiterchip C1 und dem zweiten Halbleiterchip C2 durch die interne Elektrode 20 des Leistungschip-Integrationsmoduls 100 verbunden ist. Hier kann der Schaufelabschnitt 310 bei Bedarf weggelassen werden.
  • Daher kann, wie in 9 gezeigt, da das bereits in Form einer Baugruppe verifizierte Leistungschip-Integrationsmodul 100 endgültig auf dem Leitungsrahmen 300 montiert werden kann, die Modulbaugruppenausbeute verbessert werden und die Produktivität kann erhöht werden. Verdrahtungsschichten oder Metallschichten auf den Chips können thermische und physikalische Beanspruchungen ableiten, und es ist möglich, ein Drahtkurzschlussphänomen oder eine Störinduktion durch einen vorhandenen Draht zu verhindern, wodurch die Schalteffizienz verbessert wird.
  • Außerdem ist, wie in 9 gezeigt, das untere Substrat 200 eine Wärmeableitungsstruktur, die Wärme, die von einer unteren Oberfläche des Leistungschip-Integrationsmoduls 100 erzeugt wird, nach unten abführt. Das untere Substrat 200 kann ein unteres Isoliersubstrat 210, eine erste untere Metallschicht 211, die auf der oberen Oberfläche des unteren Isoliersubstrats 210 angeordnet ist, und eine zweite untere Metallschicht 212, die auf der unteren Oberfläche des unteren Isoliersubstrats 210 angeordnet ist, aufweisen.
  • Insbesondere kann beispielsweise das untere Substrat 200 auch ein Direct Bonded Copper (DBC)-Substrat sein, wobei eine Kupfer (Cu)-Platte auf der oberen Oberfläche und der unteren Oberfläche einer Keramikplatte angeordnet ist.
  • 10 ist eine Querschnittsansicht, die eine doppelseitige Kühlleistungsmodul-Baugruppe 2000 gemäß einigen alternativen Ausführungsformen der vorliegenden Erfindung darstellt, und 11 ist eine Draufsicht, die ein Leistungschip-Integrationsmodul 100 einer doppelseitigen Kühlleistungsmodul-Baugruppe 2000 von 10 darstellt.
  • Wie in 10 und 11 gezeigt, kann, in Bezug auf die doppelseitige Kühlleistungsmodul-Baugruppe 2000 gemäß einigen anderen Ausführungsformen der vorliegenden Erfindung, die erste untere Metallschicht 211 so strukturiert sein, dass sie dem Leistungschip-Integrationsmodul 100 entspricht.
  • Daher wird der Leitungsrahmen 300 unter Verwendung dieses Musters ohne einen Verdrahtungsprozess auf dem unteren Substrat 200 montiert, und das Leistungschip-Integrationsmodul 100 des oben beschriebenen Lötvorformtyps wird auf dem Leitungsrahmen 300 montiert. Nach dem das obere Substrat 400 auf dem Leistungschip-Integrationsmodul 100 montiert ist, kann das obere Substrat 400 unter Verwendung eines Aufschmelzprozesses oder dergleichen gelötet werden.
  • Daher ist es möglich, Wärme auf beiden Seiten abzuleiten, so dass die Kühleffizienz hoch ist und das Löten fest auf dem Wärmeübertragungspfad ohne zerbrechliche Teile wie Drähte vorgesehen wird, so dass die mechanischen, thermischen und elektrischen Kontakteigenschaften ausgezeichnet sind, wodurch die Haltbarkeit und Festigkeit des Produkts stark verbessert wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung, wie oben beschrieben, ist es durch Integrieren mehrere Halbleiterchips in ein einzelnes Modul möglich, die Anzahl der Komponenten bei der Montage zu reduzieren und die Montagezeit und die Montagekosten zu reduzieren. Da für jeden Montageschritt keine separate Spannvorrichtung erforderlich ist, kann außerdem die zum Installieren oder Stapeln der Spannvorrichtung benötigte Zeit und Arbeitskraft reduziert werden, und das Integrationsmodul kann in einer Baugruppenform geschützt werden, um die Haltbarkeit und Festigkeit des Produkts zu verbessern. Da das Integrationsmodul, das in Form einer Baugruppe verifiziert wird, abschließend zusammengebaut werden kann, kann die Produktivität erhöht werden, indem die Ausbeute der Modulanordnung verbessert wird, und Verdrahtungsschichten oder Metallschichten auf den Chips können thermische und physikalische Spannungen ableiten. Darüber hinaus ist es möglich, das Kurzschlussphänomen und die Störinduktivität durch den vorhandenen Draht zu verhindern, wodurch die Schalteffizienz verbessert wird, und es ist möglich, die Wärmewiderstandseigenschaften durch Verwendung eines integralen Abstandshalters zu verbessern. Natürlich ist der Umfang der vorliegenden Erfindung nicht durch diese Effekte begrenzt.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf die in den Zeichnungen gezeigten Ausführungsformen beschrieben wurde, ist dies nur veranschaulichend, und für den Fachmann ist es verständlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung. Dementsprechend sollte der wahre Umfang der vorliegenden Erfindung durch die technische Idee der beigefügten Ansprüche bestimmt werden.

Claims (11)

  1. Leistungschip-Integrationsmodul, aufweisend: einen ersten Halbleiterchip; einen zweiten Halbleiterchip; eine Verdrahtungsschicht, die an einer oberen Oberfläche oder einer unteren Oberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist, um den ersten Halbleiterchip und den zweiten Halbleiterchip elektrisch zu verbinden; eine innere Elektrode, die sich von einem inneren Elektrodenkissen an einer oberen Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips und Kombination davon zu einem externen Lötkissen an einer Installationsoberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips erstreckt; und ein erstes Formteil in einer Form, die mindestens einen Abschnitt des ersten Halbleiterchips, des zweiten Halbleiterchips und der inneren Elektrode umgibt.
  2. Leistungschip-Integrationsmodul nach Anspruch 1, wobei die innere Elektrode aufweist: einen horizontalen Abschnitt, der horizontal entlang einer oberen Oberfläche der Verdrahtungsschicht, des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist; und einen vertikalen Abschnitt, der sich von dem horizontalen Abschnitt zu dem Lötkissen in einer vertikalen Richtung erstreckt.
  3. Leistungschip-Integrationsmodul nach Anspruch 1 oder 2, wobei, um als ein Wärmeübertragungspfad über der Verdrahtungsschicht und/oder dem ersten Halbleiterchip und/oder dem zweiten Halbleiterchip und Kombinationen davon zu dienen, ist das erste Formteil mit einem Durchgangsfensterabschnitt versehen, um eine obere Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips freizulegen.
  4. Leistungschip-Integrationsmodul nach einem der bisherigen Ansprüche, wobei ein Lot oder eine Lötpaste auf mindestens einen Abschnitt des Lötkissens, der Verdrahtungsschicht und des ersten Halbleiterchips oder des zweiten Halbleiterchips aufgebracht ist.
  5. Leistungschip-Integrationsmodul nach einem der bisherigen Ansprüche, wobei der erste Halbleiterchip ein Bipolartransistor mit isoliertem Gate (IGBT) ist, und der zweite Halbleiterchip eine Diode ist.
  6. Herstellungsverfahren eines Leistungschip-Integrationsmoduls, aufweisend: Anordnen eines ersten Halbleiterchips und eines zweiten Halbleiterchips auf einer Installationsoberfläche; primäres Ausbilden eines Abschnitts eines ersten Formteils in einer Form, die eine Seitenfläche des ersten Halbleiterchips und des zweiten Halbleiterchips umgibt; Ausbilden eines vertikalen Abschnitts einer inneren Elektrode durch Perforieren des Abschnitts des geformten ersten Formteils und Verwenden eines Metallprozesses an dem perforierten Abschnitt; Ausbilden eines horizontalen Abschnitts der inneren Elektrode, um mit dem vertikalen Abschnitt verbunden zu sein, und Ausbilden einer Verdrahtungsschicht zum elektrischen Verbinden einer oberen Oberfläche des ersten Halbleiterchips und einer oberen Oberfläche des zweiten Halbleiterchips; sekundäres Ausbilden des verbleibenden Abschnitts des ersten Formteils mit Ausnahme des horizontalen Abschnitts der inneren Elektrode und eines Wärmeübertragungspfads; und Aufbringen eines Lots oder einer Lötpaste auf mindestens einen Abschnitt des Lötkissen P2, der nach außen freiliegt, und auf die Verdrahtungsschicht und den ersten Halbleiterchip oder den zweiten Halbleiterchip.
  7. Doppelseitige Kühlleistungsmodul-Baugruppe, aufweisend: ein unteres Substrat; einen Leitungsrahmen, der auf dem unteren Substrat angeordnet ist; ein Leistungschip-Integrationsmodul, das auf dem Leitungsrahmen angeordnet ist und mit einem ersten Halbleiterchip und einem zweiten Halbleiterchip integriert ist, um das Löten ohne Verdrahtung zu ermöglichen; ein oberes Substrat, das auf dem Leistungschip-Integrationsmodul angeordnet ist; und ein zweites Formteil, das zwischen dem unteren Substrat und dem oberen Substrat angeordnet ist, wobei das Leistungschip-Integrationsmodul aufweist: den ersten Halbleiterchip; den zweiten Halbleiterchip; eine Verdrahtungsschicht, die auf einer oberen Oberfläche oder einer unteren Oberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips angeordnet ist, um den ersten Halbleiterchip und den zweiten Halbleiterchip elektrisch zu verbinden; eine innere Elektrode, die sich von einem inneren Elektrodenkissen auf einer oberen Oberfläche der Verdrahtungsschicht und/oder des ersten Halbleiterchips und/oder des zweiten Halbleiterchips und Kombinationen davon zu einem externen Lötkissen auf einer Installationsoberfläche des ersten Halbleiterchips und des zweiten Halbleiterchips erstreckt; und ein erstes Formteil in einer Form, die mindestens einen Abschnitt des ersten Halbleiterchips, des zweiten Halbleiterchips und der inneren Elektrode umgibt.
  8. Doppelseitige Kühlleistungsmodul-Baugruppe nach Anspruch 7, wobei das obere Substrat aufweist: ein oberes isolierendes Substrat; eine erste obere Metallschicht, die auf einer oberen Oberfläche des oberen isolierenden Substrats angeordnet ist; eine zweite obere Metallschicht, die auf einer unteren Oberfläche des oberen isolierenden Substrats angeordnet ist; und einen Abstandshalterabschnitt, der zwischen der zweiten oberen Metallschicht und dem Leistungschip-Integrationsmodul angeordnet ist.
  9. Doppelseitige Kühlleistungsmodul-Baugruppe nach Anspruch 8, wobei die zweite obere Metallschicht und der Abstandshalterabschnitt durch einen Ätzprozess integral ausgebildet sind, so dass der Abstandshalterabschnitt von der zweiten oberen Metallschicht vorsteht.
  10. Doppelseitige Kühlleistungsmodul-Baugruppe nach einem der Ansprüche 7 bis 9, wobei der Leitungsrahmen aufweist: einen Schaufelabschnitt, auf dem der erste Halbleiterchip und der zweite Halbleiterchip montiert sind; und einen Leitungsabschnitt, der elektrisch mit dem ersten Halbleiterchip und dem zweiten Halbleiterchip durch die interne Elektrode des Leistungschip-Integrationsmoduls verbunden ist.
  11. Doppelseitige Kühlleistungsmodul-Baugruppe nach Anspruch 10, wobei das untere Substrat aufweist: ein unteres isolierendes Substrat; eine erste untere Metallschicht, die an einer oberen Oberfläche des unteren isolierenden Substrats angeordnet ist; und eine zweite untere Metallschicht, die an einer unteren Oberfläche des unteren isolierenden Substrats angeordnet ist, wobei die erste untere Metallschicht so strukturiert sein kann, dass sie dem Leistungschip-Integrationsmodul entspricht.
DE102018221124.8A 2017-12-07 2018-12-06 Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe Pending DE102018221124A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170167629A KR102008278B1 (ko) 2017-12-07 2017-12-07 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
KR10-2017-0167629 2017-12-07

Publications (1)

Publication Number Publication Date
DE102018221124A1 true DE102018221124A1 (de) 2019-06-13

Family

ID=66629287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018221124.8A Pending DE102018221124A1 (de) 2017-12-07 2018-12-06 Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe

Country Status (4)

Country Link
US (1) US10879222B2 (de)
KR (1) KR102008278B1 (de)
CN (1) CN110021590B (de)
DE (1) DE102018221124A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081422B2 (en) * 2019-03-14 2021-08-03 Toyota Motor Engineering & Manufacturing North America, Inc. Self-healing PDMS encapsulation and repair of power modules
US11521921B2 (en) * 2019-09-04 2022-12-06 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture
TWI752398B (zh) * 2020-01-02 2022-01-11 財團法人工業技術研究院 功率模組
KR102459361B1 (ko) 2020-12-14 2022-10-28 파워마스터반도체 주식회사 파워 모듈 패키지
JP2022156034A (ja) * 2021-03-31 2022-10-14 株式会社デンソー 半導体装置
KR20230046470A (ko) * 2021-09-30 2023-04-06 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
CN114628263B (zh) * 2022-05-13 2022-08-05 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
JP6237912B2 (ja) * 2014-08-28 2017-11-29 富士電機株式会社 パワー半導体モジュール
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
CN106158734B (zh) * 2014-10-03 2019-01-08 力祥半导体股份有限公司 半导体封装装置
CN105140205B (zh) * 2015-06-30 2018-05-04 通富微电子股份有限公司 一种双面散热的半导体叠层封装结构

Also Published As

Publication number Publication date
US20190181125A1 (en) 2019-06-13
US10879222B2 (en) 2020-12-29
KR102008278B1 (ko) 2019-08-07
CN110021590A (zh) 2019-07-16
CN110021590B (zh) 2023-04-18
KR20190067566A (ko) 2019-06-17

Similar Documents

Publication Publication Date Title
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
EP3008753B1 (de) Leistungsmodul
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102012106266A1 (de) Stromversorgungsgehäusemodul und Verfahren zur Herstellung eines Stromversorgungsgehäusemoduls
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE19716113B4 (de) Elektrische Leistungsstrang-Baugruppe
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
WO2014206665A1 (de) Elektrische schaltung und verfahren zum herstellen einer elektrischen schaltung zur ansteuerung einer last
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102017210589A1 (de) Halbleitervorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE112015004424T5 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
DE102008063724B4 (de) Sammelschienenanordnung mit eingebauter Kühlung, Fahrzeugwechselrichtermodul und Verfahren zum Kühlen eines Wechselrichtermoduls
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HYUNDAI MOBIS CO., LTD., KR

Free format text: FORMER OWNER: HYUNDAI AUTRON CO., LTD., SEOUL, KR

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

R016 Response to examination communication