DE102017210589A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017210589A1
DE102017210589A1 DE102017210589.5A DE102017210589A DE102017210589A1 DE 102017210589 A1 DE102017210589 A1 DE 102017210589A1 DE 102017210589 A DE102017210589 A DE 102017210589A DE 102017210589 A1 DE102017210589 A1 DE 102017210589A1
Authority
DE
Germany
Prior art keywords
area
sub
semiconductor device
main body
insulation board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017210589.5A
Other languages
English (en)
Other versions
DE102017210589B4 (de
Inventor
Seiji Oka
Hiroshi Yoshida
Hidetoshi Ishibashi
Yuji Imoto
Daisuke Murata
Kenta NAKAHARA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017210589A1 publication Critical patent/DE102017210589A1/de
Application granted granted Critical
Publication of DE102017210589B4 publication Critical patent/DE102017210589B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Weiterleitungssubstrat, in welchem ein Schaltungsmuster und eine externe Elektrode auf einer Isolierungsplatte integriert sind, wird in der Halbleitervorrichtung verwendet. Eine solche Anordnung ermöglicht, einen Widerstand in einem Strompfad zu reduzieren, während die Probleme verhindert werden, die auftreten, wenn die externe Elektrode an den Halbleiter-Chip gelötet wird.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die zum Beispiel zum Regeln eines hohen Stroms verwendet wird.
  • Stand der Technik
  • Zum Beispiel sind Halbleitervorrichtungen verfügbar gewesen, die einen Bipolartransistor mit isoliertem Gate (IGBT) aufweisen und verwendet werden, um einen hohen Strom zu regeln. Wenn ein Verdrahtungsmaterial wie ein Aluminiumdraht für eine interne Verdrahtung in einer solchen Halbleitervorrichtung verwendet wird, kann eine Verbindungszuverlässigkeit wie bei einem Leistungszyklus nicht ausreichend erzielt werden.
  • In einer Anordnung, die in der offengelegten, japanischen Patentveröffentlichung Nr. 2015-162649 offenbart ist, wird eine höhere Zuverlässigkeit mit einem Leitungsanschluss erzielt, der direkt an eine Vorrichtung gelötet ist, die auf ein Substrat gelötet ist. Der Leitungsanschluss dient als eine externe Elektrode, die sich außerhalb der Vorrichtung erstreckt.
  • In vielen Fällen wird die externe Elektrode, die außerhalb der Halbleitervorrichtung exponiert ist, durch Stanzen einer einzelnen Metallschicht mit einer Form oder dergleichen ausgebildet. Wenn die externe Elektrode auf einen Halbleiter-Chip gelötet wird, kann, verglichen mit einer Anordnung, in welcher eine Art von Bauteil zwischen der externen Elektrode und dem Halbleiter-Chip eingefügt ist, ein kleinerer Widerstand in einem Strompfad erzielt werden, der sich von dem Halbleiter-Chip über die externe Elektrode zu der Außenseite erstreckt.
  • Unglücklicherweise involviert die Anordnung, in welcher die externe Elektrode an den Halbleiter-Chip gelötet ist, verschiedene Probleme. Zum Beispiel führt eine Mehrzahl von externen Elektroden, die mit dem Halbleiter-Chip verbunden ist und eine zweidimensionale Verdrahtung mit einem geringen Grad an Freiheit der Verdrahtung bildet, zu einer größeren äußeren Größe der Halbleitervorrichtung. Wenn die Mehrzahl von externen Elektroden und der Halbleiter-Chip gleichzeitig gelötet werden, ist eine gleichmäßige Höhe der Mehrzahl von externen Elektroden schwierig zu erzielen. Weiter können die externen Elektroden, die so ausgebildet sind, dass sie eine bestimmte Dicke aufweisen, um ein gewisses Maß an Festigkeit zu garantieren, nicht einfach und genau auf einen kleinen Flächenbereich wie eine Signalkontaktstelle des Halbleiter-Chips gelötet werden.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung ist gemacht worden, um das vorstehend beschriebene Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung zur Verfügung zu stellen, mit welcher ein kleiner Widerstand in einem Strompfad erzielt werden kann, während die Probleme, die auftreten, wenn eine externe Elektrode auf einen Halbleiter-Chip gelötet wird, vermieden werden.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Substrat, eine Mehrzahl von auf dem Substrat befestigten Halbleiter-Chips, eine Isolierungsplatte, in welcher eine Durchgangsbohrung ausgebildet ist, einen ersten Unterbereichsleiter als einen einzelnen Leiter, der einen Unterbereichshauptkörper, der auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und elektrisch mit einem aus der Mehrzahl von Halbleiter-Chips verbunden ist, und einen Unterbereichsüberstandbereich, der sich in einer Draufsicht außerhalb der Isolierungsplatte erstreckt, aufweist, einen zweiten Unterbereichsleiter, der auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und elektrisch mit einem aus der Mehrzahl von Halbleiter-Chips verbunden ist, einen Oberbereichsleiter als einen einzelnen Leiter, der einen Oberbereichshauptkörper, der auf der oberen Oberfläche der Isolierungsplatte ausgebildet ist, und einen Oberbereichsüberstandbereich, der sich in einer Draufsicht außerhalb der Isolierungsplatte erstreckt, aufweist, ein Verbindungsteil, das in der Durchgangsbohrung vorgesehen ist und eine Verbindung zwischen dem Oberbereichshauptkörper und dem zweiten Unterbereichsleiter herstellt, und ein Harz, das die Halbleiter-Chips und die Isolierungsplatte bedeckt, auf, wobei sich der Unterbereichsüberstandbereich und der Oberbereichsüberstandbereich außerhalb des Harzes erstrecken.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung ersichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 1;
  • 2 ist eine Draufsicht des Weiterleitungssubstrats;
  • 3 ist eine Unteransicht des Weiterleitungssubstrats;
  • 4 ist eine Querschnittsansicht eines Bereichs um die Durchgangsbohrung;
  • 5 ist eine Draufsicht des Bereichs um die Durchgangsbohrung;
  • 6 ist eine Querschnittsansicht eines Bereichs um die Durchgangsbohrung;
  • 7 zeigt ein P-Phasen-Muster und ein N-Phasen-Muster;
  • 8 ist ein Schaltungsdiagramm der Halbleitervorrichtung;
  • 9 ist eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 2;
  • 10 ist eine Ansicht des herausgeführten Gate-Teils;
  • 11 ist eine schematische Darstellung, die das herausgeführte Gate-Teil gemäß einer Modifikation darstellt; und
  • 12 ist eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 3.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Halbleitervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die Zeichnungen beschrieben. Die gleichen oder korrespondierende Komponenten werden mit den gleichen Bezugszeichen gekennzeichnet, und eine redundante Beschreibung kann weggelassen sein.
  • Ausführungsform 1
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung. Die Halbleitervorrichtung weist ein Substrat 15 auf. Das Substrat 15 weist auf: eine aus Metall bestehende Basisplatte 10; eine isolierende Schicht 12, die auf der Basisplatte 10 angeordnet ist; und ein Schaltungsmuster 14, das auf einer Oberfläche der isolierenden Schicht 12 ausgebildet ist. Die isolierende Schicht 12 kann zum Beispiel aus einem anorganischen Keramikmaterial bestehen oder kann aus einem Material bestehen, das ein Duroplastharz aufweist wie Epoxidharz, in welchem ein Keramikpulver verteilt ist. Das Substrat 15 und Halbleiter-Chips 18 sind mit einem Lötmittel 16 aneinander befestigt. Die Halbleiter-Chips 18 sind auf ihrer rückseitigen Oberfläche auf das Schaltungsmuster 14 gelötet. Eine Mehrzahl von Halbleiter-Chips 18 ist vorgesehen.
  • Die Halbleiter-Chips 18, von denen Beispiele einen Transistor-Chip, wie einen Chip eines Bipolartransistors mit isoliertem Gate (IGBT) und einen Dioden-Chip, einschließen können, sind nicht besonders eingeschränkt. Zum Beispiel weist jeder der Transistor-Chips 18 eine untere Oberfläche, die mit einem Kollektor versehen ist, und eine obere Oberfläche, die mit einem Emitter und einem Gate versehene ist, auf. Wenn eine Drei-Phasen-Inverterschaltung mit der Halbleitervorrichtung ausgebildet ist, sind sechs Transistor-Chips und sechs Dioden in einer Umkehrverbindung mit den Transistor-Chips vorgesehen.
  • Ein Weiterleitungssubstrat 20 ist auf dem Halbleiter-Chip 18 vorgesehen. Das Weiterleitungssubstrat 20 weist auf: eine Isolierungsplatte 20A; einen Oberbereichsleiter 20B, der auf einer oberen Oberflächenseite der Isolierungsplatte 20A ausgebildet ist; und einen ersten Unterbereichsleiter 20C, der auf einer unteren Oberflächenseite der Isolierungsplatte 20A ausgebildet ist. Die Isolierungsplatte 20A besteht zum Beispiel aus Glasepoxid, einer für eine flexible gedruckte Leiterplatte verwendeten Polyimidschicht oder Keramik. Die Isolierungsplatte 20A weist eine Dicke auf, die durch die Nennspannung der Halbleitervorrichtung definiert ist.
  • Der erste Unterbereichsleiter 20C weist einen Unterbereichshauptkörper 20a und einen Unterbereichsüberstandbereich 20b auf. Der Unterbereichshauptkörper 20a ist auf einer unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Die obere Oberfläche des Halbleiter-Chips 18 ist mit einem Lötmittel 19 auf den Unterbereichshauptkörper 20a gelötet. Der Unterbereichsüberstandbereich 20b erstreckt sich in einer Draufsicht außerhalb der Isolierungsplatte 20A. Der Unterbereichsüberstandbereich 20b weist einen Bereich, der sich in einer x-Richtung erstreckt, und einen Bereich der sich in einer z-Richtung erstreckt, auf, sodass er eine abgewinkelte Form aufweist. Der Unterbereichshauptkörper 20a und der Unterbereichsüberstandbereich 20b sind aus einem einzelnen nahtlosen Leiter ausgebildet. Der erste Unterbereichsleiter 20C ist zum Beispiel durch Anbringen eines einzelnen Teils eines Leiters, das abgewinkelt worden ist, auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Alternativ kann der erste Unterbereichsleiter 20C durch Anbringen des einzelnen Teils eines Leiters, bevor der gebogen wird, auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet werden. Der erste Unterbereichsleiter 20C weist zum Beispiel eine Dicke von 0,2 mm oder größer auf.
  • Der Oberbereichsleiter 20B weist einen Oberbereichshauptkörper 20c und einen Oberbereichsüberstandbereich 20d auf. Der Oberbereichshauptkörper 20c ist auf einer oberen Oberfläche der Isolierungsplatte 20A ausgebildet. Der Oberbereichsüberstandbereich 20d erstreckt sich in einer Draufsicht außerhalb der Isolierungsplatte 20A. Der Oberbereichsüberstandbereich 20d weist einen Bereich, der sich in der x-Richtung erstreckt, und einen Bereich, der sich in der z-Richtung erstreckt, auf, sodass er eine abgewinkelte Form aufweist. Der Oberbereichshauptkörper 20c und der Oberbereichsüberstandbereich 20d sind aus einem einzelnen nahtlosen Leiter ausgebildet. Der Oberbereichsleiter 20B ist zum Beispiel durch Anbringen eines einzelnen Teils eines Leiters, das abgewinkelt worden ist, auf der oberen Oberfläche der Isolierungsplatte 20A ausgebildet. Alternativ kann der Oberbereichsleiter 20B durch Anbringen des einzelnen Teils eines Leiters, bevor der gebogen wird, auf der oberen Oberfläche der Isolierungsplatte 20A ausgebildet werden. Der Oberbereichsleiter 20B weist zum Beispiel eine Dicke von 0,2 mm oder größer auf.
  • Die Isolierungsplatte 20A, der Halbleiter-Chip 18 und dergleichen sind von einem Gehäuse 30 umgeben. Das Gehäuse 30 besteht aus einem Duroplastharz oder dergleichen. Das Gehäuse 30 weist einen inneren Bereich auf, der mit einem Harz 40 gefüllt ist. Das Harz 40, von welchem Beispiele ein Epoxidharz einschließen, ist nicht besonders eingegrenzt, solange es ein isolierendes Material ist. Das Harz 40 bedeckt den Halbleiter-Chip 18 und die Isolierungsplatte 20A. Der Unterbereichsüberstandbereich 20b und der Oberbereichsüberstandbereich 20d sind teilweise mit dem Harz 40 bedeckt und erstrecken sich teilweise außerhalb des Harzes 40. Somit dienen der Oberbereichsleiter 20B und der erste Unterbereichsleiter 20C als externe Elektroden, die außerhalb der Halbleitervorrichtung exponiert sind.
  • 2 ist eine Draufsicht des Weiterleitungssubstrats 20. Ein Zeichen ”P1”, das auf dem Oberbereichsleiter 20B geschrieben ist, zeigt an, dass der Oberbereichsleiter 20B als ein P-Phasen-Muster verwendet wird. Der Oberbereichsüberstandbereich 20d ist ein Teil des Oberbereichsleiters 20B, der sich außerhalb über den äußeren Umfang der Isolierungsplatte 20A hinaus erstreckt. Eine Mehrzahl von Oberbereichsleitern 20B kann ausgebildet sein. Eine Durchgangsbohrung 20H, die durch das Weiterleitungssubstrat 20 hindurch ausgebildet ist, ist an einem Bereich der Isolierungsplatte 20A ausgebildet, wo der Oberbereichsleiter 20B vorgesehen ist. Eine Isolierungsplattenöffnung 20I ist an einem Bereich der Isolierungsplatte 20A vorgesehen, wo der Oberbereichsleiter 20B nicht vorhanden ist. Die Isolierungsplattenöffnung 20I ist mit dem Harz 40 gefüllt.
  • 3 ist eine Unteransicht des Weiterleitungssubstrats 20. Ein Zeichen ”N1”, das auf dem ersten Unterbereichsleiter 20C geschrieben ist, zeigt an, dass der erste Unterbereichsleiter 20C als ein N-Phasen-Muster verwendet wird. Der Unterbereichsüberstandbereich 20b ist ein Teil des ersten Unterbereichsleiters 20C, der außerhalb über den äußeren Umfang der Isolierungsplatte 20A hinaus vorsteht. Eine Mehrzahl von ersten Unterbereichsleitern 20C kann ausgebildet sein. Neben dem ersten Unterbereichsleiter 20C ist ein zweiter Unterbereichsleiter 20D auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Der zweite Unterbereichsleiter 20D weist keinen vorstehenden Bereich auf, der in einer Draufsicht außerhalb über den äußeren Umfang der Isolierungsplatte 20A hinaus vorsteht. Somit ist der zweite Unterbereichsleiter 20D nur innerhalb der unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Der zweite Unterbereichsleiter 20D ist auf einen Halbleiter-Chip gelötet, der auf das Substrat 15 gelötet aber in 1 nicht dargestellt ist.
  • Eine Mehrzahl von zweiten Unterbereichsleitern 20D ist vorgesehen. Der Emitter, der Kollektor oder das Gate eines Transistor-Chips oder die Anode oder die Kathode eines Dioden-Chips ist auf den Unterbereichshauptkörper 20a und den zweiten Unterbereichsleiter 20D gelötet. Der Emitter ist zum Beispiel auf den Unterbereichshauptkörper 20a gelötet, wenn der Unterbereichshauptkörper 20a als ein N-Phasen-Muster verwendet wird. Der zweite Unterbereichsleiter 20D und das Schaltungsmuster 14 sind gelötet, wenn der Unterbereichsleiter 20B als ein P-Phasen-Muster verwendet wird.
  • Die Durchgangsbohrung 20H ist in einem Bereich der Isolierungsplatte 20A ausgebildet, wo der zweite Unterbereichsleiter 20D vorgesehen ist. Die Durchgangsbohrung 20H in 3 ist die Durchgangsbohrung 20H in 2. 4 ist eine Querschnittsansicht eines Bereichs um die Durchgangsbohrung 20H. In der Durchgangsbohrung 20H ist ein Verbindungsteil 20R vorgesehen, mit welchem der Oberbereichshauptkörper 20c und der zweite Unterbereichsleiter 20D miteinander verbunden sind. Das Verbindungsteil 20R, von dem Beispiele eine Kupferbeschichtungsschicht einschließen, ist nicht besonders beschränkt, solange es den Oberbereichshauptkörper 20c elektrisch mit dem zweiten Unterbereichsleiter 20D verbinden kann. Wenn eine Kupferbeschichtungslage mit einer Dicke von etwa 15 bis 75 μm ausgebildet ist, muss eine große Zahl von Durchgangsbohrungen, die mit der Kupferbeschichtungslage vorgesehen sind, bereitgestellt werden, sodass ein hoher Strom fließen kann. Ein Strom von 10 A fließt zum Beispiel in der Kupferbeschichtungslage, die eine Dicke von 50 μm aufweist, die mit einer einzelnen Durchgangsbohrung 20H versehen ist.
  • Das Verbindungsteil 20R ist bevorzugt durch Druckschweißen eines Metallteils ausgebildet, sodass verhindert werden kann, dass die Zahl der zu formenden Durchgangsbohrungen 20H groß ist. Genauer wird das Verbindungsteil 20R mit einem Lötloch ausgebildet, das durch Druck deformiert und dann abgedichtet wird. Somit kann verglichen mit einem Fall, in welchem das Verbindungsteil durch Beschichten ausgebildet wird, ein hoher Strom mit einer geringen Anzahl von Durchgangsbohrungen 20H fließen.
  • 5 ist eine Draufsicht des Verbindungsteils 20R. Das Verbindungsteil 20R wird bevorzugt mit einem Lötloch ausgebildet, das durch Druck deformiert und dann abgedichtet wird, wie vorstehend beschrieben. Das Metallteil, das das Verbindungsteil 20R bildet, füllt somit nicht die Durchgangsbohrung 20H. Die Durchgangsbohrung 20H kann mit Metall gefüllt sein, sodass sogar ein höheres Stromleitvermögen erzielt werden kann. 6 stellt eine Querschnittsansicht eines Bereichs um die Durchgangsbohrung 20H in einem Zustand dar, in welchem die Durchgangsbohrung 20H mit einem füllenden Metallteil 20J gefüllt ist. Das füllende Metallteil 20J berührt das Verbindungsteil 20R und füllt die Durchgangsbohrung 20H.
  • Das füllende Metallteil 20J wird zum Beispiel ausgebildet, indem Metall als ein Lötmittel in die Durchgangsbohrung 20H laufen gelassen wird.
  • Das füllende Metallteil 20J steht bevorzugt in Richtung des Halbleiter-Chips 18 vor. Das vorstehende, füllende Metallteil 20J kann als eine Referenz für ein Positionieren verwendet werden, wenn der zweite Unterbereichsleiter 20D in elektrischen Kontakt mit dem kleinen Flächenbereich wie einer Signalkontaktstelle des Halbleiter-Chips 18 gebracht wird. Somit kann eine Fehlausrichtung verhindert werden.
  • 7 ist eine schematische Darstellung mit einer Kontur des Oberbereichsleiters 20B zu der Unteransicht des Weiterleitungssubstrats 20 hinzugefügt. Die Kontur des Oberbereichsleiters 20B ist durch die gestrichelte Linie angezeigt. Eine querschraffierte Fläche repräsentiert eine Fläche, wo der Unterbereichshauptkörper 20a und der Oberbereichshauptkörper 20c in einer Draufsicht überlappen. Wenn ein Transistor-Chip als der Halbleiter-Chip 18 vorgesehen ist, fließt ein Kollektorstrom des Transistor-Chips in einem von dem Unterbereichshauptkörper 20a und dem Oberbereichshauptkörper 20c, und ein Emitterstrom des Transistor-Chips fließt in dem anderen von dem Unterbereichshauptkörper 20a und dem Oberbereichshauptkörper 20c. Eine geringere interne Induktivität der Halbleitervorrichtung kann damit erzielt werden, dass der Kollektorstrom und der Emitterstrom des Transistor-Chips in einer Draufsicht in dem Bereich, wo der Unterbereichshauptkörper 20a und der Oberbereichshauptkörper 20c in einer Draufsicht überlappen, in entgegengesetzte Richtungen fließen.
  • Ein Verfahren einer Fertigung des Halbleiter-Chips gemäß der Ausführungsform 1 der vorliegenden Erfindung wird mit Bezug auf 1 beschrieben. Zuerst wird der Halbleiter-Chip 18 mit dem Lötmittel 16 auf dem Substrat 15 befestigt. Dann wird das Gehäuse 30 an dem Substrat 15 befestigt. Als Nächstes wird das Weiterleitungssubstrat 20 in Richtung des halbfertigen Produkts bewegt, und der Unterbereichsüberstandbereich 20b und der Oberbereichsüberstandbereich 20d rutschen entlang einer Vertiefung auf dem Gehäuse 30. Dann wird das Weiterleitungssubstrat 20 mit dem Lötmittel 19 an dem Halbleiter-Chip 18 befestigt. Der Halbleiter-Chip 18 und das Weiterleitungssubstrat 20 sind mit einer Mehrzahl von Teilen von Lötmittel, das sich von dem Lötmittel 19 unterscheidet, miteinander verbunden. Ein Leiter, der auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet ist, wird zum Beispiel mit einem Lötmittel mit dem Schaltungsmuster 14 verbunden. Mit dem Lötmittel 19, das die Verbindung zwischen dem Halbleiter-Chip 18 und dem Unterbereichshauptkörper 20a oder dem zweiten Unterbereichsleiter 20D herstellt und eine Dicke von 1 mm oder kleiner aufweist, kann verhindert werden, dass die Halbleitervorrichtung dick ist.
  • Als Nächstes wird das Harz 40 in das Gehäuse 30 eingespritzt, und die in 1 dargestellte Halbleitervorrichtung wird fertiggestellt. Der innere Bereich des Gehäuses 30 muss mit dem Harz 40 ohne einen Freiraum gefüllt werden, um ausreichende Isolierungseigenschaften der Halbleitervorrichtung zu garantieren.
  • Wenn zum Beispiel die Isolierungsplatte 20A groß ist und es fast keinen Freiraum zwischen dem Weiterleitungssubstrat 20 und dem Gehäuse 30 gibt, erschwert das Weiterleitungssubstrat 20 dem eingespritzten Harz 40, einen Bereich unter dem Weiterleitungssubstrat 20 zu erreichen. Somit wird in der Ausführungsform 1 der vorliegenden Erfindung die Isolierungsplattenöffnung 20I in der Isolierungsplatte 20A ausgebildet, wie in 2 dargestellt. Das Harz 40 fließt durch die Isolierungsplattenöffnung 20I leicht von einem Bereich über dem Weiterleitungssubstrat 20 zu dem Bereich unter dem Weiterleitungssubstrat 20. Die Isolierungsplattenöffnung 20I weist bevorzugt eine Breite auf, die mindestens dreimal so groß ist wie die Dicke der Isolierungsplatte 20A, sodass das Harz 40 gleichmäßig in den Bereich unter dem Weiterleitungssubstrat 20 zugeführt werden kann.
  • 8 ist ein Schaltungsdiagramm der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung. Eine Konverterschaltung, eine Inverterschaltung und eine Unterbrechungsschaltung sind mit einer Mehrzahl von Halbleiter-Chips 18 ausgebildet, die den Transistor-Chip und den Dioden-Chip einschließen. Die Inverterschaltung weist einen P-Phasen-Schaltungsbereich C1 und einen N-Phasen-Schaltungsbereich C2 auf. Es ist selbstverständlich, dass eine Schaltung verwendet werden kann, die sich von derjenigen in 8 unterscheidet.
  • Ein hoher Strom fließt in dem Transistor-Chip und dem Dioden-Chip. Der Unterbereichshauptkörper 20a oder der zweite Unterbereichsleiter 20D ist elektrisch mit einem Anschluss wie dem Kollektor, dem Emitter oder dergleichen des IGBTs verbunden, in welchem der hohe Strom fließt. Somit kann der Strom außerhalb des Halbleiter-Chips 18 durch den Oberbereichsleiter 20B oder den ersten Unterbereichsleiter 20C fließen, welches ein nahtloses Teil mit einem geringen Widerstand ist. Wie vorstehend beschrieben, fließt ein Hauptstrom der Vorrichtung bevorzugt in dem Oberbereichsleiter 20B oder dem ersten Unterbereichsleiter 20C. Eine beliebige geeignete Zahl des Oberbereichsleiters 20B, des ersten Unterbereichsleiters 20C und des zweiten Unterbereichsleiters 20D ist vorgesehen.
  • Die Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung weist die Leiter auf den oberen und unteren Oberflächen des Weiterleitungssubstrats 20 auf. Somit kann eine dreidimensionale Verdrahtung mit den Leitern erzielt werden. Somit ist die Verdrahtung verglichen mit der Anordnung, in welcher externe Elektroden direkt an dem Halbleiter-Chip befestigt sind, weniger eingeschränkt. Alles in Allem kann eine kleine äußere Größe der Halbleitervorrichtung erzielt werden.
  • Die Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung weist den Oberbereichsleiter 20B und den ersten Unterbereichsleiter 20C als die externen Elektroden auf. Alle externen Elektroden erstrecken sich in einer Draufsicht außerhalb der Isolierungsplatte 20A, und somit kann das halbfertige Produkt, das die externen Elektroden aufweist, einfach an dem Gehäuse 30 angebracht werden.
  • Die Leiter, die auf dem Weiterleitungssubstrat 20 ausgebildet sind, können einen Signalschaltungsbereich, in welchem ein geringer Strom fließt, und einen Hauptschaltungsbereich, in welchem ein hoher Strom von mehreren zehn Ampere oder mehr fließt, aufweisen, die aus verschiedenen Materialien bestehen. Der Leiter für ein Signal kann zum Beispiel aus einem auf Messing basierenden Material bestehen, und der Leiter für die Hauptschaltung kann aus einem auf purem Kupfer basierenden Material bestehen. Wenn zum Beispiel der Unterbereichshauptkörper 20a und der zweite Unterbereichsleiter 20D elektrisch mit dem Kollektor oder dem Emitter des Transistor-Chips verbunden sind, bestehen der erste Unterbereichsleiter 20C, der zweite Unterbereichsleiter 20D und der Oberbereichsleiter 20B aus einem hochleitfähigen Material wie einem auf purem Kupfer basierenden Material. Aluminium kann verwendet werden, um geringere Kosten zu erzielen. Alternativ können die Leiter, die auf der Isolierungsplatte 20A ausgebildet sind, einen dünnen Leiter für ein Signal und einen dicken Leiter für die Hauptschaltung aufweisen.
  • Der Leiter, der auf der unteren Oberfläche der Isolierungsplatte 20A vorgesehen ist, ist auf das Gate des Halbleiter-Chips 18 gelötet, und der Leiter erstreckt sich außerhalb der Vorrichtung, wodurch ein Signal von außen an das Gate bereitgestellt werden kann.
  • Die P- und N-Phasen-Muster können parallel zueinander vorgesehen sein, wie in 7 dargestellt, wobei der P-Phasen-Schaltungsbereich auf der oberen Oberflächenseite des Weiterleitungssubstrats 20 vorgesehen ist und der N-Phasen-Schaltungsbereich auf der unteren Oberflächenseite des Weiterleistungssubstrats 20 vorgesehen ist. Somit kann ein Bestreben, die Induktivität zu reduzieren, unterstützt werden. Die Induktivität in einem Gehäuse kann weiter reduziert werden, wenn keine Drahtverbindung in der Halbleitervorrichtung eingesetzt wird.
  • Die Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung kann auf verschiedene Arten modifiziert werden, solange seine Merkmale beibehalten werden können. Das Weiterleitungssubstrat 20 kann modifiziert werden, solange eine dreidimensionale Verdrahtung erzielt wird. Zum Beispiel können die Leiter in drei oder mehr Schichten mit dem Weiterleitungssubstrat vorgesehen sein, um einen noch höheren Grad an Freiheit einer Verdrahtung zu erzielen. In einer solchen Anordnung sind die Leiter dreier Schichten mit einer Isolierungsplatte, die zusätzlich auf dem Oberbereichsleiter 20B vorgesehen ist, und einem Leiter, der auf der Isolierungsplatte vorgesehen ist, versehen. Wenn die Leiter dreier oder mehr Schichten mit dem Weiterleitungssubstrat vorgesehen sind, kann eine geringere Induktivität mit den P- und N-Seiten-Schaltungsmustern erzielt werden, die getrennt auf oberen und unteren Schichten angrenzend aneinander vorgesehen sind.
  • Wenn ein ausreichender Raum zwischen dem Weiterleitungssubstrat 20 und einer inneren Wand des Gehäuses 30 vorgesehen ist, kann die Isolierungsplattenöffnung 20I weggelassen werden. Die Schaltung, die die Mehrzahl von Halbleiter-Chips 18 aufweist, ist nicht auf die in 8 dargestellte Schaltung beschränkt. Zum Beispiel kann eine Halbbrückenschaltung ausgebildet werden. Der Halbleiter-Chip ist nicht auf eine vertikale Vorrichtung beschränkt, in welcher ein Strom zwischen den oberen und unteren Oberflächen fließt, und kann eine horizontale Vorrichtung sein, in welcher ein Strom zwischen zwei Punkten auf der oberen Chip-Oberfläche fließt.
  • Die Komponenten können durch etwas anderes als ein Lötmittel miteinander verbunden werden, und jedes leitfähige Verbindungsmaterial kann verwendet werden. Das leitfähige Verbindungsmaterial ist bevorzugt ein Lötmittel, eine Metallpaste, die ein Metallfüllmaterial verwendet, oder ein Metall mit einem geringen elektrischen Widerstand wie ein sinterbares Metall, das durch Hitze metallisiert wird. Die Höhe des Lötmittels 19 und die Lötverbindung zwischen dem Schaltungsmuster und dem Weiterleitungssubstrat 20 müssen groß genug sein, um die Isolierung zwischen dem Halbleiter-Chip 18 und dem Schaltungsmuster auf dem Weiterleitungssubstrat 20 sicherzustellen, aber müssen auch klein genug sein, um eine geringere Induktivität zu erzielen. Zum Beispiel kann der induktivitätsreduzierende Effekt mit dem Lötmittel 19 erzielt werden, das eine Dicke von 1 mm oder kleiner aufweist. Fast kein induktivitätsreduzierender Effekt kann erzielt werden, wenn die Dicke 1 mm überschreitet.
  • Der Hauptstrom kann in jedem von dem Oberbereichsleiter 20B und dem ersten Unterbereichsleiter 20C fließen, und der andere des Oberbereichsleiters 20B und des ersten Unterbereichsleiters 20C kann eine Signalschaltung sein. Die Dicke des Leiters, der auf der Isolierungsplatte 20A ausgebildet ist, kann basierend auf dem Stromleitvermögen bestimmt werden.
  • Solche Modifikationen können auf die Halbleitervorrichtungen gemäß der nachfolgend beschriebenen Ausführungsformen angewendet werden. Die Halbleitervorrichtungen gemäß den nachfolgend beschriebenen Ausführungsformen haben viele Dinge mit der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung gemeinsam. Somit werden hauptsächlich die Unterschiede von der Ausführungsform 1 beschrieben.
  • Ausführungsform 2
  • 9 ist eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 2. Der Halbleiter-Chip 18 ist ein Transistor-Chip, der eine untere Oberfläche, die mit einem Kollektor versehen ist, und eine obere Oberfläche, die mit einem Emitter und einem Gate versehen ist, aufweist. Der Emitter ist mit einem Lötmittel 19 mit dem Unterbereichshauptkörper 20a verbunden.
  • Ein Gate-Muster 20E ist auf der Isolierungsplatte 20A ausgebildet. Das Gate-Muster 20E weist auf: einen ersten Bereich 20F, der auf einer unteren Oberfläche der Isolierungsplatte 20A ausgebildet ist; und einen zweiten Bereich 20G, der auf der oberen Oberfläche der Isolierungsplatte 20A ausgebildet ist. Der erste und der zweite Bereich 20F und 20G sind über ein Verbindungsteil 20S miteinander verbunden. Das Verbindungsteil 20S stellt eine Verbindung zwischen den Leitern auf oberen und unteren Seiten der Isolierungsplatte 20A wie in dem Fall des vorstehend beschriebenen Verbindungsteils 20R her.
  • Der erste Bereich 20F ist mit einem Lötmittel 50 elektrisch mit dem Gate des Halbleiter-Chips 18 verbunden. Ein herausgeführtes Gate-Teil 52 ist durch ein Lötmittel 54, das auf dem zweiten Bereich 20G vorgesehen ist, an dem zweiten Bereich 20G befestigt. Das herausgeführte Gate-Teil 52 ist ein Leiter, der in der z-Richtung verlängert ist und sich außerhalb des Harzes 40 erstreckt. 10 ist eine vergrößerte Ansicht des herausgeführten Gate-Teils 52. Wie in 10 dargestellt, weist das herausgeführte Gate-Teil 52 einen breiten unteren Endbereich auf und kann somit stabil mit dem zweiten Bereich 20G verbunden werden.
  • Wie vorstehend beschrieben, kann in der Halbleitervorrichtung gemäß der Ausführungsform 2 ein Signal in das Gate mit dem Gate-Muster 20E, das als eine Signalschaltung verwendet wird, und das herausgeführte Gate-Teil 52, das an dem Gate-Muster 20E befestigt ist, eingegeben werden. Die Anordnung, die das Gate-Muster 20E und das herausgeführte Gate-Teil 52 aufweist, kann für einige oder alle einer Mehrzahl von Gates verwendet werden.
  • In der Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung kann das herausgeführte Gate-Teil 52 an jeder Position des Gate-Musters 20E befestigt sein und kann somit mit einem höheren Freiheitsgrad angebracht werden. Der Oberbereichsleiter 20B und der erste Unterbereichsleiter 20C sind in einer Draufsicht nach außen an einem Bereich außerhalb der Isolierungsplatte 20A verbunden. Das herausgeführte Gate-Teil 52 kann an einem Bereich direkt über der Isolierungsplatte 20A nach außen verbunden sein. Ein solcher Freiheitsgrad, der somit erzielt wird, trägt zu dem Verkleinern der Halbleitervorrichtung bei. Ein Signal wie ein Gate-Steuersignal bedingt einen kleineren Strom verglichen mit dem Hauptstrom, und somit brauchen das herausgeführte Gate-Teil 52 und das Gate-Muster 20E nicht integriert zu sein.
  • 11 ist eine schematische Darstellung, die ein Verfahren eines Verbindens eines Gates gemäß einer Modifikation darstellt. Das Weiterleitungssubstrat 20 ist mit einer Durchgangsbohrung 20T versehen. Ein herausgeführtes Gate-Teil 60 ist als eine externe Elektrode vorgesehen, die mit dem Gate verbunden ist. Das herausgeführte Gate-Teil 60 ist durch die Durchgangsbohrung 20T vorgesehen. Das herausgeführte Gate-Teil 60 und der zweite Bereich 20G sind in 11 mit einem Lötmittel 62 miteinander verbunden. Alternativ kann das herausgeführte Gate-Teil 60 mit dem ersten Bereich 20F in der Durchgangsbohrung 20T verbunden sein. Das Verbindungsverfahren setzt zum Beispiel ein leitfähiges Verbindungsmaterial wie ein Lötmittel oder eine Druckverbindung wie ein Press-Passen ein. Die Form und das Material des herausgeführten Gate-Teils 60 können gemäß dem Verbindungsverfahren gewählt werden. Das in 11 dargestellte herausgeführte Gate-Teil 60 weist eine kleinere in Anspruch genommene Fläche in dem Weiterleitungssubstrat auf als das in 10 dargestellte herausgeführte Gate-Teil 52 und ist somit für ein Verkleinern der Vorrichtung geeignet.
  • Der Unterbereichsüberstandbereich 20b, der Oberbereichsüberstandbereich 20d und das herausgeführte Gate-Teil 60 sind alle an der Isolierungsplatte 20A befestigt. Somit kann die Verbindung des externen Anschlusses und des Substrats 15 weggelassen werden, wobei nur der Unterbereichsüberstandbereich 20b, der Oberbereichsüberstandbereich 20d und das herausgeführte Gate-Teil 60 als die Leiter verwendet werden, die sich außerhalb des Harzes 40 erstrecken. Somit kann das Substrat 15 von demjenigen in einem Fall, in welchem der externe Anschluss und das Substrat 15 verbunden sind, verkleinert werden. Mit der weggelassenen Verbindung des externen Anschlusses und des Substrats 15 kann die Halbleitervorrichtung einfach aufgebaut werden.
  • Ausführungsform 3
  • 12 ist eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 3. Eine elektronische Komponente 70 ist an der Isolierungsplatte 20A befestigt. Das elektronische Teil 70 ist ein Widerstand, ein Kondensator, eine integrierte Steuerschaltung (IC) oder dergleichen, und ist an dem Leiter auf der oberen Seite der Isolierungsplatte 20A, dem Leiter auf der unteren Seite der Isolierungsplatte 20A oder der Isolierungsplatte 20A befestigt. Die elektronische Komponente 70 ist vorgesehen, um zusätzlich eine Funktion eines Schützens des Halbleiter-Chips 18 oder der Halbleitervorrichtung bereitzustellen. Somit dient die elektronische Komponente, welche in herkömmlichen Anordnungen außerhalb der Halbleitervorrichtung vorgesehen ist, als eine aktive Komponente, die an dem Weiterleitungssubstrat 20 befestigt ist, wodurch eine verbesserte Funktionalität und Zuverlässigkeit der Halbleitervorrichtung erzielt werden kann. Die elektronische Komponente 70 kann nicht nur auf der oberen oder unteren Oberfläche des Weiterleitungssubstrats 20 sondern auch in dem Weiterleitungssubstrat 20 vorgesehen sein.
  • Das halbfertige Produkt, in welchem das Substrat 15, der Halbleiter-Chip 18 und das Weiterleitungssubstrat 20 zusammengebaut sind, kann mit einem Harz 40 eingeschlossen werden, ohne das Gehäuse zu verwenden. In einem solchen Fall wird eine Gussform als ein äußerer Rahmen verwendet. Das Harz wird mit einem geringen Einspritzdruck von etwa 10 bis 15 MPa in einer Vakuumumgebung in die Gussform eingespritzt. Somit kann ein äußerst kleiner Raum zwischen dem Substrat 15 und dem Weiterleitungssubstrat 20 mit dem Harz gefüllt werden. Die Gussform kann vollständig mit dem Harz gefüllt werden, das ein Niederdruckmittel aufweist, wenn das Harz mit geringem Druck in die Gussform eingespritzt wird. Das Harz, das das Niederdruckmittel aufweist, kann eine geringere Beanspruchung erzielen, die in dem Lötmittel 19, dem Halbleiter-Chip 18 und dergleichen erzeugt wird, wodurch die Zuverlässigkeit der Halbleitervorrichtung verbessert wird. Die äußere Form der Halbleitervorrichtung kann unter Verwendung der Gussform und ohne Verwendung des Gehäuses definiert werden, wodurch eine Kostenreduzierung erzielt werden kann. Das Harz 40 ist an den Seitenoberflächen der Halbleitervorrichtung exponiert, wenn sie ausgebildet wird, ohne das Gehäuse zu verwenden.
  • Die Merkmale der Halbleitervorrichtungen gemäß den vorstehend beschriebenen Ausführungsformen können geeignet kombiniert werden, um die Wirkungen der vorliegenden Erfindung zu verbessern.
  • In der vorliegenden Erfindung wird ein Weiterleitungssubstrat verwendet, in welchem ein Schaltungsmuster und eine externe Elektrode integriert sind, wodurch ein geringer Widerstand in einem Strompfad erzielt werden kann, während die Probleme verhindert werden, die auftreten, wenn die externe Elektrode auf den Halbleiter-Chip gelötet wird.
  • Offenbar sind angesichts der vorstehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist deshalb zu verstehen, dass innerhalb des Gültigkeitsumfangs der angehängten Ansprüche die Erfindung anders als ausdrücklich beschrieben ausgeführt werden kann.
  • Zusammengefasst wird ein Weiterleitungssubstrat, in welchem ein Schaltungsmuster und eine externe Elektrode auf einer Isolierungsplatte integriert sind, in der Halbleitervorrichtung verwendet. Eine solche Anordnung ermöglicht, einen Widerstand in einem Strompfad zu reduzieren, während die Probleme verhindert werden, die auftreten, wenn die externe Elektrode an den Halbleiter-Chip gelötet wird.
  • Bezugszeichenliste
    • 10
    Basisplatte
    12
    isolierende Schicht
    14
    Schaltungsmuster
    15
    Substrat
    16
    Lötmittel
    18
    Halbleiter-Chip
    19
    Lötmittel
    20
    Weiterleitungssubstrat
    20A
    Isolierungsplatte
    20B
    Oberbereichsleiter
    20C
    erster Unterbereichsleiter
    20D
    zweiter Unterbereichsleiter
    20E
    Gate-Muster
    20F
    erster Bereich
    20G
    zweiter Bereich
    20H
    Durchgangsbohrung
    20I
    Isolierungsplattenöffnung
    20J
    Metallteil
    20R
    Verbindungsteil
    20S
    Verbindungsteil
    20T
    Durchgangsbohrung
    20a
    Unterbereichshauptkörper
    20b
    Unterbereichsüberstandbereich
    20c
    Oberbereichshauptkörper
    20d
    Oberbereichsüberstandbereich
    30
    Gehäuse
    40
    Harz
    50
    Lötmittel
    52
    herausgeführtes Gate-Teil
    54
    Lötmittel
    60
    herausgeführtes Gate-Teil
    62
    Lötmittel
    70
    elektronische Komponente
    C1
    P-Phasen-Schaltungsbereich
    C2
    N-Phasen-Schaltungsbereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015-162649 [0003]

Claims (9)

  1. Halbleitervorrichtung, aufweisend: ein Substrat (15); eine Mehrzahl von Halbleiter-Chips (18), die auf dem Substrat (15) befestigt sind; eine Isolierungsplatte (20A), in welcher eine Durchgangsbohrung (20H) ausgebildet ist; einen ersten Unterbereichsleiter (20C) als einen einzelnen Leiter, der einen Unterbereichshauptkörper (20a), der auf einer unteren Oberfläche der Isolierungsplatte (20A) ausgebildet und elektrisch mit einem aus der Mehrzahl von Halbleiter-Chips (18) verbunden ist, und einen Unterbereichsüberstandbereich (20b), der sich in einer Draufsicht außerhalb der Isolierungsplatte (20A) erstreckt, aufweist; einen zweiten Unterbereichsleiter (20D), der auf einer unteren Oberfläche der Isolierungsplatte (20A) ausgebildet und elektrisch mit einem aus der Mehrzahl von Halbleiter-Chips (18) verbunden ist; einen Oberbereichsleiter (20B) als einen einzelnen Leiter, der einen Oberbereichshauptkörper (20c), der auf der oberen Oberfläche der Isolierungsplatte (20A) ausgebildet ist, und einen Oberbereichsüberstandbereich (20d), der sich in einer Draufsicht außerhalb der Isolierungsplatte (20A) erstreckt, aufweist; ein Verbindungsteil (20R), das in der Durchgangsbohrung (20H) vorgesehen ist und eine Verbindung zwischen dem Oberbereichshauptkörper (20c) und dem zweiten Unterbereichsleiter (20D) herstellt; und ein Harz (40), das die Halbleiter-Chips (18) und die Isolierungsplatte (20A) bedeckt, wobei sich der Unterbereichsüberstandbereich (20b) und der Oberbereichsüberstandbereich (20d) außerhalb des Harzes (40) erstrecken.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Mehrzahl von Halbleiter-Chips (18) einen Transistor-Chip einschließt, der einen Kollektor, einen Emitter und ein Gate aufweist, und der Unterbereichshauptkörper (20a) und der zweite Unterbereichsleiter (20D) elektrisch mit dem Kollektor oder dem Emitter verbunden sind.
  3. Halbleitervorrichtung gemäß Anspruch 2, wobei ein Bereich, in welchem der Unterbereichshauptkörper (20a) und der Oberbereichshauptkörper (20c) in einer Draufsicht überlappen, so vorgesehen ist, dass er bewirkt, dass ein Kollektorstrom und ein Emitterstrom des Transistor-Chips in einer Draufsicht in entgegengesetzte Richtungen fließen.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei die Halbleiter-Chips (18) und der Unterbereichshauptkörper (20a) mit einem leitfähigen Verbindungsmaterial, das eine Dicke von 1 mm oder kleiner aufweist, miteinander verbunden sind.
  5. Halbleitervorrichtung gemäß Anspruch 1, wobei die Mehrzahl von Halbleiter-Chips (18) einen Transistor-Chip einschließt, der einen Kollektor, einen Emitter und ein Gate aufweist, wobei die Halbleitervorrichtung weiter aufweist: ein Gate-Muster (20E), das auf der Isolierungsplatte (20A) ausgebildet und elektrisch mit dem Gate verbunden ist; und ein herausgeführtes Gate-Teil (52), das mit dem Gate-Muster (20E) verbunden ist und sich außerhalb des Harzes (40) erstreckt.
  6. Halbleitervorrichtung gemäß Anspruch 5, wobei das herausgeführte Gate-Teil (52) mit einem leitfähigen Verbindungsmaterial, das auf dem Gate-Muster vorgesehen ist, an dem Gate-Muster (20E) befestigt ist.
  7. Halbleitervorrichtung gemäß Anspruch 5, wobei das herausgeführte Gate-Teil (60) durch die Durchgangsbohrung (20T) vorgesehen ist, die in der Isolierungsplatte (20A) vorgesehen ist.
  8. Halbleitervorrichtung gemäß Anspruch 6 oder 7, wobei der Unterbereichsüberstandbereich (20b), der Oberbereichsüberstandbereich (20d) und das herausgeführte Gate-Teil (52, 60) nur Leiter sind, die sich außerhalb des Harzes (40) erstrecken.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, die weiter eine elektronische Komponente (70) aufweist, die auf der Isolierungsplatte (20A), dem ersten Unterbereichsleiter (20C), dem zweiten Unterbereichsleiter (20D) oder dem Oberbereichsleiter (20B) befestigt ist.
DE102017210589.5A 2016-06-23 2017-06-23 Halbleitervorrichtung Active DE102017210589B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-124711 2016-06-23
JP2016124711A JP6493317B2 (ja) 2016-06-23 2016-06-23 半導体装置

Publications (2)

Publication Number Publication Date
DE102017210589A1 true DE102017210589A1 (de) 2017-12-28
DE102017210589B4 DE102017210589B4 (de) 2022-01-13

Family

ID=60579857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017210589.5A Active DE102017210589B4 (de) 2016-06-23 2017-06-23 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10068819B2 (de)
JP (1) JP6493317B2 (de)
CN (1) CN107546180B (de)
DE (1) DE102017210589B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124149A1 (de) 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
CN115206890A (zh) * 2021-04-08 2022-10-18 三菱电机株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042651B2 (ja) * 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置
JP7035920B2 (ja) 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
JP7172338B2 (ja) * 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN109659294B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力转换电路装置
JP7392308B2 (ja) * 2019-07-19 2023-12-06 富士電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2004022968A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004172211A (ja) * 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP5373713B2 (ja) * 2010-07-23 2013-12-18 三菱電機株式会社 半導体装置
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102012218868B3 (de) * 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP6092644B2 (ja) * 2013-02-07 2017-03-08 株式会社ダイワ工業 半導体モジュール
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
JP6460266B2 (ja) 2016-01-29 2019-01-30 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124149A1 (de) 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
CN115206890A (zh) * 2021-04-08 2022-10-18 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP6493317B2 (ja) 2019-04-03
CN107546180A (zh) 2018-01-05
US10068819B2 (en) 2018-09-04
JP2017228694A (ja) 2017-12-28
US20170372978A1 (en) 2017-12-28
DE102017210589B4 (de) 2022-01-13
CN107546180B (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
DE102017210589B4 (de) Halbleitervorrichtung
DE112014001487B4 (de) Halbleitermodul
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102012206596B4 (de) Halbleitervorrichtung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
EP3625823B1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
DE102007006447A1 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102017214248A1 (de) An ein induktives Element angebrachte Leistungsstufe
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112018006370B4 (de) Halbleitereinrichtung
DE112014000862T5 (de) Halbleitervorrichtung
DE112015004424T5 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE112016006336T5 (de) Halbleitervorrichtung
DE112014003204B4 (de) Leistungsmodul
DE102004046806B4 (de) Leistungshalbleitermodul
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102015223300B4 (de) Halbleitervorrichtung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
EP3117458B1 (de) Elektrische bauteilanordnung
DE102016103967B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
WO2022263543A1 (de) Leiterplattenanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final