DE112016006336T5

DE112016006336T5 - Halbleitervorrichtung

Info

Publication number: DE112016006336T5
Application number: DE112016006336.9T
Authority: DE
Inventors: Hiroshi Yoshida; Yuji Imoto; Hidetoshi Ishibashi; Daisuke Murata; Kenta NAKAHARA; Seiji Oka; Junji Fujino; Nobuhiro Asaji
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-01-29
Filing date: 2016-01-29
Publication date: 2018-10-18
Also published as: WO2017130381A1; US20180294253A1; US10204886B2; JP6460266B2; CN108496249B; JPWO2017130381A1; CN108496249A

Abstract

Eine Halbleitervorrichtung weist Halbleiter-Chips, die an einer Platine fixiert sind, eine Isolierungsplatte, die eine Durchgangsbohrung darin ausgebildet aufweist, einen ersten unteren Leiter, der einen auf der unteren Oberfläche der Isolierungsplatte ausgebildeten und an einen der Halbleiter-Chips gelöteten unteren Hauptkörper und einen unteren Vorsprungsabschnitt, welcher mit dem unteren Hauptkörper verbunden ist, aufweist und sich zu der Außenseite der Isolierungsplatte erstreckt, einen zweiten unteren Leiter, der auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und an einen der Halbleiter-Chips gelötet ist, einen oberen Leiter, der einen auf der oberen Oberfläche der Isolierungsplatte ausgebildeten oberen Hauptkörper und einen oberen Vorsprungsabschnitt, welcher mit dem oberen Hauptkörper verbunden ist, aufweist und sich zu der Außenseite der Isolierungsplatte erstreckt, und einen Verbindungsabschnitt, der in der Durchgangsbohrung vorgesehen ist und den oberen Hauptkörper und den zweiten unteren Leiter verbindet, auf.

Description

Gebiet
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die zum Beispiel zum Steuern eines hohen Stroms verwendet wird.
Hintergrund
Es gibt eine Halbleitervorrichtung, die zum Beispiel einen IGBT (Bipolartransistor mit isoliertem Gate) oder dergleichen darin angebracht aufweist und zum Steuern eines hohen Stroms verwendet wird. Wenn ein Verdrahtungsmaterial wie ein Aluminiumdraht für eine interne Verdrahtung in der Halbleitervorrichtung, wie vorstehend beschrieben, verwendet wird, kann eine Verbindungszuverlässigkeit zu einem Leistungszyklus oder dergleichen nicht ausreichend sichergestellt werden.
Patentliteratur 1 offenbart, dass ein Element an eine Platine gelötet ist und ein Leiteranschluss direkt an das Element gelötet ist. Dieser Leitungsanschluss ist eine externe Elektrode, die sich zu der Außenseite der Vorrichtung erstreckt.
Stand der Technik
Patentliteratur
Patentliteratur 1: offengelegtes, japanisches Patent Nr. 2015-162649 A
Zusammenfassung
Technisches Problem
Die externe Elektrode, welche eine Elektrode ist, die zu der Außenseite der Halbleitervorrichtung exponiert ist, wird oft durch Stanzen einer einzelnen Metallplatte mit einer Form oder dergleichen ausgebildet. Wenn eine solche externe Elektrode an einen Halbleiter-Chip gelötet wird, treten verschiedene Schwierigkeiten auf. Zum Beispiel bilden mehrere externe Elektroden, die mit dem Halbleiter-Chip verbunden sind, eine zweidimensionale Verdrahtung, sodass der Freiheitsgrad einer Verdrahtung abnimmt und die äußere Größe des Halbleiter-Chips zunimmt.
Weiter ist es, wenn die mehreren externen Elektroden gleichzeitig an den Halbleiter-Chip gelötet werden, schwierig, die mehreren externen Elektroden mit einer gleichmäßigen Höhe zu versehen. Wenn die mehreren externen Elektroden von ungleichmäßiger Höhe sind, wird die Lötmitteldicke unregelmäßig, sodass ein großer Spielraum für die Lötmitteldicke festgelegt werden muss.
Weiter ist, wenn die gleiche Elektrode an eine externe Elektrode, die mit einem Signalschaltungsteil verbunden ist, durch welchen ein geringer Strom fließt, und eine externe Elektrode, die mit einem Hauptschaltungsteil, durch welchen ein hoher Strom fließt, angeschlossen wird, die externe Elektrode, die mit dem Signalschaltungsteil verbunden ist, von dem Gesichtspunkt einer Stromaufnahmefähigkeit überdimensioniert. In diesem Fall treten unnötige Kosten zusätzlich zu einem Anstieg einer äußeren Größe der Halbleitervorrichtung auf.
Weiter wird, um ein Maß an Festigkeit sicherzustellen, die externe Elektrode so ausgebildet, dass sie relativ dick ist. Es ist nicht einfach, eine solche Elektrode mit hoher Präzision an eine Stelle von geringer Fläche wie eine Signalkontaktstelle des Halbleiter-Chips zu löten. Deshalb gibt es ein Problem, dass die Größe des Halbleiter-Chips so festgelegt werden muss, dass sie groß ist, um die Fläche der Signalkontaktstelle zu vergrößern.
Weiter wirkt eine Beanspruchung, die auf die externe Elektrode wirkt, wenn ein Gehäuse deformiert wird oder ein Lötmittel direkt aufgebracht wird, auf ein Lötmittel, das mit dem Halbleiter-Chip in Kontakt ist. Es ist notwendig, die Länge der externen Elektrode so zu verkürzen, dass eine große Kraft nicht auf das Lötmittel wirkt.
Die vorliegende Erfindung ist gemacht worden, um das vorstehende Problem zu lösen, und weist eine Aufgabe auf, eine Halbleitervorrichtung zur Verfügung zu stellen, die geeignet ist, Schwierigkeiten zu vermeiden, die aufgrund eines Lötens einer externen Elektrode an einen Halbleiter-Chip auftreten.
Mittel zum Lösen der Probleme
Gemäß einer vorliegenden Erfindung weist eine Halbleitervorrichtung eine Platine, eine Mehrzahl von an der Platine befestigten Halbleiter-Chips, eine Isolierungsplatte, die eine Durchgangsbohrung darin ausgebildet aufweist, einen ersten unteren Leiter, der einen unteren Körper, welcher auf einer unteren Oberfläche der isolierenden Platte ausgebildet und an einen der Mehrzahl von Halbleiter-Chips gelötet ist, und einen unteren Vorsprungsabschnitt, welcher mit dem unteren Körper verbunden ist und sich in einer Draufsicht zu einer Außenseite der isolierenden Platte erstreckt, aufweist, einen zweiten unteren Leiter, welcher auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und an einen der Halbleiter-Chips gelötet ist, einen oberen Leiter, der einen oberen Hauptkörper, der auf einer oberen Oberfläche der Isolierungsplatte ausgebildet ist, und einen oberen Vorsprungsabschnitt, welcher mit dem oberen Hauptkörper verbunden ist und sich in einer Draufsicht zu einer Außenseite der Isolierungspatte erstreckt, aufweist, ein Verbindungsteil, welches in der Durchgangsbohrung vorgesehen ist und den oberen Hauptkörper und den zweiten unteren Leiter miteinander verbindet, eine erste externe Elektrode, die mit dem unteren Vorsprungsabschnitt verbunden ist, und eine zweite Elektrode, die mit dem oberen Vorsprungsabschnitt verbunden ist, auf.
Andere Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung ersichtlich.
Vorteilhafte Wirkungen der Erfindung
Gemäß der vorliegenden Erfindung kann eine dreidimensionale Verdrahtung durch eine Relaisplatine, die auf einem Halbleiter-Chip vorgesehen ist, ausgeführt werden, sodass Schwierigkeiten, die aufgrund eines Lötens einer externen Elektrode an den Halbleiter-Chip auftreten, verhindert werden können.
Figurenliste

1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
2 ist eine Querschnittsansicht der Relaisplatine.
3 ist eine Draufsicht der Relaisplatine.
4 ist eine Unteransicht der Relaisplatine.
5 ist eine Querschnittsansicht eines Abschnitts in der Umgebung der Durchgangsbohrung.
6 ist eine Draufsicht des Verbindungsabschnitts.
7 ist eine Querschnittsansicht der Umgebung der Durchgangsbohrung.
8 ist ein Diagramm, das durch Hinzufügen der Unteransicht der Relaisplatine mit dem Umriss des oberen Leiters erhalten wird.
9 ist eine perspektivische Ansicht eines Gehäuses, usw. welche ein Verfahren einer Herstellung eines halbfertigen Produkts zeigt.
10 ist ein Schaltungsdiagramm, das die Halbleitervorrichtung der ersten Ausführungsform zeigt.
11 ist eine Draufsicht der Relaisplatine.
12 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß einer Modifikation.
13 stellt eine Lötverbindung einer zweiten Ausführungsform dar.
14 zeigt die Form des Lötmittels.
15 stellt eine Lötverbindung einer dritten Ausführungsform dar.
16 zeigt die Form des Lötmittels.
17 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt.
18 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform.

Beschreibung der Ausführungsformen
Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen oder korrespondiere Bestandselemente werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholten Beschreibungen derselben können weggelassen sein.
Erste Ausführungsform
1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung weist eine Platine 15 auf. Die Platine 15 weist eine aus Metall ausgebildete Basisplatte 10, eine auf der Basisplatte 10 vorgesehene Isolierungsplatine 12 und ein auf der Oberfläche der Isolierungsplatine 12 ausgebildetes Schaltungsmuster 14 auf. Ein Wärmeableitungsfett kann zwischen der Basisplatte 10 und der Isolierungsplatine 12 vorgesehen sein. Die Platine 15 und ein Halbleiter-Chip 18 sind durch ein Lötmittel 16 aneinander befestigt. Die Rückseitenoberfläche des Halbleiter-Chips 18 ist an das Schaltungsmuster 14 gelötet. Eine Mehrzahl von Halbleiter-Chips 18 ist vorgesehen.
Obwohl nicht besonders eingeschränkt, kann der Halbleiter-Chip 18 zum Beispiel ein Transistor-Chip wie ein IGBT- und ein Dioden-Chip sein. Wenn eine Inverterschaltung von drei Phasen durch eine Halbleitervorrichtung aufgebaut wird, sind sechs Transistor-Chips und sechs Dioden, welche umgekehrt mit den sechs Transistor-Chips verbunden sind, vorgesehen.
Eine Relaisplatine 20 ist auf dem Halbleiter-Chip 18 vorgesehen. Die Relaisplatine 20 weist eine Isolierungsplatte 20A, einen oberen Leiter 20B, der auf der oberen Oberflächenseite der Isolierungsplatte 20A ausgebildet ist, und einen ersten unteren Leiter 20C, der auf der unteren Oberflächenseite der Isolierungsplatte 20A ausgebildet ist, auf. Das Material der Isolierungsplatte 20A ist zum Beispiel Glas-Epoxid.
Der erste untere Leiter 20C weist einen unteren Hauptkörper 20a und einen unteren Vorsprungsabschnitt 20b auf. Der untere Hauptkörper 20a ist auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Die obere Oberfläche des Halbleiter-Chips 18 ist mit einem Lötmittel 19 an den unteren Hauptkörper 20a gelötet. Der untere Vorsprungsabschnitt 20b ist mit dem unteren Hauptkörper 20a verbunden und erstreckt sich in einer Draufsicht zu der Außenseite der Isolierungsplatte 20A. Der erste untere Leiter 20C ist aus einem Leiter gebildet. Die Dicke des ersten unteren Leiters 20C ist nicht geringer als zum Beispiel 0,2 mm.
Der obere Leiter 20B weist einen oberen Hauptkörper 20c und einen oberen Vorsprungsabschnitt 20d auf. Der obere Hauptkörper 20c ist auf der oberen Oberfläche der Isolierungsplatte 20A ausgebildet. Der obere Vorsprungsabschnitt 20d ist mit dem oberen Hauptkörper 20c verbunden und erstreckt sich in einer Draufsicht zu der Außenseite der Isolierungsplatte 20A. Der obere Leiter 20B ist aus einem Leiter gebildet. Die Dicke des oberen Leiters 20B ist nicht geringer als zum Beispiel 0,2 mm.
Eine erste externe Elektrode 32A ist über ein Lötmittel mit dem unteren Vorsprungsabschnitt 20b verbunden. Eine zweite externe Elektrode 32B ist über ein Lötmittel mit dem oberen Vorsprungsabschnitt 20d verbunden. Ein Teil der ersten externen Elektrode 32A und ein Teil der zweiten externen Elektrode 32B sind in ein Gehäuse 30 eingeführt. Das Gehäuse 30 umgibt den Halbleiter-Chip 18. Ein Harz 40 ist in das Gehäuse 30 gefüllt. Das Harz 40 ist zum Beispiel ein Epoxidharz.
2 ist eine Querschnittsansicht der Relaisplatine 20. Um eine ausreichend Verbindungsfläche zwischen dem unteren Vorsprungsabschnitt 20b und der ersten externen Elektrode 32A sicherzustellen, ist bevorzugt, dass der untere Vorsprungsabschnitt 20b in einer Draufsicht von der Isolierungsplatte 20A um 20 mm oder mehr vorsteht. Um eine ausreichende Verbindungsfläche zwischen dem oberen Vorsprungsabschnitt 20d und der zweiten externen Elektrode 32B sicherzustellen, ist bevorzugt, dass der obere Vorsprungsabschnitt 20d in einer Draufsicht von der Isolierungsplatte 20A um 20 mm oder mehr vorsteht.
Durch Biegen des unteren Vorsprungsabschnitt 20b ist die Höhe an der Verbindungstelle zwischen dem unteren Vorsprungsabschnitt 20b und der ersten externen Elektrode 32A übereinstimmend mit der Höhe an der Verbindungstelle zwischen dem oberen Vorsprungsabschnitt 20d und der zweiten externen Elektrode 32B ausgelegt. Durch ein Auslegen des ersten unteren Leiters 20C in einer flachen Form, die keinen gebogenen Abschnitt aufweist, und Biegen des oberen Vorsprungsabschnitts 20d kann die Höhe an der Verbindungsstelle zwischen den unteren Vorsprungsabschnitt 20b und der ersten externen Elektrode 32A übereinstimmend mit der Höhe an der Verbindungsstelle zwischen dem oberen Vorsprungsabschnitt 20d und der zweiten externen Elektrode 32B ausgelegt werden.
3 ist eine Draufsicht der Relaisplatine 20. In 3 ist der Leiter, der auf der unteren Oberflächenseite der Isolierungsplatte 20A ausgebildet ist, weggelassen. „P1“, auf dem oberen Leiter 20B beschrieben, zeigt an, dass der obere Leiter 20B als ein P-Phasen-Muster verwendet wird. Der obere Vorsprungsabschnitt 20d, welcher ein Teil des oberen Leiters 20B ist, steht zu der Außenseite des äußeren Umfangs der Isolierungsplatte 20A vor. Eine Mehrzahl von oberen Leitern 20B ist ausgebildet. Durchgangsbohrungen 20H sind an Abschnitten der Isolierungsplatte 20A ausgebildet, wo der obere Leiter 20B vorhanden ist. Fülllöcher 20l sind an Abschnitten der Isolierungsplatte 20A vorgesehen, wo der obere Leiter 20B nicht vorhanden ist. Die Fülllöcher 20l sind mit einem Harz 40 gefüllt.
4 ist eine Unteransicht der Relaisplatine 20. In 4 ist der Leiter, der auf der oberen Oberflächenseite der Isolierungsplatte 20A ausgebildet ist, weggelassen. „N1“, auf dem ersten unteren Leiter 20C beschrieben, zeigt an, dass der erste untere Leiter 20C als ein N-Phasen-Muster verwendet wird. Der untere Vorsprungsabschnitt 20b, welcher ein Teil des ersten unteren Leiters 20C ist, steht zu der Außenseite des äußeren Umfangs der Isolierungsplatte 20A vor. Eine Mehrzahl von ersten unteren Leitern 20C ist ausgebildet. Zusätzlich zu dem ersten unteren Leiter 20C ist ein zweiter unterer Leiter 20D auf der unteren Oberfläche der Isolierungsplatte 20A ausgebildet. Der zweite untere Leiter 20D weist keinen Vorsprungsabschnitt auf, der in einer Draufsicht zu der Außenseite des äußeren Umfangs der Isolierungsplatte 20A vorsteht. Der zweite untere Leiter 20D ist an den in 1 gezeigten Halbleiter-Chip 18 oder einen Halbleiter-Chip gelötet, der an die Platine 15 gelötet ist, obwohl er in 1 nicht gezeigt ist.
Eine Mehrzahl von zweiten unteren Leitern 20D ist vorgesehen. Zum Beispiel ist die Emitterelektrode oder die Basiselektrode des Transistor-Chips oder die Anodenelektrode des Dioden-Chips an die Mehrzahl von ersten untern Leitern 20C und die Mehrzahl von zweiten unteren Leitern 20D gelötet.
Durchgangsbohrungen 20H sind an Abschnitten der Isolierungsplatte 20A ausgebildet, wo die zweiten unteren Leiter 20D vorhanden sind. 5 ist eine Querschnittsansicht eines Abschnitts in der Umgebung der Durchgangsbohrung 20H. Ein Verbindungsabschnitt 20R zum Verbinden des oberen Hauptkörpers 20c und des zweiten unteren Leiters 20D ist in der Durchgangsbohrung 20H vorgesehen. Der Verbindungsabschnitt 20R ist nicht auf einen bestimmten beschränkt, sofern er den oberen Hauptkörper 20c und den zweiten unteren Leiter 20D elektrisch verbindet. Zum Beispiel ist er eine kupferbeschichtete Schicht. Wenn jedoch eine kupferbeschichtete Schicht, die eine Dicke von etwa 15 bis 75 µm aufweist, ausgebildet wird, um einen hohen Strom zu handhaben, ist es notwendig, eine große Anzahl von Durchgangsbohrungen vorzusehen, in welchen die kupferbeschichtete Schicht ausgebildet worden ist. Zum Beispiel wird veranlasst, dass ein Strom von 10 A in der kupferbeschichteten Schicht fließt, welche so ausgebildet ist, dass sie eine Dicke von 50 µm in einer Durchgangsbohrung 20H aufweist.
Um ein Vorsehen einer großen Anzahl von Durchgangsbohrungen 20H zu vermeiden, ist bevorzugt, den Verbindungsabschnitt 20R durch Ausführen von Druckschweißen auf ein Metallteil auszubilden. In diesem Fall wird der Verbindungsabschnitt 20R durch Pressen und Deformieren von Lötaugen ausgebildet, sodass die Lötaugen gequetscht werden. In diesem Fall kann verglichen mit einem Fall, in welchem der Verbindungsabschnitt 20R durch Beschichten ausgebildet wird, bewirkt werden, dass ein hoher Strom mit einer kleineren Anzahl von Durchgangsbohrungen 20H fließt.
6 ist eine Draufsicht des Verbindungsabschnitts 20R. Der Verbindungsabschnitt 20R wird bevorzugt durch Pressen und Deformieren des Lötauges ausgebildet, wie vorstehend beschrieben. Das Metallteil, das den Verbindungsabschnitt 20R bildet, wie vorstehend beschrieben, ist in der Durchgangsbohrung 20H nicht gefüllt. Um die Stromaufnahmefähigkeit weiter zu verbessern, ist die Durchgangsbohrung 20H mit Metall gefüllt. 7 ist eine Querschnittsansicht der Umgebung der Durchgangsbohrung 20H und zeigt, dass die Durchgangsbohrung 20H mit einem Füllmetall 20J gefüllt ist. Das Füllmetall 20J ist in Kontakt mit dem Verbindungsabschnitt 20R und ist in der Durchgangsbohrung 20H aufgefüllt. Das Füllmetall 20J wird zum Beispiel durch Einfüllen von Metall wie einem Lötmittelmaterial in die Durchgangsbohrung 20H ausgebildet.
Es ist bevorzugt, dass das Füllmetall 20J in eine Richtung in Richtung des Halbleiter-Chips 18 vorsteht. Wenn der zweite untere Leiter 20D in elektrischen Kontakt mit einem Abschnitt gebracht wird, der eine kleine Fläche aufweist wie eine Signalkontaktstelle des Halbleiter-Chips 18, ist das vorstehende Füllmetall 20J zu einer Positionsreferenz angebracht, wodurch eine Positionsabweichung verhindert werden kann.
8 ist ein Diagramm, das durch Hinzufügen der Unteransicht der Relaisplatine 20 mit dem Umfang des oberen Leiters 20B erhalten wird. Der Umfang des oberen Leiters 20B wird durch eine unterbrochene Linie repräsentiert. Eine Fläche, die durch orthogonal schräge Linien repräsentiert wird, ist eine Fläche, wo der untere Hauptkörper 20a und der obere Hauptkörper 20c einander in einer Draufsicht überlappen. Wenn ein Transistor-Chip als der Halbleiter-Chip 18 vorgesehen ist, wird bewirkt, dass ein Kollektorstrom des Transistor-Chips in einen von dem unteren Hauptkörper 20a und dem oberen Hauptkörper 20c fließt, und es wird bewirkt, dass ein Emitterstrom des Transistor-Chips in dem anderen Hauptkörper fließt. Es wird bewirkt, dass der Kollektorstrom und der Emitterstrom in einer Draufsicht an einem Abschnitt, wo der untere Hauptkörper 20a und der obere Hauptkörper 20c einander in einer Draufsicht überlappen, in entgegengesetzte Richtungen fließen, wodurch die Induktivität der Halbleiter-Vorrichtung reduziert werden kann.
9 ist eine perspektivische Ansicht eines Gehäuses, usw., welche ein Verfahren einer Fertigung eines halbfertigen Produkts zeigt. Das halbfertige Produkt wird durch Fixieren des Halbleiter-Chips 18 an der Platine 15, Fixieren der Relais-Platine 20 an dem Halbleiter-Chip 18 und Fixieren der externen Elektroden wie der ersten externen Elektrode 32A, der zweiten externen Elektrode 32B, usw. an der Relais-Platine 20 vervollständigt. Die externen Elektroden können in einem anderen Schritt anschließend an die Vereinigung der Platine 15, des Halbleiter-Chips 18 und der Relais-Platine 20 in einen Körper verbunden werden, oder die Platine 15, der Halbleiter-Chip 18, die Relais-Platine 20 und die externen Elektroden können in einen Körper als ein Stück vereinigt werden. Das Letztere weist geringere Fertigungskosten auf.
Das Gehäuse 30 wird durch Annähern des Gehäuses 30 von der oberen Seite des halbfertigen Produkts und Einschieben der externen Elektrode wie der ersten externen Elektrode 32A, der zweiten externen Elektrode 32B, usw. entlang der Rinne des Gehäuses 30 eingepasst. Danach wird das Harz 40 in das Gehäuse 30 eingegossen, um die Halbleitervorrichtung von 1 zu vervollständigen. Um das Isolationsvermögen der Halbleitervorrichtung sicherzustellen, ist es notwendig, das Harz 40 vollständig in das Gehäuse 30 zufüllen.
Wenn jedoch zum Beispiel die Isolierungsplatte 20A groß ist und eine kleine Lücke zwischen der Relais-Platine 20 und dem Gehäuse 30 vorhanden ist, ist es aufgrund des Vorhandenseins der Relais-Platine 20 schwierig, das Harz zu der unteren Seite der Relais-Platine 20 einzugießen. Deshalb ist in der ersten Ausführungsform der vorliegenden Erfindung die Isolierungsplatte 20A mit den Fülllöchern 20l versehen, wodurch das Harz durch diese Löcher leicht von der oberen Seite der Relais-Platine 20 zu der unteren Seite der Relais-Platine 20 fließt. Um das Harz 40 gleichmäßig auf der unteren Seite der Relais-Platine 20 bereitzustellen, ist gewünscht, das die Breiten der Fülllöcher 20l so festgelegt sind, dass sie dreimal oder mehr größer sind als die Dicke der Isolierungsplatte 20A.
10 ist ein Schaltungsdiagramm, das die Halbleitervorrichtung der ersten Ausführungsform der vorliegenden Erfindung zeigt. Die Chips wie der Transistor-Chip und der Dioden-Chip sind als die Mehrzahl von Halbleiter-Chips 18 vorgesehen, um eine Konverterschaltung, eine Inverterschaltung und eine Bremsschaltung zu bilden. Die Inverterschaltung weist einen P-Phasen-Schaltungsabschnitt C1 und einen N-Phasen-Schaltungsabschnitt C2 auf.
11 ist eine Draufsicht der Relais-Platine 20. Wie vorstehend beschrieben, stehen der obere Vorsprungsabschnitt 20d und der untere Vorsprungsabschnitt 20b in einer Draufsicht zu der Außenseite der Isolierungsplatte 20A vor. Diese Vorsprungsabschnitte stehen in Richtungen von oben nach unten und von rechts nach links der Isolierungsplatte 20A vor.
In der Halbleitervorrichtung gemäß der ersten Ausführungsform 1 der vorliegenden Erfindung sind die Leiter auf den oberen und unteren Oberflächen der Relais-Platine 20 ausgebildet, sodass eine dreidimensionale Verdrahtung durch diese Leiter ausgeführt werden kann. Entsprechend ist verglichen mit einem Fall, in welchem die externen Elektroden direkt an dem Halbleiter-Chip fixiert sind, eine Einschränkung auf die Verdrahtung geringer, sodass die äußere Größe der Halbleitervorrichtung reduziert werden kann.
Die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung weist den oberen Vorsprungsabschnitt 20d und den unteren Vorsprungsabschnitt 20b auf, die sich in einer Draufsicht zu der Außenseite der Isolierungsplatte 20A erstrecken. Da die zweite externe Elektrode 32B an den oberen Vorsprungsabschnitt 20d gelötet ist und die erste externe Elektrode 32A an den unteren Vorsprungsabschnitt 20b gelötet ist, kann das Löten einfach ausgeführt werden. Alle externen Elektroden befinden sich in einer Draufsicht auf der Außenseite der Isolierungsplatte 20A, sodass es einfach ist, das Gehäuse 30 an das halbfertige Produkt anzupassen.
Weiter sind die Höhe an der Verbindungsstelle zwischen dem unteren Vorsprungsabschnitt 20b und der ersten externen Elektrode 32A und die Höhe an der Verbindungsstelle zwischen dem oberen Vorsprungsabschnitt 20d und der zweiten externen Elektrode 32B durch Biegen des unteren Vorsprungsabschnitts 20b oder des oberen Vorsprungsabschnitts 20d übereinstimmend miteinander ausgelegt. Als eine Folge sind die Formen der externen Elektroden gemeinsam ausgelegt. Zum Beispiel können die Höhen der externen Elektroden vereinheitlicht sein. Da die externe Elektrode einfach an den Vorsprungsabschnitt des Leiters gelötet werden kann, ist es außerdem möglich, die mehreren externen Elektroden in einem Stück an die Vorsprungsabschnitte anzulöten.
Wenn die mehreren Halbleiter-Chips 18 in einer Dicke ungleichmäßig sind, ist es notwendig, das Lötmittel 19 zwischen einem dünnen Halbleiter-Chip und der Relais-Platine 20 dick auszubilden und das Lötmittel 19 zwischen einem dicken Halbleiter-Chip und der Relais-Platine 20 dünn auszubilden. Das heißt, es ist schwierig eine geeignete Lötmitteldicke zu verwirklichen. Deshalb kann die Dicke des ersten unteren Leiters 20C oder des zweiten unteren Leiters 20D ungleichmäßig ausgelegt sein, sodass die Dicke des Lötmittels 19 geeignet ist. In diesem Fall können die mehreren Lötstellen zum Verbinden der Relais-Platine 20 und der mehreren Halbleiter-Chips 18 in einer Dicke gleichmäßig ausgelegt werden.
Mit Bezug auf die Leiter und die externen Elektroden der Relais-Platine 20 ist bevorzugt, Materialien zu verwenden, welche zwischen dem Signalschaltungsabschnitt, in welchem ein geringer Strom fließt, und dem Hauptschaltungsabschnitt, in welchem ein hoher Strom von mehreren zehn Ampere oder mehr fließt, verschieden sind. Zum Beispiel können die Leiter und die externen Elektroden für Signale aus einem blechbasierten Material ausgebildet sein, und die Leiter und die externen Elektroden für die Hauptschaltung können aus einem auf natürlichem Kupfer basierten Material ausgebildet sein. Wenn mehrere Paare der ersten unteren Leiter 20C und ersten externen Elektroden 32A vorgesehen sind, werden die mehreren ersten externen Elektroden 32A aus unterschiedlichen Materialien ausgebildet. Als eine Folge können verglichen mit dem Fall, in welchem alle der Leiter und der externen Elektroden aus dem auf natürlichem Kupfer basierten Material ausgebildet werden, die Materialkosten reduziert werden. Die erste externe Elektrode 32A und die zweite externe Elektrode 32B können aus unterschiedlichen Materialien ausgebildet werden.
In der ersten Ausführungsform ist der untere Hauptkörper 20a oder der zweite untere Leiter 20D elektrisch mit dem Kollektor oder Emitter des Transistor-Chips verbunden. Ein Abschnitt, wo ein Hauptstrom fließt, sollte aus einem Material ausgebildet sein, das eine hohe elektrische Leitfähigkeit aufweist wie zum Beispiel ein auf natürlichem Kupfer basiertes Material. Alternativ sind mit Bezug auf die Leiter, die auf der Isolierungsplatte 20A ausgebildet sind, die Leiter für Signale dünn ausgebildet, und die Leiter für die Hauptschaltung sind dick ausgebildet.
Eine Löt- oder Pressschweißverbindung wie ein Presspassen ist als ein Verfahren eines Verbindens einer externen Elektrode und einer externen Vorrichtung bekannt. Die Form und das Material der externen Elektroden kann gemäß jedem Verbindungsverfahren ausgewählt werden. Da die externe Elektrode und die Relais-Platine 20 unterschiedliche Teile sind, können die Form und das Material der externen Elektroden frei gewählt werden, ohne die Verbindung mit dem Halbleiter-Chip, usw. in Betracht zu ziehen. Wenn ein Grad an Festigkeit an den externen Elektroden benötigt wird, wird die erste externe Elektrode 32A so ausgelegt, dass sie dicker ist als der erste untere Leiter 20C, und die zweite externe Elektrode 32B wird so ausgelegt, dass sie dicker ist als der obere Leiter 20B.
Der P-Phasen-Schaltungsabschnitt ist auf der oberen Oberflächenseite der Relais-Platine vorgesehen, und der N-Phasen-Schaltungsabschnitt ist auf der unteren Oberflächenseite der Relais-Platine vorgesehen, wodurch die P-Phase und die N-Phase parallel vorgesehen werden können, wie in 5 gezeigt. Als eine Folge kann die Induktivität reduziert werden. Weiter kann durch ein Ausschließen einer Drahtverbindung in der Halbleitervorrichtung die Induktivität in dem Gehäuse weiter reduziert werden.
Verschiedene Modifikationen können an der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung innerhalb eines Umfangs ausgeführt werden, in welchem die Merkmale davon nicht verlorengehen. Verschiedene Modifikationen können insofern an der Relais-Platine 20 ausgeführt werden, als sie die dreidimensionale Verdrahtung verwirklichen. Zum Beispiel kann ein Leiter, der eine hierarchische Struktur von drei oder mehr Schichten aufweist, in der Relais-Platine vorgelegt werden, um den Freiheitsgrad einer Verdrahtung zu verbessern. In diesem Fall ist eine neue Isolierungsplatte auf dem oberen Leiter 20B vorgesehen, und ein Leiter ist auf der Isolierungsplatte vorgesehen, um dadurch einen Leiter vorzulegen, der eine hierarchische Struktur von drei Schichten aufweist.
Das Harz 40 bedeckt die Isolierungsplatte 20A, den ersten unteren Leiter 20C, den zweiten unteren Leiter 20D, den oberen Leiter 20B und die mehreren Halbleiter-Chips 18 und exponiert Teile der ersten externen Elektrode 32A und der zweiten externen Elektrode 32B nach außen. Die Fülllöcher 20l sind so vorgesehen, dass das Harz 40 den Halbleiter-Chip 18 sicher bedeckt. Wenn es jedoch einen ausreichenden Raum zwischen der Relais-Platine 20 und der Innenwand des Gehäuses 30 gibt, können die Fülllöcher 20l weggelassen werden.
Die Schaltung, die durch die mehreren Halbleiter-Chip 18 gebildet wird, ist nicht auf die Schaltung von 10 beschränkt. Zum Beispiel kann eine Halbbrückenschaltung gebildet werden. Das Verfahren des Verbindens der externen Elektrode und der Relais-Platine ist nicht auf Löten beschränkt, und es kann zum Beispiel ein Ultraschallverbindungsverfahren eingesetzt werden.
12 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß einer Modifikation. Der Halbleiter-Chip 18 ist ein IGBT und weist einen Emitter und eine Basis auf der oberen Oberfläche davon und einen Kollektor auf der unteren Oberfläche davon auf. Der Kollektor ist durch ein Lötmittel 16 mit einem Schaltungsmuster 14 verbunden. Ein Leiter 21 ist an dem Schaltungsmuster 14 fixiert. Der Leiter 21 ist mit einer dritten externen Elektrode 32C verbunden. Die Höhe an der Verbindungsstelle zwischen dem Leiter 21 und der dritten externen Elektrode 32C ist gleich der Höhe an der Verbindungsstelle zwischen dem unteren Vorsprungsabschnitt 20b und der ersten externen Elektrode 32A und der Höhe an der Verbindungsstelle zwischen dem oberen Vorsprungsabschnitt 20d und der zweiten externen Elektrode 32B. Der Halbleiter-Chip ist nicht auf eine vertikale Vorrichtung beschränkt, in welcher ein Strom zwischen den oberen und unteren Oberflächen davon fließt, und er kann eine horizontale Vorrichtung sein, in welcher ein Strom zwischen zwei Punkten auf der oberen Oberfläche des Chips fließt.
Diese Modifikationen können geeignet auf Halbleitervorrichtungen gemäß den nachfolgenden Ausführungsformen angewendet werden. Die Halbleitervorrichtungen gemäß den nachfolgenden Ausführungsformen weisen viele gemeinsame Punkte zu der Halbleitervorrichtung gemäß der ersten Ausführungsform auf, und somit werden hauptsächlich unterschiedliche Punkte von der ersten Ausführungsform beschrieben.
Zweite Ausführungsform
13 stellt einen Zustand dar, bevor die Relais-Platine 20 und die Platine 15 miteinander verbunden werden. Ein nicht verbundener Abschnitt 50, an welchen kein Lötmittel verbunden ist, ist unter dem ersten unteren Leiter 20C ausgebildet. Der nicht verbundene Abschnitt 50 ist zum Beispiel aus einem Lötstopplack oder Polyimid ausgebildet. Die Breite b des ersten unteren Leiters 20C, der von dem nicht verbundenen Abschnitt 50 exponiert ist, ist kleiner als die Breite der Lötstelle 19.
14 ist ein Diagramm, das zeigt, dass der Halbleiter-Chip 18 und der untere Hauptkörper 20a des ersten unteren Leiters 20C durch das Lötmittel 19 miteinander verbunden sind. Mit Bezug auf das Lötmittel 19 zum Verbinden des Halbleiter-Chips 18 und des unteren Hauptkörpers 20a ist die Kontaktfläche des Lötmittels 19 mit dem Halbleiter-Chip 18 größer als die Kontaktfläche des Lötmittels 19 mit dem unteren Hauptkörper 20a. Als eine Folge bildet die Hohlkehlform des Lötmittels 19 einen spitzen Winkel mit der oberen Oberfläche des Halbleiter-Chips 18. Entsprechend kann verglichen mit einem Fall, in welchem solch ein spitzer Winkel nicht realisiert ist, eine Beanspruchung, die über das Lötmittel 19 auf den Halbleiter-Chip 18 wirkt, reduziert werden.
Gemäß dem gleichen Verfahren, wie vorstehend beschrieben, ist bevorzugt, dass das Lötmittel zum Verbinden des Halbleiter-Chips 18 und des zweiten unteren Leiters 20D so vorgesehen ist, dass die Kontaktfläche des Lötmittels mit dem Halbleiter-Chip 18 größer ist als die Kontaktfläche des Lötmittels mit dem zweiten unteren Leiter 20D.
Dritte Ausführungsform
15 stellt einen Zustand dar, bevor die Relais-Platine 20 und die Platine 15 miteinander verbunden werden. Das Lötmittel 19 ist vorgesehen, um den unteren Hauptkörper 20a und den Halbleiter-Chip 18 zu verbinden. Der untere Hauptkörper 20a, die Isolierungsplatte 20A und der obere Leiter 20B sind genau über einem äußeren Umfangsabschnitt, welcher ein Teil des Lötmittels 19 ist, nicht vorhanden. Das heißt, eine Öffnung 20h ist in der Relais-Platine 20 vorgesehen. Die Breite b des ersten unteren Leiters 20C, der durch die Öffnung 20 h umgeben ist, ist größer als die Breite a des Lötmittels 19.
16 ist ein Diagramm, das zeigt, dass der Halbleiter-Chip 18 und der untere Hauptkörper 20a des ersten unteren Leiters 20C durch das Lötmittel 19 miteinander verbunden sind. Mit Bezug auf das Lötmittel 19 zum Verbinden des Halbleiter-Chips 18 und des unteren Hauptkörpers 20a ist die Kontaktfläche des Lötmittels 19 mit dem Halbleiter-Chip 18 größer ist als die Kontaktfläche des Lötmittels 19 mit dem unteren Hauptkörper 20a. Als eine Folge bildet die Hohlkehlform des Lötmittels 19 einen spitzen Winkel mit der oberen Oberfläche des Halbleiter-Chips 18. Entsprechend kann verglichen mit einem Fall, in welchem solch ein spitzer Winkel nicht realisiert ist, eine Beanspruchung, die über das Lötmittel 19 auf den Halbleiter-Chip 18 wirkt, reduziert werden.
Durch das Vorsehen der Öffnung 20h können der Halbleiter-Chip 18 und der untere Hauptkörper 20a durch das Lötmittel 19 sicher miteinander verbunden werden. Dieser Effekt ist insbesondere nützlich, wenn die Lötfläche klein ist. Weiter fungiert die Öffnung 20h außerdem als eine Lagerstelle für überschüssiges Lötmittel. Als eine Folge kann die Verbindungszuverlässigkeit verbessert werden.
Wenn der Halbleiter-Chip 18 und der zweite untere Leiter 20D aneinander gelötet werden, ist bevorzugt, das vorstehende Merkmal einzuschließen. Das heißt, eine Öffnung, in welcher der zweite untere Leiter 20D, die Isolierungsplatte 20A und der obere Leiter 20B nicht vorhanden sind, ist genau über einem Teil des Lötmittels zum Verbinden des Halbleiter-Chips 18 und des zweiten unteren Leiters 20D ausgebildet.
Vierte Ausführungsform
17 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt. Aktive Teile 60, 62 sind elektrisch mit dem oberen Hauptkörper 20c der Relais-Platine 20 verbunden. Die aktiven Teile 60, 62 sind zum Beispiel ein Widerstand, ein Kondensator, ein Steuer-IC oder dergleichen. Die aktiven Teil 60, 62 sind für eine schützende Rolle des Halbleiter-Chips 18 oder der Halbleitervorrichtung zuständig. Teile, welche bisher außerhalb der Halbleitervorrichtung vorgesehen waren, sind als die aktiven Teile 60, 62 auf der Relais-Platine 20 vorgesehen, wobei die Funktion und Zuverlässigkeit der Halbleitervorrichtung verbessert werden können.
Fünfte Ausführungsform
18 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform. Die Halbleitervorrichtung ist durch Versiegeln eines halbfertigen Produkts mit dem Harz 40 ohne ein Gehäuse ausgebildet, wobei das halbfertige Produkt durch Fertigen der Platine 15, des Halbleiter-Chips 18, der Relais-Platine 20 und der externen Elektroden in einem Stück ausgebildet ist. Eine Gussform wird als ein äußerer Rahmen für das Versiegeln unter Verwendung des Harzes 40 verwendet. Der Abstand zwischen der Platine 15 und der Relais-Platine 20 ist im Wesentlichen gleich der Dicke des Halbleiter-Chips 18, und somit ist er sehr schmal. Die Dicke des Halbleiter-Chips 18 ist zum Beispiel gleich 100 µm.
Es ist notwendig, das Harz in den sehr schmalen Bereich zwischen der Platine 15 und der Relais-Platine 20 zu füllen. Ein beanspruchungsreduzierendes Mittel oder dergleichen ist bisher in einem flüssigen Epoxidharzmaterial enthalten gewesen. In diesem Fall steigt jedoch die Viskosität des Harzes, und eine Ausführbarkeit eine Harzgießens wird verschlechtert. Deshalb wurde in einigen Fällen der Inhalt des beanspruchungsreduzierenden Mittels oder dergleichen reduziert.
In der fünften Ausführungsform der vorliegenden Erfindung wird das Harz bei einem geringen Gießdruck von etwa 10 bis 15 MPa in einer Vakuumumgebung in die Gussform gegossen, wodurch das Harz in den sehr schmalen Bereich zwischen der Platine 15 und der Relais-Platine 20 gefüllt werden kann. Selbst wenn das Harz, das das beanspruchungsreduzierende Mittel aufweist, eingesetzt wird, kann das Harz durch Gießen des Harzes bei einem geringen Druck in jede Ecke der Gussform bereitgestellt werden. Weiter kann durch das Beinhalten des beanspruchungsreduzierenden Mittels in dem Harz eine Beanspruchung, die in dem Lötmittel 19, dem Halbleiter-Chip 18, usw. auftritt, reduziert werden, und die Zuverlässigkeit der Halbleitervorrichtung kann verbessert werden. Durch das Verwenden der Gussform kann die äußere Form der Halbleitervorrichtung ohne ein Gehäuse vollendet werden, sodass die Kosten reduziert werden können. Wenn die Halbleitervorrichtung ohne ein Gehäuse ausgelegt wird, ist das Harz 40 zu der Seitenoberfläche der Halbleitervorrichtung exponiert.
Die Merkmale der Halbleitervorrichtung gemäß den jeweiligen vorstehend beschriebenen Ausführungsformen können geeignet miteinander kombiniert werden, um die Wirkung der vorliegenden Erfindung zu verbessern.
Bezugszeichenliste
15 Platine, 18 Halbleiter-Chip, 20 Relais-Platine, 20A Isolierungsplatte, 20B oberer Leiter, 20C erster unterer Leiter, 20D zweiter unterer Leiter, 20H Durchgangsbohrung, 20I Fülllöcher, 20J Füllmetall, 20R Verbindungsabschnitt, 20a unterer Hauptkörper, 20b unterer Vorsprungsabschnitt, 20c oberer Hauptkörper, 20d oberer Vorsprungsabschnitt, 20h Öffnung, 30 Gehäuse, 32A erste externe Elektrode, 32B zweite externe Elektrode, 32C dritte externe Elektrode, 40 Harz, 60 aktives Teil
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2015162649 A [0004]

Claims

Halbleitervorrichtung, aufweisend: eine Platine; eine Mehrzahl von Halbleiter-Chips, die an der Platine fixiert sind; eine Isolierungsplatte, die eine Durchgangsbohrung darin ausgebildet aufweist; einen ersten unteren Leiter, der einen unteren Hauptkörper, welcher auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und an einen der Mehrzahl von Halbleiter-Chips gelötet ist, und einen unteren Vorsprungsabschnitt, welcher mit dem unteren Hauptkörper verbunden ist und sich in einer Draufsicht zu einer Außenseite der Isolierungsplatte erstreckt, aufweist; einen zweiten unteren Leiter, welcher auf einer unteren Oberfläche der Isolierungsplatte ausgebildet und an einen der Mehrzahl von Halbleiter-Chips gelötet ist; einen oberen Leiter, der einen oberen Hauptkörper, der auf einer oberen Oberfläche der Isolierungsplatte ausgebildet ist, und einen oberen Vorsprungsabschnitt, welcher mit dem oberen Hauptkörper verbunden ist und sich in einer Draufsicht zu einer Außenseite der Isolierungsplatte erstreckt, aufweist; einen Verbindungsabschnitt, welcher in der Durchgangsbohrung vorgesehen ist und den oberen Hauptkörper und den zweiten unteren Leiter miteinander verbindet; eine erste externe Elektrode, die mit dem unteren Vorsprungsabschnitt verbunden ist; und eine zweite externe Elektrode, die mit dem oberen Vorsprungsabschnitt verbunden ist.
Halbleitervorrichtung gemäß Anspruch 1, wobei die Mehrzahl von Halbleiter-Chips einen Transistor-Chip einschließt, und der untere Hauptkörper oder der zweite untere Leiter elektrisch mit einem Kollektor oder Emitter des Transistor-Chips verbunden ist.
Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei eine Höhe an einer Verbindungsstelle zwischen dem unteren Vorsprung und der ersten externen Elektrode und eine Höhe an einer Verbindungsstelle zwischen dem oberen Vorsprungsabschnitt und der zweiten externen Elektrode durch Biegen des unteren Vorsprungsabschnitts oder des oberen Vorsprungsabschnitts miteinander zusammenfallend sind.
Halbleitervorrichtung gemäß Anspruch 1 oder 3, wobei die Mehrzahl von Halbleiter-Chips einen Transistor-Chip einschließt, und der untere Hauptkörper und der obere Hauptkörper einander in einer Draufsicht überlappen, wodurch ein Kollektorstrom und ein Emitterstrom des Transistor-Chips in einer Draufsicht in entgegengesetzte Richtungen fließen.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei der erste untere Leiter oder der zweite untere Leiter in einer Dicke ungleichmäßig sind.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei ein Lötmittel zum Verbinden des Halbleiter-Chips und des unteren Hauptkörpers so vorgesehen ist, dass eine Kontaktfläche des Lötmittels mit dem Halbleiter-Chip größer ist als eine Kontaktfläche des Lötmittels mit dem unteren Hauptkörper, und ein Lötmittel zum Verbinden des Halbleiter-Chips und des zweiten unteren Leiters so vorgesehen ist, dass eine Kontaktfläche des Lötmittels mit dem Halbleiter-Chip größer ist als eine Kontaktfläche des Lötmittels mit dem zweiten unteren Leiter.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der untere Hauptkörper, die Isolierungsplatte und der obere Leiter genau über einem Teil des Lötmittels zum Verbinden des Halbleiter-Chips und des unteren Hauptkörpers nicht vorhanden sind.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der zweite untere Leiter, die Isolierungsplatte und der obere Leiter genau über einem Teil des Lötmittels zum Verbinden des Halbleiter-Chips und des zweiten unteren Leiters nicht vorhanden sind.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei der Verbindungsabschnitt durch Ausführen von Pressschweißen auf einem Metallbauteil ausgebildet wird.
Halbleitervorrichtung gemäß Anspruch 9, wobei das Metallbauteil so vorgesehen ist, dass es in der Durchgangsbohrung nicht gefüllt ist, ein Füllmetall, welches in Kontakt mit dem Metallbauteil ist und in die Durchgangsbohrung gefüllt ist, vorgesehen ist, und das Füllmetall in einer Richtung in Richtung des Halbleiter-Chips vorsteht.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 10, weiter aufweisend ein Harz, welches die Isolierungsplatte, den ersten unteren Leiter, den zweiten unteren Leiter, den oberen Leiter und die Mehrzahl von Halbleiter-Chips bedeckt und Teile der ersten externen Elektrode und der zweiten externen Elektrode zu einer Außenseite exponiert, wobei die Isolierungsplatte mit einem Füllloch versehen ist, das mit dem Harz gefüllt ist.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, weiter aufweisend ein aktives Teil, das elektrisch mit dem oberen Hauptkörper verbunden ist.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 12, wobei eine Mehrzahl von Paaren, von denen jedes den ersten unteren Leiter und die erste externe Elektrode aufweist, vorgesehen ist, und eine Mehrzahl der ersten externen Elektroden aus unterschiedlichen Materialien ausgebildet ist.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 12, wobei die erste externe Elektrode und die zweite externe Elektrode aus unterschiedlichen Materialien ausgebildet sind.
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 14, wobei die erste externe Elektrode dicker ist als der erste untere Leiter und die zweite externe Elektrode dicker ist als der obere Leiter.
Halbleitervorrichtung gemäß Anspruch 1, weiter aufweisend ein Harz, welches die Isolierungsplatte, den ersten unteren Leiter, den zweiten unteren Leiter, den oberen Leiter und die Mehrzahl von Halbleiter-Chips bedeckt und Teile der ersten externen Elektrode und der zweiten externen Elektrode zu einer Außenseite exponiert, wobei das Harz zu einer Seitenoberfläche exponiert ist.