DE102015100011A1 - Chipeinbettungsgehäuse mit rückseitiger Chipverbindung - Google Patents

Chipeinbettungsgehäuse mit rückseitiger Chipverbindung Download PDF

Info

Publication number
DE102015100011A1
DE102015100011A1 DE102015100011.3A DE102015100011A DE102015100011A1 DE 102015100011 A1 DE102015100011 A1 DE 102015100011A1 DE 102015100011 A DE102015100011 A DE 102015100011A DE 102015100011 A1 DE102015100011 A1 DE 102015100011A1
Authority
DE
Germany
Prior art keywords
chip
metal
metal member
semiconductor package
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015100011.3A
Other languages
English (en)
Other versions
DE102015100011B4 (de
Inventor
Ralf Otremba
Josef Höglauer
Manfred Schindler
Johannes Lodermeyer
Thorsten Scharf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015100011A1 publication Critical patent/DE102015100011A1/de
Application granted granted Critical
Publication of DE102015100011B4 publication Critical patent/DE102015100011B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleitergehäuse umfasst einen Halbleiterchip und einen Metallclip. In einer Ausführungsform ist der Halbleiterchip in ein isolierendes Material eingebettet und weist eine erste Oberfläche, die in eine erste Richtung weist, eine zweite Oberfläche, die in eine der ersten Richtung entgegengesetzte zweite Richtung weist, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand auf. Der Metallclip ist in das isolierende Material oberhalb des Chips eingebettet und an die zweite Oberfläche des Chips gebondet. Ein Teil des Metallclips erstreckt sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung, um eine galvanische Umverdrahtung an der zweiten Oberfläche des Chips bereitzustellen.

Description

  • Die Anmeldung betrifft Halbleitergehäuse und insbesondere das Kontaktieren der Rückseite von in Gehäusen eingebetteten Halbleiterchips.
  • Einhausung (Packaging) mit eingebetteten Chips ist eine Einhausungstechnologie für Halbleiterchips(-nacktchips), bei der Materialien zu einer gedruckten Schaltungsstruktur hinzugefügt werden, um optionale Passivelemente, wie z. B. Widerstände und Kondensatoren, zu erzeugen, und aktive Chips (Nacktchips) werden auf einer inneren Schicht platziert und dann vergraben, indem zusätzliche Schichten hinzugefügt werden. Beispielsweise umfassen manche Verfahren mit eingebetteten Chips das Platzieren von (Nackt-)Chips mit Anbringung einer nicht leitfähigen Paste an einer vorstrukturierten Cu-Folie, Beschichtung von standardglasverstärktem Prepreg (vorimprägnierten Verbundfasern, in denen ein Matrixmaterial, wie z. B. Epoxid, bereits vorliegt) zur Formstabilität und Strukturierung von Cu-Folien, um PCB-(Leiterplatten-)Leitungswegschichten zu realisieren. Typische Laminatstrukturen können aus zwei bis sechs Schichten bestehen, wobei komplexere Strukturen aus bis zu zehn Metallschichten bestehen. Standardeinhausungsverfahren, wie z. B. Draht- oder Clipbonden, sowie herkömmliche Formgusstechniken werden typischerweise durch galvanische Verfahren ersetzt. Die Ergebnisse sind eine signifikant reduzierte Gehäusegrundfläche, Gehäusewiderstand und -induktivität sowie ein geringer Wärmewiderstand.
  • Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, die Einhausungstechnologien mit eingebetteten Chips für Mehrfachchipanwendungen zu optimieren, sodass die Einhausungstechnologien mit eingebetteten Chips so angepasst und erweitert werden, dass sie die Bedürfnisse anderer Chiptechnologien erfüllen, wie z. B. höhere Leistungskontakte für Leistungshalbleiter(nackt)chips und im selben Gehäuse eingebettete (Nackt)chips verschiedener Dicke.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen und Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform eines Halbleitergehäuses(Halbleiter-Packages) umfasst das Gehäuse (Package) einen Halbleiter(nackt)chip (”semiconductor die”), der in ein isolierendes Material eingebettet ist. Der Nacktchip weist eine erste Oberfläche, die in eine erste Richtung weist, eine zweite Oberfläche, die in eine der ersten Richtung entgegengesetzte zweite Richtung weist, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand auf. Das Halbleitergehäuse umfasst ferner einen in das isolierende Material oberhalb des (Nackt-)Chips eingebettete und an die zweite Oberfläche des (Nackt-)Chips gebondeten Metallclip. Ein Teil des Metallclips erstreckt sich seitlich über den Rand des (Nackt-)Chips hinaus und vertikal in die erste Richtung, um eine galvanische Umverdrahtung an der zweiten Oberfläche des (Nackt-)Chips bereitzustellen.
  • Gemäß einer anderen Ausführungsform eines Halbleitergehäuses(Halbleiter-Packages) umfasst das Gehäuse (Package) einen in ein isolierendes Material eingebetteten Halbleiter(nackt)chip. Der (Nackt-)Chip weist eine erste und eine zweite Oberfläche, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand auf. Ferner umfasst das Gehäuse eine strukturierte Metallumverdrahtungsschicht, die in dem isolierenden Material unterhalb des (Nackt-)Chips ausgebildet ist, erste leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit Anschlüssen an der ersten Oberfläche des (Nackt-)Chips verbinden, und ein in das isolierte Material oberhalb des (Nackt-)Chips eingebettetes und an die zweite Oberfläche des (Nackt-)Chips gebondetes erstes Metallbauteil. Ein Teil des ersten Metallbauteils erstreckt sich seitlich über den Rand des (Nackt-)Chips hinaus. Das Gehäuse umfasst auch zweite leitfähige Durchkontaktierungen, die sich von der strukturierten Metallumverdrahtungsschicht vertikal in Richtung des ersten Metallbauteils erstrecken und vor dem ersten Metallbauteil enden, sodass ein Spalt zwischen den zweiten leitfähigen Durchkontaktierungen und dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des (Nackt-)Chips hinaus erstreckt, besteht. Ferner umfasst das Gehäuse ein zweites Metallbauteil, das in dem Spalt ausgebildet ist und die zweiten leitfähigen Durchkontaktierungen mit dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des (Nackt-)Chips hinaus erstreckt, verbindet.
  • Gemäß noch einer anderen Ausführungsform eines Halbleitergehäuses(Halbleiter-Packages) umfasst das Gehäuse (Package) einen Halbleiternacktchip, der in ein isolierendes Material eingebettet ist. Der (Nackt-)Chip weist eine erste und eine zweite Oberfläche, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand auf. Ferner umfasst das Gehäuse ein in das isolierende Material oberhalb des (Nackt-)Chips eingebettetes und an die zweite Oberfläche des (Nackt-)Chips gebondetes erstes Metallbauteil. Ein Teil des ersten Metallbauteils erstreckt sich seitlich über den Rand des (Nackt-)Chips hinaus. Das Gehäuse umfasst auch ein zweites Metallbauteil, das unter dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des (Nackt-)Chips hinaus erstreckt, angeordnet und mit diesem verbunden ist. Das zweite Metallbauteil erstreckt sich vertikal durch das isolierende Material, sodass ein Teil des zweiten Metallbauteils an einer von der zweiten Oberfläche des (Nackt-)Chips weg gerichteten Seite des Gehäuses von dem isolierenden Material unbedeckt ist. Das erste und das zweite Metallbauteil bilden zumindest einen Wärmepfad von der zweiten Oberfläche des (Nackt-)Chips zu der von der zweiten Oberfläche des (Nackt-)Chips weg gerichteten Seite des Gehäuses aus.
  • Fachleute werden aus der folgenden Beschreibung und den beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Die Elemente der Zeichnungen sind nicht zwingend im Verhältnis zueinander maßstabgetreu. Gleiche Bezugszeichen bezeichnen einander entsprechende oder ähnliche Teile. Die Merkmale der diversen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen abgebildet und in der darauffolgenden Beschreibung im Detail beschrieben.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 2 zeigt eine Querschnittsansicht des in 1 gezeigten Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package) gemäß einer alternativen Ausführungsform.
  • 3 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 4 zeigt eine Querschnittsansicht noch einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 5 zeigt eine Querschnittsansicht wieder einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 7 zeigt eine Querschnittsansicht noch einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • 8 zeigt eine Querschnittsansicht wieder einer weiteren Ausführungsform eines Chipeinbettungs-Halbleitergehäuses(-Halbleiter-Package).
  • Gemäß einer hierin beschriebenen Ausführungsform ist ein Chipeinbettungsgehäuse bereitgestellt, das zusätzliche Umverdrahtungs- und/oder Kontaktelemente in Form eines Metallclips zum Kontaktieren der Rückseite eines eingebetteten Halbleiter(nackt)chips umfasst. Gemäß zusätzlichen, hierin beschriebenen Ausführungsformen sind Chipeinbettungsgehäuse mit rückseitigen Umverdrahtungs- und/oder Kontaktelementen für dicke Halbleiter(nackt)chips oder Halbleiter(nackt)chips mit unterschiedlicher Dicke, die in dasselbe Gehäuse eingebettet sind, ausgestattet.
  • 1 zeigt eine Ausführungsform eines Chipeinbettungsgehäuses 100. Das Gehäuse 100 umfasst einen ersten Halbleiter(nackt)chip 102, der in ein isolierendes Material 104 eingebettet ist. In einer Ausführungsform ist das isolierende Material 104 ein Laminat, wie z. B. Standard-PCB-Material oder Standard-FR4-Material (faserglasverstärktes Epoxidlaminat). In einer weiteren Ausführungsform ist das isolierende Material 104 eine Formmasse. Jede beliebige Standardchipbeschichtung oder jedes beliebige Formverfahren zum Ausbilden des isolierenden Materials 104 kann eingesetzt werden. Beispielsweise kann im Falle eines Laminats das Verfahren das Diffusionslöten des ersten Chips 102, die Laminierung des montierten Chips 102 mit RCC (harzbeschichtetem Kupfer), um eine dielektrische Polymermatrix auszubilden, das Laserbohren von Durchkontaktierungen in das isolierende Material 104 und das Füllen der Durchkontaktierungen durch Galvanisieren mit Kupfer umfassen. Im Falle von Formen (Gussformen) wird eine Formmasse vor dem Einbringen in eine Formkammer vorgewärmt. Nach dem Vorwärmen wird die Formmasse durch einen Hydraulikkolben in einen Topf gepresst, wo sie ihre Schmelztemperatur erreicht und fließfähig (fluid) wird. Der Kolben presst dann weiterhin die fluide Formmasse in Verteiler einer Formrinne. Diese Verteiler dienen als Kanäle, in denen die fluide Formmasse sich fortbewegt, bis sie die Hohlräume erreicht, die die zu verkapselnden Gegenstände enthalten. In jedem Fall weist der erste Chip 102, der in das isolierende Material 104 eingebettet ist, eine erste Oberfläche 106, die in eine erste Richtung (X) weist, eine zweite Oberfläche 108, die in eine der ersten Richtung entgegengesetzte zweite Richtung (X) weist, und einen sich zwischen der ersten und der zweiten Oberfläche 106, 108 erstreckenden Rand 110 auf.
  • Das Gehäuse 100 umfasst ferner eine strukturierte Metallumverdrahtungsschicht (RDL) 112, die in dem isolierenden Material 104 unterhalb des ersten Chips 102 ausgebildet ist. Die strukturierte Metallumverdrahtungsschicht 112 ist durch das Hinzufügen von Metall- und dielektrischen Schichten 114, 116 auf die Oberfläche eines Wafers oder Trägers definiert, um das I/O-(Input-/Output-)Layout in eine neue, lockerere Teilungsgrundfläche umzuleiten (umzuverteilen). Eine solche Umverdrahtung verwendet Dünnschichtpolymere 116, wie z. B. BCB (Benzocyclobuten), Polyimid, Asahi Glass ALK etc., und Metallisierung 114, wie z. B. Al oder Cu, um die Außenkontaktstellen (Pads) in eine flächige Array-Konfiguration umzuleiten (umzuverteilen). Die Umverdrahtungsbahn kann direkt auf einer primären Passivierung, wie z. B. SiN oder SiON, gefertigt oder über eine zweite Polymerschicht geleitet werden, um zusätzliche Nachgiebigkeit hinzuzufügen. Ein oder mehrere zusätzliche Metalle (und entsprechende dielektrische Schichten) können mit der strukturierten Metallumverdrahtungsschicht 112 verbunden werden, um die Verbindung mit einem Board oder einem anderen Bauteil zu erleichtern. Solche Materialschichten sind in 1 zur leichteren Veranschaulichung nicht dargestellt.
  • Das Gehäuse 100 umfasst auch erste leitfähige Durchkontaktierungen 118, die die strukturierte Metallumverdrahtungsschicht 112 mit Anschlüssen an der ersten Oberfläche 106 des ersten Chips 102 verbinden. Diese Anschlüsse sind in 1 zur leichteren Veranschaulichung nicht dargestellt. Die ersten leitfähigen Durchkontaktierungen 118 können als Teil jedes beliebigen Standard-RDL-Verfahrens ausgebildet sein.
  • Ein Metallclip (auf dem Gebiet der Halbleitereinhausung gemeinhin auch als Metallbrückenverbindung bezeichnet) 120 ist in das isolierende Material 104 oberhalb des ersten Chips 102 eingebettet und an die zweite Oberfläche (z. B. die Rückseite) 108 des ersten Chips 102 gebondet. Der Metallclip 120 kann durch einen Klebstoff an die zweite Oberfläche 108 des ersten Chips 102 gebondet sein, falls die zweite Oberfläche 108 des ersten Chips 102 nicht elektrisch aktiv ist, d. h. alle Anschlüsse an der ersten Oberfläche (z. B. der Vorderseite) des ersten Chips 102 ausgebildet sind. Eine solche Klebeverbindung stellt einen Wärmepfad von der zweiten Oberfläche 108 des ersten Chips 102 zur strukturierten Metallumverdrahtungsschicht 112 bereit. Im Falle einer elektrisch aktiven Rückseite, d. h. eines oder mehrerer an der zweiten Oberfläche des ersten Chips 102 ausgebildeter Anschlüsse, kann der Metallclip 120 an einen oder mehrere der Anschlüsse an der zweiten Oberfläche 108 des ersten Chips 102 mittels Löt- oder anderen elektrisch leitfähigen Verbindungsmaterialien, mittels fortgeschrittenen Diffusionslötens etc., gebondet sein. Zur leichteren Veranschaulichung sind an der zweiten Oberfläche 108 des ersten Chips 102 keine Anschlüsse dargestellt. In jedem Fall kann der Metallclip 120 vor dem Einbetten des Chips 102 in das isolierende Material 104 an die zweite Oberfläche 108 des ersten Chips 102 gebondet werden.
  • Im Allgemeinen erstreckt sich ein Teil 122 des Metallclips 120 seitlich über den Rand 110 des ersten Chips 102 hinaus und vertikal in die erste Richtung X in Richtung der strukturierten Metallumverdrahtungsschicht 112, um galvanische Umverdrahtung an der zweiten Oberfläche 108 des ersten Chips 102 bereitzustellen. Der Metallclip 120 kann durch jedes beliebige Standardclipbildungsverfahren, wie z. B. durch Prägen, Ziehen, Schneiden, Ätzen etc., realisiert werden. Der Metallclip 120 kann zumindest teilweise Standarddrahtbondungsverbindungen zwischen der zweiten Oberfläche 108 des ersten Chips 102 und der strukturierten Metallumverdrahtungsschicht 112 durch eine feste Kupferbrücke ersetzen, die z. B. mittels Lötpaste gelötet werden kann. Eine solche Gehäusekonstruktion mit eingebetteten Chips und einer rückseitig eingebetteten Clipverbindung erhöht die Strom- (im Falle einer elektrisch aktiven Rückseite des Chips) und/oder Wärmetransportfähigkeit des Gehäuses 100 signifikant.
  • Ferner umfasst das Gehäuse 100 zweite leitfähige Durchkontaktierungen 124, die die strukturierte Metallumverdrahtungsschicht 112 mit dem Teil 122 des Metallclips 120, der sich seitlich über den Rand 110 des ersten Chips 102 hinaus und vertikal in Richtung der strukturierten Metallumverdrahtungsschicht 112 erstreckt, verbinden. Die zweiten leitfähigen Durchkontaktierungen 124 können wie die ersten leitfähigen Durchkontaktierungen 118 als Teil jedes beliebigen RDL-Verfahrens ausgebildet sein. Die Ausdehnungen (Dimensionen) der in der strukturierten Metallumverdrahtungsschicht 112 ausgebildeten Durchkontaktierungen 118, 124, darunter die Höhe, sind durch das jeweils eingesetzte konkrete RDL-Verfahren begrenzt. Bei dicken Chips bedeutet dies, dass die Durchkontaktierungen 118, 124 sich nicht vertikal bis zur selben Höhe (L2) im Gehäuse 100 erstrecken können wie die zweite Oberfläche (z. B. die Rückseite) 108 des ersten Chips 102. Insofern erstreckt sich ein Teil 122 des Metallclips 120 seitlich über den Rand 110 des ersten Chips 102 hinaus und vertikal in Richtung der strukturierten Metallumverdrahtungsschicht 112, um einen Kontakt mit den zweiten Durchkontaktierungen 124 zu ermöglichen. In einer Ausführungsform weist der Teil 122 des Metallclips 120, der sich seitlich über den Rand 110 des Chips 102 hinaus und vertikal in die erste Richtung X in Richtung der strukturierten Metallumverdrahtungsschicht 112 erstreckt, eine Oberfläche 126 auf, die in Richtung der strukturierten Metallumverdrahtungsschicht 112 weist und die auf derselben Höhe (L1) innerhalb des isolierenden Materials 104 endet wie die erste Oberfläche 106 des ersten Chips 102.
  • Das Gehäuse 100 kann mehr als einen Halbleiterchip umfassen. Beispielsweise kann das Halbleitergehäuse 100 ferner einen zweiten Halbleiter(nackt)chip 128 umfassen, der in das isolierende Material 104 eingebettet ist und von dem ersten Chip 102 beabstandet ist. Der zweite Chip 128 weist wie der erste Chip 102 eine erste Oberfläche 130, die in die erste Richtung X weist, eine zweite Oberfläche 132, die in die (entgegengesetzte) zweite Richtung Y weist, und einen sich zwischen der ersten und der zweiten Oberfläche 130, 132 erstreckenden Rand 134 auf. Dritte leitfähige Durchkontaktierungen 136 verbinden die strukturierte Metallumverdrahtungsschicht 112 mit Anschlüssen an der ersten Oberfläche 130 des zweiten Chips 128, um eine Schaltungsverbindung zwischen den Chips 102, 128 auszubilden. Beispielsweise können die Chips 102, 128 ein High-Side- bzw. ein Low-Side-Transistor einer Halbbrückenschaltung sein. Wenngleich dies zur leichteren Veranschaulichung nicht dargestellt ist, kann das Gehäuse 100 einen Treiber(nackt)chip zum Treiben der Gates (Eingänge) des High-Side- bzw. des Low-Side-Transistors enthalten. Alternativ dazu kann der Treiber(nackt)chip weggelassen und stattdessen in einem gesonderten Gehäuse (Package) bereitgestellt werden.
  • Der Teil 122 des Metallclips 120, der sich seitlich über den Rand 110 des ersten Chips 102 hinaus und vertikal in Richtung der strukturierten Metallumverdrahtungsschicht 112 erstreckt, kann zwischen den ersten und den zweiten Chip 102, 128 eingefügt sein, wie dies in dem Mehrfachchipeinbettungsgehäuse 100 aus 1 dargestellt ist. Für den zweiten Chip 128 kann eine ähnliche Metallclipanordnung bereitgestellt werden, die in 1 zur leichteren Veranschaulichung nicht dargestellt ist. Im Allgemeinen bringt ein solches Mehrfachchipeinbettungs-Leistungsgehäuse 100 Elektroden- und/oder Wärmekontakte an der zweiten Oberfläche (z. B. der Rückseite) 108, 132 der Leistungschips 102, 128 unter Verwendung von Metallclips 120 ohne zusätzliche RDL-Integrationsanforderungen an die strukturierte Metallumverdrahtungsschicht 112, da die Metallclips 120 vorab zusammengebaut werden und sich bis zur selben Höhe (L1) in dem isolierenden Material 104 erstrecken können wie die erste Oberfläche 106, 130 der Chips 102, 128.
  • Zusätzlich zu den Metallclipverbindungen können gegebenenfalls manche der anderen Verbindungen in dem Gehäuse 100 mittels Drahtbondungen bereitgestellt werden, die zur leichteren Veranschaulichung nicht dargestellt sind. Der Metallclip 120 und der erste Halbleiterchip 102 können als vorgefertigtes Modul des Chip-Clip-Typs bereitgestellt werden, wobei der Metallclip 120 vor dem Chipeinbettungsverfahren an den ersten Chip 102 vorgebondet wird. Das Chipeinbettungsgehäuse 100 kann unterschiedliche Umverdrahtungsdrahtdicken, Clipdicken und/oder -materialien aufweisen. Beispielsweise kann die Umverdrahtungsdrahtdicke von 1 μm bis 1000 μm reichen und kann das Umverdrahtungsdraht- und Clipmaterial Cu, Fe, Ni, Al, Au, Ag, Pt, Pd und deren Legierungen umfassen. In einer Ausführungsform umfassen die strukturierte Metallumverdrahtungsschicht 112, die ersten leitfähigen Durchkontaktierungen 118, der Metallclip 120, die zweiten leitfähigen Durchkontaktierungen 124 und die dritten leitfähigen Durchkontaktierungen 136 jeweils Kupfer oder eine Kupferlegierung.
  • 2 zeigt eine alternative Ausführungsform des in 1 gezeigten Chipeinbettungsgehäuses 100. Gemäß dieser Ausführungsform sind die strukturierte Metallumverdrahtungsschicht 112 und die entsprechenden leitfähigen Durchkontaktierungen 118, 124, 136 von dem Gehäuse 100 weggelassen. Die erste Oberfläche 106, 130 der Halbleiterchips 102, 128, der Teil 122 des Metallclips 120, der sich seitlich über den Rand 110 des Chips 102 hinaus und vertikal in die erste Richtung X erstreckt, und die untere Oberfläche des isolierenden Materials 104 können gemäß dieser Ausführungsform alle auf derselben Höhe (L1) in dem Gehäuse 100 enden. Die erste Oberfläche 106, 130 der Halbleiterchips 102, 128 und die untere Oberfläche 126 des Teils 122 des Metallclips 120, der sich seitlich über den Rand 110 des Chips 102 hinaus und vertikal in die erste Richtung X erstreckt, liegen gemäß dieser Ausführungsform frei, d. h. sie sind nicht von dem isolierenden Material bedeckt, um externe elektrische Verbindungen zu erleichtern.
  • 3 zeigt eine andere Ausführungsform eines Chipeinbettungsgehäuses 200. Gemäß dieser Ausführungsform umfasst das Gehäuse 200 einen ersten Halbleiterchip 202, der in ein isolierendes Material 204 eingebettet ist. Das isolierende Material 204 kann ein Laminat, eine Formmasse etc., wie hierin zuvor beschrieben, sein. Der erste Chip 202 weist eine erste und eine zweite Oberfläche 206, 208, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche 206, 208 erstreckenden Rand 210 auf. Eine strukturierte Metallumverdrahtungsschicht 212, z. B. der zuvor hierin beschriebenen Art, ist in dem isolierenden Material 204 unterhalb des ersten Chips 202 ausgebildet. Erste leitfähige Durchkontaktierungen 124 verbinden die strukturierte Metallumverdrahtungsschicht 212 mit Anschlüssen an der ersten Oberfläche 206 des ersten Chips 202. Die Chipanschlüsse sind zur leichteren Veranschaulichung nicht dargestellt.
  • Ein erstes Metallbauteil 216 ist in das isolierende Material 204 oberhalb des ersten Chips 202 eingebettet und an die zweite Oberfläche 208 des ersten Chips 202 gebondet. Das erste Metallbauteil 216 ist gemäß dieser Ausführungsform ein Metallleiterrahmen (Metall-Leadframe), z. B. ein Cu-Leiterrahmen. Ein Teil 218 des Metallleiterrahmens 216 erstreckt sich seitlich über den Rand 210 des ersten Chips 202 hinaus, sodass der Leiterrahmen 216 über den ersten Chip 202 auskragt.
  • Das Gehäuse (Package) 200 umfasst ferner zweite leitfähige Durchkontaktierungen 220, die sich von der strukturierten Metallumverdrahtungsschicht 212 vertikal in Richtung des Leiterrahmens 216 erstrecken und vor dem Leiterrahmen 216 enden, sodass ein Spalt zwischen den zweiten leitfähigen Durchkontaktierungen 220 und dem Teil 218 des Leiterrahmens 216, der sich seitlich über den Rand 210 des ersten Chips 202 hinaus erstreckt, besteht.
  • Das Gehäuse 200 umfasst auch ein in dem Spalt zwischen den zweiten leitfähigen Durchkontaktierungen 220 und dem Teil 218 des ersten Metallbauteils 216, der sich seitlich über den Rand 210 des ersten Chips 202 hinaus erstreckt, ausgebildetes zweites Metallbauteil 222. Das zweite Metallbauteil 222 verbindet die zweiten leitfähigen Durchkontaktierungen 220 mit dem Teil 218 des ersten Metallbauteils 216, der sich seitlich über den Rand 210 des ersten Chips 202 hinaus erstreckt. Das zusätzliche Metallvolumen, das das zweite Metallbauteil 222 bereitstellt, stellt einen signifikant höheren Wärmeübergang bereit als andere Einbettungsmaterialien, wie z. B. Epoxidformmassen oder Laminate, was ein doppelseitiges Kühlgehäuse mit hohem Volumen an leitfähigem Metall ermöglicht, das auch elektrische Funktionalität im Falle eines oder mehrerer Anschlüsse an der zweiten Oberfläche (z. B. der Rückseite) 208 des ersten Chips 202 unterstützen kann. Beispielsweise kann das erste Metallbauteil 216 elektrisch mit einem Anschluss an der zweiten Oberfläche 208 des ersten Chips 202 verbunden sein und können das zweiten Metallbauteil 222 und die zweiten leitfähigen Durchkontaktierungen 220 kollektiv sowohl einen Wärmepfad als auch einen elektrischen Pfad zwischen der strukturierten Metallumverdrahtungsschicht 212 und dem ersten Metallbauteil 216 bereitstellen.
  • Das Verwenden des zweiten Metallbauteils 222, um zumindest den Großteil der Höhe (H1) des ersten Chips 202 unterzubringen, ermöglicht auch den Einsatz von Standard-RDL-Technologien mit Verfahren mit kleinen Durchkontaktierungen für die erste Umverdrahtungsschicht 212. Beispielsweise ermöglichen Standard-RDL-Technologien typischerweise Durchkontaktierungen mit einer Höhe von weniger als etwa 71 μm für die erste Umverdrahtungsschicht. Insofern können mit diesem Ansatz relativ dicke Chips (> 71 μm) zusammengebaut werden. Des Weiteren wird erhöhte Wärmeableitung von der zweiten Oberfläche 208 des ersten Chips 202 in ein (zur leichteren Veranschaulichung nicht dargestelltes) Board durch das zweite Metallbauteil 222, die erste Umverdrahtungsschicht 212 und eine Umverdrahtungsschicht 224 auf der Platte ohne Zwischenepoxidisolierschicht auf dem direkten Wärmepfad bereitgestellt. Das zweite Metallbauteil 222 stellt auch ein höheres Volumen an leitfähigem Metall als Ersatz für wenig leitfähige Laminatmaterialien bereit und bringt unterschiedliche Chip- und unterschiedliche Leiterrahmendicken innerhalb desselben Gehäuses 200 unter.
  • Gemäß der Ausführungsform in 3 bestehen das erste Metallbauteil 216 und das zweite Metallbauteil 222 aus einer einzigen kontinuierlichen Konstruktion. Beispielsweise sind das erste Metallbauteil 216 und das zweite Metallbauteil 222 Teil desselben Metallleiterrahmens. Der Leiterrahmen 216, 222 umfasst einen Hohlraum oder eine vertiefte Innenregion 225, umgeben von einer dickeren Außenregion 222. Der Hohlraum/die vertiefte Region 225 kann durch Entfernen des Leiterrahmenmaterials (z. B. Kupfer) aus der Innenregion 225 des Leiterrahmens ausgebildet werden. Der erste Chip 202 ist in dem inneren Hohlraum/der vertieften Region 225 des Leiterrahmens angeordnet. Der dickere Außenteil 222 des Leiterrahmens verbindet die zweiten leitfähigen Durchkontaktierungen 220 mit dem dünneren Teil 218 des Leiterrahmens, der sich seitlich über den Rand 210 des Chips 202 hinaus erstreckt. Der Leiterrahmen kann durch jedes beliebige Leiterrahmenausbildungsverfahren, z. B. Stanzen, Ziehen, Schneiden, Ätzen etc., realisiert werden. In einer Ausführungsform umfassen die strukturierte Metallumverdrahtungsschicht 212, die ersten leitfähigen Durchkontaktierungen 214, das erste Metallbauteil 216, die zweiten leitfähigen Durchkontaktierungen 220, das zweite Metallbauteil 222 und etwaige zusätzliche Durchkontaktierungen 226 des Gehäuses 200 jeweils Kupfer oder eine Kupferlegierung.
  • Weiter gemäß der Ausführungsform in 3 umfasst das Chipeinbettungsgehäuse 200 ferner einen zweiten Halbleiter(nackt)chip 228, der in das isolierende Material 204 eingebettet und von dem ersten Chip 202 beabstandet ist. Die ersten Oberflächen 206, 203 der beiden Chips 202, 228 können auf derselben Höhe (L3) innerhalb des isolierenden Materials 204 des Gehäuses 200 liegen. Das zweite Metallbauteil 222 kann seitlich zwischen den ersten und den zweiten Chip 202, 228 eingefügt sein, wie in 3 gezeigt. Alternativ dazu kann das zweite Metallbauteil 222 einem der Chips 202, 208 benachbart, nicht aber seitlich zwischen den ersten und den zweiten Chip 202, 228 eingefügt sein.
  • In jedem Fall weist der zweite Chip 228 wie der erste Chip 202 eine erste und eine zweite Oberfläche 230, 232, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche 230, 232 erstreckenden Rand 234 auf. Dritte leitfähige Durchkontaktierungen 236 verbinden die strukturierte Metallumverdrahtungsschicht 212 mit (zur leichteren Veranschaulichung nicht dargestellten) Anschlüssen an der ersten Oberfläche des zweiten Chips 228. Beispielsweise können die Chips 202, 228 ein High-Side- und ein Low-Side-Transistor einer Halbbrückenschaltung wie hierin zuvor beschrieben sein. Wenngleich dies zur leichteren Veranschaulichung nicht dargestellt ist, kann das Gehäuse 200 auch einen Treiberchip zum Treiben der Gates (Eingänge) des High-Side- und des Low-Side-Transistors sein. Alternativ dazu kann der Treiberchip weggelassen und stattdessen in einem gesonderten Gehäuse (Package) bereitgestellt werden.
  • Ebenfalls gemäß der in 3 gezeigten Ausführungsform ist die Dicke (H2) des zweiten Chips 228 geringer als die Dicke (H1) des ersten Chips 202. Ein in das isolierende Material 204 oberhalb des zweiten Chips 228 eingebettetes drittes Metallbauteil 238 ist an die zweite Oberfläche 232 des zweiten Chips 228 gebondet. In einer Ausführungsform ist das dritte Metallbauteil 238 ein Leiterrahmen. Das zweite und das dritte Metallbauteil 222, 238 können Teil desselben oder unterschiedlicher Leiterrahmen sein. Beispielsweise können das zweite und das dritte Metallbauteil 222, 238 aus demselben Leiterrahmenstreifen ausgebildet sein, in dem auch der Hohlraum/die vertiefte Region 225 ausgebildet ist. Ein Teil des dritten Metallbauteils 238 erstreckt sich seitlich über den Rand 234 des zweiten Chips 228 hinaus. Vierte leitfähige Durchkontaktierungen 240 erstrecken sich von der strukturierten Metallumverdrahtungsschicht 212 aus vertikal und verbinden die strukturierte Metallumverdrahtungsschicht 212 mit einem Teil 242 des dritten Metallbauteils 238, der sich seitlich über den Rand 234 des zweiten Chips 228 hinaus erstreckt. Die leitfähigen Durchkontaktierungen 214, 220, 226, 240 des Gehäuses 200 können als Teil jedes beliebigen Standard-RDL-Verfahrens ausgebildet sein.
  • 4 zeigt noch eine andere Ausführungsform eines Chipeinbettungsgehäuses 300. Die in 4 gezeigte Ausführungsform ist der in 3 gezeigten ähnlich, jedoch erstreckt sich das zweite Metallbauteil 222 ungefähr bis zur selben Höhe (L3) in dem isolierenden Material 204 wie die erste Oberfläche 206 des ersten Chips 202.
  • 5 zeigt noch eine andere Ausführungsform eines Chipeinbettungsgehäuses 400. Die in 5 gezeigte Ausführungsform ist der in 3 gezeigten ähnlich, jedoch ist das erste Metallbauteil 216 ein Metallleiterrahmen mit ungefähr gleichmäßiger Dicke und ist das zweite Metallbauteil 222 ein Metallblock. D. h. das erste und das zweite Metallbauteil 216, 222 sind gesondert und getrennt voneinander. Das erste und das zweite Metallbauteil 216, 222 können z. B. durch einen Klebstoff, durch Lot etc. aneinander gebondet sein und gemeinsam einen Wärmepfad und gegebenenfalls einen elektrischen Pfad von der zweiten Oberfläche (z. B. der Rückseite) 208 des zweiten Chips 202 zur strukturierten Metallumverdrahtungsschicht 212 wie zuvor hierin beschrieben bereitstellen. Der Wärmeableitungs- und gegebenenfalls der elektrische Pfad (wenn die zweite Oberfläche des ersten Chips elektrisch aktiv ist) von der zweiten Oberfläche 208 des ersten Chips 202 zur strukturierten Metallumverdrahtungsschicht 214 durch das erste und das zweite Metallbauteil 216, 222 ist in 5 mit Pfeilen gekennzeichnet. Der Wärmeableitungspfad ist, wie zuvor hierin beschrieben, frei von einer zwischenliegenden Epoxidisolierschicht im direkten Wärmepfad.
  • 6 zeigt noch eine andere Ausführungsform eines Chipeinbettungsgehäuses 500. Die in 6 gezeigte Ausführungsform ist der in 5 gezeigten ähnlich, jedoch weisen der erste und der zweite Chip 202, 228 ungefähr die gleiche Dicke auf (H1 ≈ H2). D. h. beide Chips 202, 228 sind relativ dick, z. B. dicker als etwa 71 μm, und die vierten leitfähigen Durchkontaktierungen 240 enden vor dem dritten Metallbauteil 238, sodass ein zusätzlicher Spalt zwischen den vierten leitfähigen Durchkontaktierungen 240 und dem Teil 242 des dritten Metallbauteils 238, der sich seitlich über den Rand 234 des zweiten Chips 228 hinaus erstreckt, besteht. Gemäß dieser Ausführungsform ist ein viertes Metallbauteil 244 in dem zusätzlichen Spalt ausgebildet und verbindet die vierten leitfähigen Durchkontaktierungen 240 mit dem Teil 242 des dritten Metallbauteils 238, der sich seitlich über den Rand 234 des zusätzlichen Chips 228 hinaus erstreckt. Auf diese Weise können für die erste Metallumverdrahtungsschicht 212 weiterhin Standard-RDL-Technologien mit Verfahren mit kleinen Durchkontaktierungen (z. B. mit einer Höhenbeschränkung von weniger als etwa 71 μm) eingesetzt werden. Das dritte Metallbauteil 238 und das vierte Metallbauteil 244 sind von einer einzigen kontinuierlichen Konstruktion, wie z. B. ein Metallleiterrahmen gemäß der in 6 gezeigten Ausführungsform.
  • 7 zeigt wieder eine andere Ausführungsform eines Chipeinbettungsgehäuses 600. Die in 7 gezeigte Ausführungsform ist der in 6 gezeigten ähnlich, jedoch sind das dritte und das vierte Metallbauteil 238, 244 gesondert und getrennt voneinander. Beispielsweise können das dritte Metallbauteil 238 ein Metallleiterrahmen mit ungefähr gleichmäßiger Dicke und des vierte Metallbauteil 244 ein Metallblock sein. Das dritte und das vierte Metallbauteil 238, 244 können aneinander z. B. durch einen Klebstoff, durch Lot etc. gebondet sein und gemeinsam einen Wärmepfad und gegebenenfalls einen elektrischen Pfad von der zweiten Oberfläche (z. B. der Rückseite) 232 des zweiten Chips 228 zur strukturierten Metallumverdrahtungsschicht 212 bereitstellen. Das zweite und das vierte Metallbauteil 222, 244 können sich bis zur selben Höhe (L3) in dem isolierenden Material 204 erstrecken wie die erste Oberfläche 206, 230 der Chips 202, 228, wie hierin zuvor beschrieben, oder sich bis zu einer anderen Höhe in dem isolierenden Material 204 erstrecken, wie in 7 dargestellt.
  • 8 zeigt eine andere Ausführungsform eines Chipeinbettungsgehäuses 700. Die in 8 gezeigte Ausführungsform ist der in 4 gezeigten ähnlich, jedoch erstreckt sich das zweite Metallbauteil 222 vertikal durch das isolierende Material 204 an die äußere Oberfläche 203 des isolierenden Materials 204, um zumindest einen Wärmepfad und auch gegebenenfalls einen elektrischen Pfad (wenn die Rückseite des ersten Chips 202 elektrisch aktiv ist) von der zweiten Oberfläche 208 des ersten Chips 202 bis außerhalb des Gehäuses 700. Dieser Pfad umfasst einen seitlichen Teil durch das erste Metallbauteil 216 und den Teil 218 des Metallleiterrahmens 216, der sich seitlich über den Rand 210 des ersten Chips 202 hinaus erstreckt, was in 8 durch die gestrichelten horizontalen Linien markiert ist, und einen vertikalen Teil durch das zweite Metallbauteil 222, der in 8 durch die gestrichelten vertikalen Linien markiert ist. Die Chips 202, 228 können übereinander geformt sein, sodass die erste Oberfläche 206 der Chips 202, 228 durch des isolierende Material 204 bedeckt ist. In jedem Fall bleibt die untere Oberfläche 223 des zweiten Metallbauteils 222 durch das isolierende Material 204 unbedeckt, um den oben stehend beschriebenen Wärme-/elektrischen Pfad zu erleichtern. Das erste Metallbauteil 216 und das zweite Metallbauteil 222 können von einer einzigen kontinuierlichen Konstruktion (z. B. ein einziger Leiterrahmen) oder von unterschiedlichen Konstruktionen (z. B. ein Leiterrahmen und ein gesonderter Metallblock) sein, beide wie hierin zuvor beschrieben.
  • Begriffe mit Raumbezug wie „unter”, „darunter”, „untere(r)”, „obere(r)”, „darüber” und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Anordnung eines Elements im Vergleich zu einem zweiten Element zu erklären. Diese Begriffe sollen unterschiedliche Ausrichtungen der Vorrichtung, zusätzlich zu jenen Ausrichtungen, die in den Figuren dargestellt sind, umfassen. Ferner werden Begriffe wie „erste(r/s)”, „zweite(r/s)” und dergleichen ebenfalls verwendet, um verschiedene Elemente, Regionen, Abschnitte etc. zu beschreiben und sollen ebenfalls nicht als beschränkend ausgelegt werden. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Hierin verwendet sind die Begriffe „aufweisen”, „enthalten”, „einschließlich”, „umfassen” und dergleichen offene Begriffe, die auf die Gegenwart von angegebenen Elementen oder Merkmalen hinweisen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein”, „eine” und „der”, „die”, „das” sollen Pluralformen sowie Singularformen umfassen, sofern der Kontext dies nicht klar widerlegt.

Claims (21)

  1. Halbleitergehäuse, das umfasst: einen in ein isolierendes Material eingebetteten Halbleiterchip, wobei der Chip eine erste Oberfläche, die in eine erste Richtung weist, eine zweite Oberfläche, die in eine der ersten Richtung entgegengesetzte zweite Richtung weist, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand aufweist; und einen in das isolierende Material oberhalb des Chips eingebetteten und an die zweite Oberfläche des Chips gebondeten Metallclip, wobei ein Teil des Metallclips sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung erstreckt, um eine galvanische Umverdrahtung an der zweiten Oberfläche des Chips bereitzustellen.
  2. Halbleitergehäuse nach Anspruch 1, das ferner umfasst: eine strukturierte Metallumverdrahtungsschicht, die im isolierenden Material unterhalb des Chips ausgebildet ist, wobei die strukturierte Metallumverdrahtungsschicht mit Anschlüssen an der ersten Oberfläche des Chips verbunden ist und mit dem Teil des Metallclips verbunden ist, der sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung in Richtung der strukturierten Metallumverdrahtungsschicht erstreckt.
  3. Halbleitergehäuse nach Anspruch 2, das ferner umfasst: erste leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit den Anschlüssen an der ersten Oberfläche des Chips verbinden; und zweite leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit dem Teil des Metallclips verbinden, der sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung in Richtung der strukturierten Metallumverdrahtungsschicht erstreckt.
  4. Halbleitergehäuse nach Anspruch 2 oder 3, wobei die strukturierte Metallumverdrahtungsschicht und der Metallclip Kupfer oder eine Kupferlegierung umfassen.
  5. Halbleitergehäuse nach Anspruch 3 oder 4, das ferner umfasst: einen zusätzlichen Halbleiterchip, eingebettet in das isolierende Material und von dem anderen Chip beabstandet, wobei der zusätzliche Chip eine erste Oberfläche, die in die erste Richtung weist, eine zweite Oberfläche, die in die zweite Richtung weist, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand aufweist; und dritte leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit Anschlüssen an der ersten Oberfläche des zusätzlichen Chips verbinden.
  6. Halbleitergehäuse nach Anspruch 5, wobei der Teil des Metallclips, der sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung in Richtung der strukturierten Metallumverdrahtungsschicht erstreckt, zwischen den Chip und den zusätzlichen Chip eingefügt ist.
  7. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das isolierende Material ein Laminat oder eine Formmasse ist.
  8. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Teil des Metallclips, der sich seitlich über den Rand des Chips hinaus und vertikal in die erste Richtung erstreckt, auf derselben Höhe innerhalb des isolierenden Materials endet wie die erste Oberfläche des Chips.
  9. Halbleitergehäuse, das umfasst: einen Halbleiterchip, der in ein isolierendes Material eingebettet ist, wobei der Chip eine erste und eine zweite Oberfläche, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand aufweist; eine strukturierte Metallumverdrahtungsschicht, die in dem isolierenden Material unterhalb des Chips ausgebildet ist; erste leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit Anschlüssen an der ersten Oberfläche des Chips verbinden; ein in das isolierende Material oberhalb des Chips eingebettetes und an die zweite Oberfläche des Chips gebondetes erstes Metallbauteil, wobei ein Teil des ersten Metallbauteils sich seitlich über den Rand des Chips hinaus erstreckt; zweite leitfähige Durchkontaktierungen, die sich von der strukturierten Metallumverdrahtungsschicht aus vertikal in Richtung des ersten Metallbauteils erstrecken und vor dem ersten Metallbauteil enden, sodass ein Spalt zwischen den zweiten leitfähigen Durchkontaktierungen und dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des Chips hinaus erstreckt, besteht; und ein zweites Metallbauteil, das in dem Spalt ausgebildet ist und die zweiten leitfähigen Durchkontaktierungen mit dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des Chips hinaus erstreckt, verbindet.
  10. Halbleitergehäuse nach Anspruch 9, wobei die strukturierte Metallumverdrahtungsschicht, die ersten leitfähigen Durchkontaktierungen, das erste Metallbauteil, die zweiten leitfähigen Durchkontaktierungen und das zweite Metallbauteil jeweils Kupfer oder eine Kupferlegierung umfassen.
  11. Halbleitergehäuse nach Anspruch 9 oder 10, wobei das isolierende Material ein Laminat oder eine Formmasse ist.
  12. Halbleitergehäuse nach einem der Ansprüche 9 bis 11, wobei das zweite Metallbauteil sich bis zur selben Höhe in dem isolierenden Material erstreckt wie die erste Oberfläche des Chips.
  13. Halbleitergehäuse nach einem der Ansprüche 9 bis 12, wobei das erste Metallbauteil und das zweite Metallbauteil aus einer einzigen kontinuierlichen Konstruktion sind.
  14. Halbleitergehäuse nach Anspruch 13, wobei das erste Metallbauteil und das zweite Metallbauteil Teil eines Metallleiterrahmens sind.
  15. Halbleitergehäuse nach einem der Ansprüche 9 bis 12, wobei das erste Metallbauteil ein Metallleiterrahmen ist und das zweite Metallbauteil ein Metallblock ist.
  16. Halbleitergehäuse einem der Ansprüche 9 bis 15, das ferner umfasst: einen zusätzlichen Halbleiterchip, der in das isolierende Material eingebettet und von dem anderen Chip beabstandet ist, wobei der zusätzliche Chip eine erste und eine zweite Oberfläche, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckenden Rand aufweist; und dritte leitfähige Durchkontaktierungen, die die strukturierte Metallumverdrahtungsschicht mit Anschlüssen an der ersten Oberfläche des zusätzlichen Chips verbinden.
  17. Halbleitergehäuse nach Anspruch 16, wobei der zusätzliche Chip dünner ist als der andere Chip, wobei das Halbleitergehäuse ferner umfasst: ein in das isolierende Material oberhalb des zusätzlichen Chips eingebettetes und an die zweite Oberfläche des zusätzlichen Chips gebondetes drittes Metallbauteil, wobei ein Teil des dritten Metallbauteils sich seitlich über den Rand des zusätzlichen Chips hinaus erstreckt; und vierte leitfähige Durchkontaktierungen, die sich von der strukturierten Metallumverdrahtungsschicht aus vertikal erstrecken und die Metallumverdrahtungsschicht mit dem Teil des dritten Metallbauteils, der sich seitlich über den Rand des zusätzlichen Chips hinaus erstreckt, verbinden.
  18. Halbleitergehäuse nach Anspruch 16 oder 17, das ferner umfasst: ein in das isolierende Material oberhalb des zusätzlichen Chips eingebettetes und an die zweite Oberfläche des zusätzlichen Chips gebondetes drittes Metallbauteil, wobei ein Teil des dritten Metallbauteils sich seitlich über den Rand des zusätzlichen Chips hinaus erstreckt; und vierte leitfähige Durchkontaktierungen, die sich von der strukturierten Metallumverdrahtungsschicht aus vertikal in Richtung des dritten Metallbauteils erstrecken und vor dem dritten Metallbauteil enden, sodass ein zusätzlicher Spalt zwischen den vierten leitfähigen Durchkontaktierungen und dem Teil des dritten Metallbauteils, der sich seitlich über den Rand des zusätzlichen Chips hinaus erstreckt, besteht; und ein viertes Metallbauteil, das in dem zusätzlichen Spalt ausgebildet ist und die vierten leitfähigen Durchkontaktierungen mit dem Teil des dritten Metallbauteils, der sich seitlich über den Rand des zusätzlichen Chips hinaus erstreckt, verbindet.
  19. Halbleitergehäuse nach einem der Ansprüche 16 bis 18, wobei das zweite Metallbauteil zwischen den Chip und den zusätzlichen Chip eingefügt ist.
  20. Halbleitergehäuse nach einem der Ansprüche 9 bis 19, wobei das erste Metallbauteil elektrisch mit einem Anschluss an der zweiten Oberfläche des Chips verbunden ist und wobei das zweite Metallbauteil und die zweiten leitfähigen Durchkontaktierungen sowohl einen Wärmepfad als auch einen elektrischen Pfad zwischen der strukturierten Metallumverdrahtungsschicht und dem ersten Metallbauteil bereitstellen.
  21. Halbleitergehäuse, das umfasst: einen Halbleiterchip, der in ein isolierendes Material eingebettet ist, wobei der Chip eine erste und eine zweite Oberfläche, die einander entgegengesetzt sind, und einen sich zwischen der ersten und der zweiten Oberfläche erstreckende Rand aufweist; ein in das isolierende Material oberhalb des Chips eingebettetes und an die zweite Oberfläche des Chips gebondetes erstes Metallbauteil, wobei ein Teil des ersten Metallbauteils sich seitlich über den Rand des Chips hinaus erstreckt; und ein zweites Metallbauteil, das unter dem Teil des ersten Metallbauteils, der sich seitlich über den Rand des Chips hinaus erstreckt und mit diesem verbunden ist, angeordnet ist, wobei das zweite Metallbauteil sich vertikal durch das isolierende Material erstreckt, sodass ein Teil des zweiten Metallbauteils von dem isolierenden Material an einer von der zweiten Oberfläche des Chips weg gerichteten Seite des Gehäuses unbedeckt ist, wobei das erste und das zweite Metallbauteil zumindest einen Wärmepfad von der zweiten Oberfläche des Chips zu der von der zweiten Oberfläche des Chips weg gerichteten Seite des Gehäuses ausbilden.
DE102015100011.3A 2014-01-07 2015-01-05 Chipeinbettungsgehäuse mit rückseitiger Chipverbindung Active DE102015100011B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/149,392 US9437516B2 (en) 2014-01-07 2014-01-07 Chip-embedded packages with backside die connection
US14/149,392 2014-01-07

Publications (2)

Publication Number Publication Date
DE102015100011A1 true DE102015100011A1 (de) 2015-07-09
DE102015100011B4 DE102015100011B4 (de) 2021-08-12

Family

ID=53443388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100011.3A Active DE102015100011B4 (de) 2014-01-07 2015-01-05 Chipeinbettungsgehäuse mit rückseitiger Chipverbindung

Country Status (3)

Country Link
US (1) US9437516B2 (de)
CN (1) CN104766848A (de)
DE (1) DE102015100011B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685904B2 (en) * 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US10368442B2 (en) * 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
US9449935B1 (en) * 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI703902B (zh) * 2018-12-06 2020-09-01 欣興電子股份有限公司 內埋式晶片封裝及其製作方法與疊層封裝結構
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
US11322450B2 (en) * 2018-10-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of forming the same
WO2020105476A1 (ja) * 2018-11-22 2020-05-28 ローム株式会社 半導体装置
EP4016618A1 (de) * 2020-12-21 2022-06-22 Hamilton Sundstrand Corporation Verpackung für leistungsvorrichtungen
CN115472602A (zh) * 2021-06-11 2022-12-13 江苏长电科技股份有限公司 封装结构及其制作方法
US11699640B2 (en) 2021-06-21 2023-07-11 Infineon Technologies Ag Power semiconductor module for PCB embedding, power electronic assembly having a power module embedded in a PCB, and corresponding methods of production
CN113435156B (zh) * 2021-07-08 2022-07-22 苏州悦谱半导体有限公司 印刷电路板铜面数据间距调整和智能判断补铜桥的方法
US11830859B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method for forming the same
DE102021126933A1 (de) 2021-10-18 2023-04-20 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu deren Herstellung
CN115084059B (zh) * 2022-08-16 2022-12-02 杭州飞仕得科技有限公司 一种绝缘基板的制备方法及功率器件封装方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69418698T2 (de) * 1994-04-14 1999-10-07 Hewlett Packard Gmbh Verfahren zur Herstellung von Leiterplatten
GB2338827B (en) 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7879652B2 (en) 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US8253241B2 (en) * 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
TWI404175B (zh) 2009-12-25 2013-08-01 矽品精密工業股份有限公司 具電性連接結構之半導體封裝件及其製法
US8513062B2 (en) 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP5652252B2 (ja) * 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
US8598694B2 (en) 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
US8884343B2 (en) * 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
ITVI20120136A1 (it) * 2012-06-06 2013-12-07 St Microelectronics Srl Dispositivo a semiconduttore comprensivo dell'involucro e avente una superficie metallica superiore
US9431394B2 (en) * 2013-08-29 2016-08-30 Infineon Technologies Ag Power semiconductor package with gate and field electrode leads
US9099452B2 (en) * 2013-11-08 2015-08-04 International Rectifier Corporation Semiconductor package with low profile switch node integrated heat spreader
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure

Also Published As

Publication number Publication date
CN104766848A (zh) 2015-07-08
US9437516B2 (en) 2016-09-06
US20150194362A1 (en) 2015-07-09
DE102015100011B4 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014115509B4 (de) Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
EP3271943B1 (de) Leistungsmodul sowie verfahren zum herstellen eines leistungsmoduls
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102011000751A1 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102013103085A1 (de) Mehrfachchip-Leistungshalbleiterbauteil
AT514085A4 (de) Leistungsmodul
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102015101843B4 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE102014109981A1 (de) Chip-Package mit passiven Komponenten
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102010060503A1 (de) Laminatelektronikbauelement
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102016105581A1 (de) Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE102008039389A1 (de) Halbleiterbauelement
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative