WO2017130381A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017130381A1
WO2017130381A1 PCT/JP2016/052695 JP2016052695W WO2017130381A1 WO 2017130381 A1 WO2017130381 A1 WO 2017130381A1 JP 2016052695 W JP2016052695 W JP 2016052695W WO 2017130381 A1 WO2017130381 A1 WO 2017130381A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
semiconductor device
external electrode
insulating plate
semiconductor
Prior art date
Application number
PCT/JP2016/052695
Other languages
English (en)
French (fr)
Inventor
吉田　博
井本　裕児
秀俊 石橋
大輔 村田
賢太 中原
岡　誠次
藤野　純司
伸洋 浅地
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112016006336.9T priority Critical patent/DE112016006336T5/de
Priority to PCT/JP2016/052695 priority patent/WO2017130381A1/ja
Priority to US15/766,903 priority patent/US10204886B2/en
Priority to CN201680079904.5A priority patent/CN108496249B/zh
Priority to JP2017563496A priority patent/JP6460266B2/ja
Publication of WO2017130381A1 publication Critical patent/WO2017130381A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/04—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by at least one layer folded at the edge, e.g. over another layer ; characterised by at least one layer enveloping or enclosing a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

　基板と、該基板に固定された複数の半導体チップと、貫通孔が形成された絶縁板と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた下部本体と、該下部本体につながり平面視で該絶縁板の外に伸びる下部突出部を有する第１下部導体と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた第２下部導体と、該絶縁板の上面に形成された上部本体と該上部本体につながり平面視で該絶縁板の外に伸びる上部突出部とを有する上部導体と、該貫通孔に設けられ、該上部本体と該第２下部導体を接続する接続部と、該下部突出部に接続された第１外部電極と、該上部突出部に接続された第２外部電極と、を備える。

Description

半導体装置
　この発明は、例えば大電流の制御に用いられる半導体装置に関する。
　例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)などを搭載し大電流の制御に用いられる半導体装置がある。そのような半導体装置の内部配線にアルミワイヤー等の配線材を用いると、パワーサイクル等の接合信頼性を十分確保できない。
　特許文献１には、基板に素子がはんだ付けされ、その素子にリード端子を直接はんだ付けしたことが開示されている。このリード端子は、装置の外部に伸びる外部電極である。
日本特開２０１５－１６２６４９号公報
　半導体装置の外部に露出する電極である外部電極は、１枚の金属板を金型等で打ち抜いて形成することが多い。そのような外部電極を半導体チップにはんだ付けすると様々な弊害が生じる。例えば、半導体チップに接合された複数の外部電極が２次元的な配線を構成するので、配線の自由度が低く、半導体装置の外形サイズが大きくなってしまう。
　また、複数の外部電極と半導体チップを同時にはんだ付けする場合、複数の外部電極の高さを一定にするのが難しい。複数の外部電極の高さが不均一になると、はんだ厚が不揃いになるため、はんだ厚みのマージンを大きくとらなければならない。
　また、小電流を流す信号回路部につながる外部電極と、大電流を流す主回路部につながる外部電極とを、同じ電極とすると、信号回路部につながる外部電極は電流容量的には過剰スペックとなる。この場合、半導体装置の外形サイズが大きくなる上に、無駄なコストも生じる。
　また、外部電極は、ある程度の強度を確保するために、比較的厚く形成される。そのような外部電極を、半導体チップの信号パッドなどの狭面積箇所へ精度良くはんだ付けするのは容易ではない。そのため、信号パッド面積を大きくするために半導体チップのサイズを大きくせざるを得ない問題があった。
　また、ケースが変形したり、はんだを接合したりする時に外部電極に及ぼされる応力が、半導体チップに接するはんだに直接及ぶ。はんだに大きな力が及ばないように、外部電極の長さを短くする必要があった。
　本発明は上述の問題を解決するためになされたものであり、外部電極を半導体チップにはんだ付けすることで生じる弊害を防ぐことができる半導体装置を提供することを目的とする。
　本願の発明にかかる半導体装置は、基板と、該基板に固定された複数の半導体チップと、貫通孔が形成された絶縁板と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた下部本体と、該下部本体につながり平面視で該絶縁板の外に伸びる下部突出部を有する第１下部導体と、該絶縁板の下面に形成され該複数の半導体チップのいずれかにはんだ付けされた第２下部導体と、該絶縁板の上面に形成された上部本体と該上部本体につながり平面視で該絶縁板の外に伸びる上部突出部とを有する上部導体と、該貫通孔に設けられ、該上部本体と該第２下部導体を接続する接続部と、該下部突出部に接続された第１外部電極と、該上部突出部に接続された第２外部電極と、を備えたことを特徴とする。
　本発明のその他の特徴は以下に明らかにする。
　この発明によれば、半導体チップの上に設けられた中継基板により立体的な配線が可能となるので、外部電極を半導体チップにはんだ付けすることで生じる弊害を防ぐことができる。
実施の形態１に係る半導体装置の断面図である。 中継基板の断面図である。 中継基板の平面図である。 中継基板の底面図である。 貫通孔の近傍の断面図である。 接続部の平面図である。 貫通孔周辺の断面図である。 中継基板の底面図に上部導体の輪郭を加えた図である。 半完成品の組み立て方法を示すケース等の斜視図である。 実施の形態１の半導体装置の回路図である。 中継基板の平面図である。 変形例に係る半導体装置の断面図である。 実施の形態２に係るはんだ接合を説明する図である。 はんだの形状を示す図である。 実施の形態３に係るはんだ接合を説明する図である。 はんだの形状を示す図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。
　本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る半導体装置の断面図である。この半導体装置は、基板１５を備えている。基板１５は、金属で形成されたベース板１０、ベース板１０の上に設けられた絶縁基板１２、絶縁基板１２の表面に形成された回路パターン１４を備えている。ベース板１０と絶縁基板１２の間に放熱グリースを設けても良い。はんだ１６により基板１５と半導体チップ１８が固定されている。半導体チップ１８の裏面が回路パターン１４にはんだ付けされている。半導体チップ１８は複数設けられる。
　半導体チップ１８は特に限定されないが、例えばＩＧＢＴなどのトランジスタチップとダイオードチップである。半導体装置で３相のインバータ回路を構成する場合は、６つのトランジスタチップとそれらに逆接続された６つのダイオードが設けられる。
　半導体チップ１８の上には中継基板２０がある。中継基板２０は、絶縁板２０Ａと、絶縁板２０Ａの上面側に形成された上部導体２０Ｂと、絶縁板２０Ａの下面側に形成された第１下部導体２０Ｃを有している。絶縁板２０Ａの材料は例えばガラスエポキシである。
　第１下部導体２０Ｃは、下部本体２０ａと下部突出部２０ｂを備えている。下部本体２０ａは、絶縁板２０Ａの下面に形成されている。下部本体２０ａには半導体チップ１８の上面がはんだ１９ではんだ付けされている。下部突出部２０ｂは、下部本体２０ａにつながり平面視で絶縁板２０Ａの外に伸びている。第１下部導体２０Ｃは導体で形成されている。第１下部導体２０Ｃの厚さは例えば０．２ｍｍ以上である。
　上部導体２０Ｂは、上部本体２０ｃと上部突出部２０ｄを備えている。上部本体２０ｃは絶縁板２０Ａの上面に形成されている。上部突出部２０ｄは上部本体２０ｃにつながり平面視で絶縁板２０Ａの外に伸びている。上部導体２０Ｂは導体で形成される。上部導体２０Ｂの厚さは例えば０．２ｍｍ以上である。
　下部突出部２０ｂには第１外部電極３２Ａがはんだ接続されている。上部突出部２０ｄには第２外部電極３２Ｂがはんだ接続されている。第１外部電極３２Ａの一部と第２外部電極３２Ｂの一部はケース３０に挿入されている。ケース３０は半導体チップ１８を囲むものである。ケース３０の内部には樹脂４０が充填されている。樹脂４０は、例えばエポキシ樹脂である。
　図２は、中継基板２０の断面図である。下部突出部２０ｂと第１外部電極３２Ａの接合面積を十分確保するために、下部突出部２０ｂは平面視で絶縁板２０Ａから２０ｍｍ以上突出することが好ましい。上部突出部２０ｄと第２外部電極３２Ｂの接合面積を十分確保するために、上部突出部２０ｄは平面視で絶縁板２０Ａから２０ｍｍ以上突出することが好ましい。
　下部突出部２０ｂが折り曲げられることで、下部突出部２０ｂと第１外部電極３２Ａの接続位置の高さと、上部突出部２０ｄと第２外部電極３２Ｂの接続位置の高さを一致させた。なお、第１下部導体２０Ｃは折り曲げの無い平坦な形状として、上部突出部２０ｄを折り曲げることで、下部突出部２０ｂと第１外部電極３２Ａの接続位置の高さと、上部突出部２０ｄと第２外部電極３２Ｂの接続位置の高さを一致させてもよい。
　図３は、中継基板２０の平面図である。図３では、絶縁板２０Ａの下面側に形成された導体は省略した。上部導体２０Ｂに記載された「Ｐ１」は、上部導体２０ＢがＰ相のパターンとして用いられることを示している。上部導体２０Ｂの一部である上部突出部２０ｄは、絶縁板２０Ａの外周より外側に突出している。上部導体２０Ｂは複数形成されている。絶縁板２０Ａの上部導体２０Ｂがある部分には、貫通孔２０Ｈが形成されている。絶縁板２０Ａの上部導体２０Ｂがない部分には埋め込み孔２０Ｉが設けられている。埋め込み孔２０Ｉは樹脂４０で埋められている。
　図４は、中継基板２０の底面図である。図４では、絶縁板２０Ａの上面側に形成された導体は省略した。第１下部導体２０Ｃに記載された「Ｎ１」は、第１下部導体２０ＣがＮ相のパターンとして用いられることを示している。第１下部導体２０Ｃの一部である下部突出部２０ｂは、絶縁板２０Ａの外周より外側に突出している。第１下部導体２０Ｃは複数形成されている。絶縁板２０Ａの下面には、第１下部導体２０Ｃに加えて、第２下部導体２０Ｄが形成されている。第２下部導体２０Ｄは平面視で絶縁板２０Ａの外周より外側に出る突出部を有していない。第２下部導体２０Ｄは、図１に示される半導体チップ１８又は、図１には示されないが基板１５にはんだ付けされた半導体チップに、はんだ付けされる。
　第２下部導体２０Ｄは複数設けられている。複数の第１下部導体２０Ｃと複数の第２下部導体２０Ｄには例えば、トランジスタチップのエミッタ電極もしくはベース電極、又はダイオードチップのアノード電極がはんだ付けされる。
　絶縁板２０Ａの第２下部導体２０Ｄがある部分には、貫通孔２０Ｈが形成されている。図５はこの貫通孔２０Ｈの近傍の断面図である。貫通孔２０Ｈには、上部本体２０ｃと第２下部導体２０Ｄを接続する接続部２０Ｒが設けられている。接続部２０Ｒは、上部本体２０ｃと第２下部導体２０Ｄを電気的に接続するものであれば特に限定されないが、たとえば銅めっき層である。しかし、１５～７５μｍ程度の厚さの銅めっき層を形成した場合、大電流に対応するためには、銅めっき層が形成された貫通孔を多数設ける必要がある。例えば、１つの貫通孔２０Ｈに５０μｍの厚みで設けられた銅めっき層に１０Ａの電流を流す。
　多数の貫通孔２０Ｈを設けることを避けるために、接続部２０Ｒは金属部材を圧接して形成することが好ましい。この場合、接続部２０Ｒはハトメを加圧変形させてカシメることで形成する。こうすると、めっきで接続部２０Ｒを形成した場合と比べて、少ない貫通孔２０Ｈで大電流を流すことができる。
　図６は、接続部２０Ｒの平面図である。接続部２０Ｒは、前述のとおりハトメを加圧変形して形成することが好ましい。そのような接続部２０Ｒを構成する金属部材は貫通孔２０Ｈを埋めない。電流容量を更に高めるためには、貫通孔２０Ｈを金属で埋める。図７は、貫通孔２０Ｈを埋め込み金属２０Ｊで埋めたことを示す、貫通孔２０Ｈ周辺の断面図である。埋め込み金属２０Ｊは、接続部２０Ｒに接し、貫通孔２０Ｈを埋める。埋め込み金属２０Ｊは貫通孔２０Ｈに、例えばはんだ材等の金属を流し込むことによって形成する。
　この埋め込み金属２０Ｊを半導体チップ１８の方向に突き出させることが好ましい。半導体チップ１８の信号パッド等の面積の小さい部分に第２下部導体２０Ｄを電気的に接触させる場合に、突出した埋め込み金属２０Ｊを基準に位置あわせすることで、位置ずれを防止できる。
　図８は、中継基板２０の底面図に、上部導体２０Ｂの輪郭を加えた図である。上部導体２０Ｂの輪郭は破線で示されている。直交する斜線が描かれた領域は、下部本体２０ａと上部本体２０ｃが平面視で重なる領域である。半導体チップ１８としてトランジスタチップを有する場合、下部本体２０ａと上部本体２０ｃの一方にトランジスタチップのコレクタ電流を流し、他方にトランジスタチップのエミッタ電流を流す。そして、下部本体２０ａと上部本体２０ｃが平面視で重なる部分において、コレクタ電流とエミッタ電流が平面視で反対方向に流れるようにすれば、半導体装置の内部インダクタンスを低減することができる。
　図９は、半完成品の組み立て方法を示すケース等の斜視図である。半完成品は、基板１５に半導体チップ１８を固定し、半導体チップ１８に中継基板２０を固定し、中継基板２０に第１外部電極３２Ａ及び第２外部電極３２Ｂ等の外部電極を固定することで完成する。基板１５、半導体チップ１８及び中継基板２０を一体化した後の別工程で、外部電極を中継基板２０に接続してもよいし、基板１５、半導体チップ１８、中継基板２０及び外部電極を一括して一体化してもよい。後者の方が組立コストが安い。
　半完成品の上からケース３０を接近させ、第１外部電極３２Ａ及び第２外部電極３２Ｂ等の外部電極をケース３０の溝に沿ってスライドさせることで、半完成品にケース３０を取り付ける。その後、ケース３０の中に樹脂４０を注入することで図１の半導体装置が完成する。半導体装置の絶縁性能を確保するためには、樹脂４０をケース３０の内部に隙間なく充填する必要がある。
　ところが、例えば絶縁板２０Ａが大きく、中継基板２０とケース３０の間に殆ど隙間が無い場合には、中継基板２０の存在により中継基板２０の下に樹脂を注入するのが困難になる。そこで、本発明の実施の形態１では、絶縁板２０Ａに埋め込み孔２０Ｉを設けることで、この孔を通って樹脂が容易に中継基板２０の上から中継基板２０の下方に流れるようにした。樹脂４０をスムーズに中継基板２０の下方に供給するために、埋め込み孔２０Ｉの幅を、絶縁板２０Ａの厚みの３倍以上とすることが望ましい。
　図１０は、本発明の実施の形態１の半導体装置の回路図である。複数の半導体チップ１８として、トランジスタチップ及びダイオードチップなどの各チップを備えることで、コンバータ回路、インバータ回路及びブレーキ回路を形成する。インバータ回路は、Ｐ相回路部Ｃ１とＮ相回路部Ｃ２を有している。
　図１１は、中継基板２０の平面図である。上述のとおり、上部突出部２０ｄと下部突出部２０ｂは、平面視で絶縁板２０Ａの外に突出している。これらの突出部は絶縁板２０Ａの上下左右に突出している。
　本発明の実施の形態１に係る半導体装置は、中継基板２０の上面と下面に導体が形成されているので、それらの導体により３次元的な配線が可能となる。よって、半導体チップに直接外部電極を固定した場合と比較して、配線の制約が少ないので、半導体装置の外形サイズを小さくすることができる。
　本発明の実施の形態１に係る半導体装置は、平面視で絶縁板２０Ａの外に伸びる上部突出部２０ｄと下部突出部２０ｂを有する。上部突出部２０ｄに第２外部電極３２Ｂをはんだ付けし、下部突出部２０ｂに第１外部電極３２Ａをはんだ付けするので、容易にはんだ付けすることができる。そして、すべての外部電極は、平面視で絶縁板２０Ａの外部にあるので、半完成品にケース３０を取り付けるのが容易である。
　さらに、下部突出部２０ｂ又は上部突出部２０ｄを折り曲げることで、下部突出部２０ｂと第１外部電極３２Ａの接続位置の高さと、上部突出部２０ｄと第２外部電極３２Ｂの接続位置の高さを一致させた。これにより、外部電極の形状を共通化することができる。例えば外部電極の高さを統一できる。外部電極は導体の突出部に容易にはんだ付けできるので、複数の外部電極を一括して突出部にはんだ付けすることも可能である。
　複数の半導体チップ１８の厚みが不均一な場合には、薄い半導体チップと中継基板２０の間にはんだ１９を厚く形成し、厚い半導体チップと中継基板２０の間にはんだ１９を薄く形成する必要がある。つまり、適正なはんだ厚みを実現するのが困難になる。そこで、はんだ１９の厚みが適正になるように、第１下部導体２０Ｃ又は第２下部導体２０Ｄの厚みを不均一にすることができる。そうすると、中継基板２０と複数の半導体チップ１８を接合する複数のはんだの厚みを揃えることができる。
　中継基板２０の導体と外部電極については、小電流が流れる信号回路部分と、数十アンペア以上の大電流が流れる主回路部分とで、異なる材料とすることが好ましい。例えば、信号用の導体及び外部電極は黄銅系の材質で形成し、主回路用の導体及び外部電極は純銅系の材質で形成することができる。また、第１下部導体２０Ｃと第１外部電極３２Ａのペアを複数有する場合、複数の第１外部電極３２Ａを異なる材料で形成する。これにより、すべての導体と外部電極を純銅系の材質で構成する場合と比べて材料費を低減できる。第１外部電極３２Ａと第２外部電極３２Ｂを異なる材料としてもよい。
　実施の形態１では、下部本体２０ａ又は第２下部導体２０Ｄは、トランジスタチップのコレクタ又はエミッタに電気的に接続される。主電流が流れる部分は、例えば純銅系などの電気伝導率の高い材料とすべきである。あるいは、絶縁板２０Ａに形成された導体について、信号用の導体は薄く、主回路用の導体は厚くする。
　外部電極と外部機器の接続方法として、はんだ付け又はプレスフィットなどの圧接接続がある。各種接続に応じて外部電極の形状及び材質を選定することができる。外部電極と中継基板２０は別部品なので、半導体チップとの接合などを考慮せず、外部電極の形状及び材質を自由に選択することができる。外部電極にある程度の強度が要求される場合、第１外部電極３２Ａは第１下部導体２０Ｃより厚く、第２外部電極３２Ｂは上部導体２０Ｂより厚くする。
　Ｐ相回路部を中継基板の上面側に設け、Ｎ相回路部を中継基板の下面側に設けることで、図５に示すように、Ｐ相とＮ相とを並行配線することができる。これにより、インダクタンスの低減を図ることができる。また、半導体装置内においてワイヤ接続を排除することで更にパッケージ内のインダクタンスを低減できる。
　本発明の実施の形態１に係る半導体装置はその特徴を失わない範囲で様々な変形が可能である。中継基板２０は、３次元的な配線を実現する限り様々な変形が可能である。例えば、中継基板で３つ以上の階層の導体を提供し、配線の自由度を高めても良い。その場合、上部導体２０Ｂの上に新たな絶縁板を設け、その絶縁板の上に導体を設けて３階層の導体を提供する。
　樹脂４０は、絶縁板２０Ａ、第１下部導体２０Ｃ、第２下部導体２０Ｄ、上部導体２０Ｂ、及び複数の半導体チップ１８を覆い、第１外部電極３２Ａと第２外部電極３２Ｂの一部を外部に露出する。樹脂４０が確実に半導体チップ１８を覆うように、埋め込み孔２０Ｉを設けたが、中継基板２０とケース３０の内壁の間に十分なスペースがある場合は、埋め込み孔２０Ｉを省略してもよい。
　複数の半導体チップ１８で構成する回路は図１０の回路に限定されない。例えばハーフブリッジ回路を構成しても良い。外部電極と中継基板の接続方法ははんだに限定されず、例えば超音波接合を採用してもよい。
　図１２は、変形例に係る半導体装置の断面図である。半導体チップ１８はＩＧＢＴであり、上面にエミッタとベースを有し、下面にコレクタを有している。コレクタははんだ１６によって回路パターン１４に接続されている。回路パターン１４には導体２１が固定されている。導体２１は、第３外部電極３２Ｃに接続されている。導体２１と第３外部電極３２Ｃの接続位置の高さは、下部突出部２０ｂと第１外部電極３２Ａの接続位置の高さ、及び上部突出部２０ｄと第２外部電極３２Ｂの接続位置の高さに等しい。なお、半導体チップは、上面と下面の間で電流を流す縦型の素子に限定されず、チップ上面の２点間に電流を流す横型の素子でもよい。
　これらの変形は以下の実施の形態に係る半導体装置に適宜応用することができる。なお、以下の実施の形態に係る半導体装置は実施の形態１の半導体装置との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
　図１３には、中継基板２０と基板１５を接合する前の様子が描かれている。第１下部導体２０Ｃの下にははんだが接合しない非接合部５０が形成されている。非接合部５０は例えばソルダーレジスト又はポリイミドである。非接合部５０から露出する第１下部導体２０Ｃの幅ｂは、はんだ１９の幅ａより小さい。
　図１４は、はんだ１９で半導体チップ１８と第１下部導体２０Ｃの下部本体２０ａを接合したことを示す図である。半導体チップ１８と下部本体２０ａを接合するはんだ１９は、下部本体２０ａと接する面積より半導体チップ１８と接する面積の方が大きい。これにより、はんだ１９のフィレット形状が半導体チップ１８の上面に対して鋭角になる。したがって、このような鋭角が実現されていない場合と比べて、はんだ１９を介して半導体チップ１８にかかる応力を低減することができる。
　上記と同じ方法で、半導体チップ１８と第２下部導体２０Ｄを接合するはんだは、第２下部導体２０Ｄと接する面積より半導体チップ１８と接する面積の方が大きくなるように設けることが好ましい。
実施の形態３．
　図１５には、中継基板２０と基板１５を接合する前の様子が描かれている。はんだ１９は、下部本体２０ａと半導体チップ１８を接合するために設けられている。はんだ１９の一部である外周部の直上には、下部本体２０ａ、絶縁板２０Ａ及び上部導体２０Ｂがない。つまり、中継基板２０に開口２０ｈが設けられている。開口２０ｈに囲まれた第１下部導体２０Ｃの幅ｂは、はんだ１９の幅ａより大きい。
　図１６は、はんだ１９で半導体チップ１８と第１下部導体２０Ｃの下部本体２０ａを接合したことを示す図である。半導体チップ１８と下部本体２０ａを接合するはんだ１９は、下部本体２０ａと接する面積より半導体チップ１８と接する面積の方が大きい。これにより、はんだ１９のフィレット形状が半導体チップ１８の上面に対して鋭角になる。したがって、このような鋭角が実現されていない場合と比べて、はんだ１９を介して半導体チップ１８にかかる応力を低減することができる。
　開口２０ｈを設けることで、はんだ１９で半導体チップ１８と下部本体２０ａを確実に接合することができる。この効果は、特にはんだ面積が小さい場合において有用なものである。また、開口２０ｈは余剰はんだの溜り場としても機能する。これにより接合信頼性を高めることができる。
　半導体チップ１８と第２下部導体２０Ｄをはんだ接合する場合にも、上記の特徴を取り入れることが好ましい。つまり、半導体チップ１８と第２下部導体２０Ｄを接合するはんだの一部の直上に、第２下部導体２０Ｄ、絶縁板２０Ａ及び上部導体２０Ｂがない開口を形成する。
実施の形態４．
　図１７は、実施の形態４に係る半導体装置の断面図である。中継基板２０の上部本体２０ｃに能動部品６０、６２が電気的に接続されている。能動部品６０、６２は、例えば抵抗、コンデンサ又は制御ＩＣ等である。能動部品６０、６２は、半導体チップ１８又は半導体装置の保護機能を担う。従来は半導体装置の外部に設けられた部品を能動部品６０、６２として中継基板２０の上に設けることで、半導体装置の機能及び信頼性を高めることができる。
実施の形態５．
　図１８は、実施の形態５に係る半導体装置の断面図である。この半導体装置は、基板１５、半導体チップ１８、中継基板２０及び外部電極が一括して組み付けられた半完成品を、ケースを使用せず、樹脂４０で封止することで形成されたものである。樹脂４０による封止では、金型を外枠として使用する。基板１５と中継基板２０の間隔は、半導体チップ１８の厚みとほぼ同じとなり、非常に狭い。半導体チップ１８の厚みは例えば１００μｍである。
　基板１５と中継基板２０の間の非常に狭い領域に樹脂を充填する必要がある。従来、液状のエポキシ樹脂材に低応力剤等を含有させることがあった。しかし、そうすると樹脂粘度が上昇し、樹脂注入の作業性が悪くなるので、低応力剤等の含有量を減らすことがあった。
　本発明の実施の形態５では、真空環境下、注入圧力１０～１５ＭＰａ程度の低圧力で、樹脂を金型内へ注入する。これにより、基板１５と中継基板２０の間の非常に狭い領域に樹脂を充填することができる。低応力剤を含有する樹脂を採用した場合でも、低圧で樹脂を金型内に注入することで、金型の隅々まで樹脂を供給することができる。また、樹脂に低応力剤を含有させることで、はんだ１９と半導体チップ１８等に発生する応力を低減させ、半導体装置の信頼性を高めることができる。また、金型を用いることで、ケースレスで半導体装置の外形を完成させることができるので、低コスト化を図ることができる。ケースレスで半導体装置を構成すると、樹脂４０が半導体装置の側面に露出する。
　なお、上記の各実施の形態に係る半導体装置の特徴を適宜に組み合わせて、本発明の効果を高めても良い。
　１５　基板、　１８　半導体チップ、　２０　中継基板、　２０Ａ　絶縁板、　２０Ｂ　上部導体、　２０Ｃ　第１下部導体、　２０Ｄ　第２下部導体、　２０Ｈ　貫通孔、　２０Ｉ　埋め込み孔、　２０Ｊ　埋め込み金属、　２０Ｒ　接続部、　２０ａ　下部本体、　２０ｂ　下部突出部、　２０ｃ　上部本体、　２０ｄ　上部突出部、　２０ｈ　開口、　３０　ケース、　３２Ａ　第１外部電極、　３２Ｂ　第２外部電極、　３２Ｃ　第３外部電極、　４０　樹脂、　６０　能動部品

Claims (16)

  1. 　基板と、
    　前記基板に固定された複数の半導体チップと、
    　貫通孔が形成された絶縁板と、
    　前記絶縁板の下面に形成され前記複数の半導体チップのいずれかにはんだ付けされた下部本体と、前記下部本体につながり平面視で前記絶縁板の外に伸びる下部突出部を有する第１下部導体と、
    　前記絶縁板の下面に形成され前記複数の半導体チップのいずれかにはんだ付けされた第２下部導体と、
    　前記絶縁板の上面に形成された上部本体と、前記上部本体につながり平面視で前記絶縁板の外に伸びる上部突出部とを有する上部導体と、
    　前記貫通孔に設けられ、前記上部本体と前記第２下部導体を接続する接続部と、
    　前記下部突出部に接続された第１外部電極と、
    　前記上部突出部に接続された第２外部電極と、を備えたことを特徴とする半導体装置。
  2. 　前記複数の半導体チップはトランジスタチップを有し、
    　前記下部本体又は前記第２下部導体は、前記トランジスタチップのコレクタ又はエミッタに電気的に接続されたことを特徴とする請求項１に記載の半導体装置。
  3. 　前記下部突出部又は前記上部突出部が折り曲げられることで、前記下部突出部と前記第１外部電極の接続位置の高さと、前記上部突出部と前記第２外部電極の接続位置の高さを一致させたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 　前記複数の半導体チップはトランジスタチップを有し、
    　前記下部本体と前記上部本体が平面視で重なる部分を有することで、前記トランジスタチップのコレクタ電流とエミッタ電流が平面視で反対方向に流れることを特徴とする請求項１又は３に記載の半導体装置。
  5. 　前記第１下部導体又は前記第２下部導体の厚みは不均一であることを特徴とする請求項１～４のいずれか１項に記載の半導体装置。
  6. 　前記半導体チップと前記下部本体を接合するはんだは、前記下部本体と接する面積より前記半導体チップと接する面積の方が大きくなるように設けられ、
    　前記半導体チップと前記第２下部導体を接合するはんだは、前記第２下部導体と接する面積より前記半導体チップと接する面積の方が大きくなるように設けられたことを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
  7. 　前記半導体チップと前記下部本体を接合するはんだの一部の直上には、前記下部本体、前記絶縁板及び前記上部導体がないことを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
  8. 　前記半導体チップと前記第２下部導体を接合するはんだの一部の直上には、前記第２下部導体、前記絶縁板及び前記上部導体がないことを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
  9. 　前記接続部は金属部材を圧接して形成することを特徴とする請求項１～８のいずれか１項に記載の半導体装置。
  10. 　前記金属部材は前記貫通孔を埋めないように設けられ、
    　前記金属部材に接し、前記貫通孔を埋める埋め込み金属を備え、　
    　前記埋め込み金属は前記半導体チップの方向に突き出ていることを特徴とする請求項９に記載の半導体装置。
  11. 　前記絶縁板、前記第１下部導体、前記第２下部導体、前記上部導体、及び前記複数の半導体チップを覆い、前記第１外部電極と前記第２外部電極の一部を外部に露出する樹脂を備え、
    　前記絶縁板には前記樹脂で埋められた埋め込み孔が設けられたことを特徴とする請求項１～１０のいずれか１項に記載の半導体装置。
  12. 　前記上部本体に電気的に接続された能動部品を備えたことを特徴とする請求項１～１１のいずれか１項に記載の半導体装置。
  13. 　前記第１下部導体と前記第１外部電極のペアを複数有し、
    　複数の前記第１外部電極は異なる材料で形成されたことを特徴とする請求項１～１２のいずれか１項に記載の半導体装置。
  14. 　前記第１外部電極と前記第２外部電極は異なる材料で形成されたことを特徴とする請求項１～１２のいずれか１項に記載の半導体装置。
  15. 　前記第１外部電極は前記第１下部導体より厚く、前記第２外部電極は前記上部導体より厚いことを特徴とする請求項１～１４のいずれか１項に記載の半導体装置。
  16. 　前記絶縁板、前記第１下部導体、前記第２下部導体、前記上部導体、及び前記複数の半導体チップを覆い、前記第１外部電極と前記第２外部電極の一部を外部に露出する樹脂を備え、
    　側面に前記樹脂が露出することを特徴とする請求項１に記載の半導体装置。
PCT/JP2016/052695 2016-01-29 2016-01-29 半導体装置 WO2017130381A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112016006336.9T DE112016006336T5 (de) 2016-01-29 2016-01-29 Halbleitervorrichtung
PCT/JP2016/052695 WO2017130381A1 (ja) 2016-01-29 2016-01-29 半導体装置
US15/766,903 US10204886B2 (en) 2016-01-29 2016-01-29 Semiconductor device
CN201680079904.5A CN108496249B (zh) 2016-01-29 2016-01-29 半导体装置
JP2017563496A JP6460266B2 (ja) 2016-01-29 2016-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/052695 WO2017130381A1 (ja) 2016-01-29 2016-01-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2017130381A1 true WO2017130381A1 (ja) 2017-08-03

Family

ID=59397556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/052695 WO2017130381A1 (ja) 2016-01-29 2016-01-29 半導体装置

Country Status (5)

Country Link
US (1) US10204886B2 (ja)
JP (1) JP6460266B2 (ja)
CN (1) CN108496249B (ja)
DE (1) DE112016006336T5 (ja)
WO (1) WO2017130381A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068819B2 (en) 2016-06-23 2018-09-04 Mitsubishi Electric Corporation Semiconductor device
JP2019197842A (ja) * 2018-05-11 2019-11-14 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP2020043102A (ja) * 2018-09-06 2020-03-19 三菱電機株式会社 半導体装置および電力変換装置
JP2022058877A (ja) * 2018-04-24 2022-04-12 ウルフスピード インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2004088022A (ja) * 2002-08-29 2004-03-18 Toshiba Corp 大電力用半導体装置
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5233341B2 (ja) 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5665729B2 (ja) * 2011-12-27 2015-02-04 三菱電機株式会社 電力用半導体装置
US9136193B2 (en) * 2012-02-13 2015-09-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the same
JP6135552B2 (ja) 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置
JP6256309B2 (ja) * 2014-11-11 2018-01-10 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068819B2 (en) 2016-06-23 2018-09-04 Mitsubishi Electric Corporation Semiconductor device
JP2022058877A (ja) * 2018-04-24 2022-04-12 ウルフスピード インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法
US11682634B2 (en) 2018-04-24 2023-06-20 Wolfspeed, Inc. Packaged electronic circuits having moisture protection encapsulation and methods of forming same
JP7375060B2 (ja) 2018-04-24 2023-11-07 ウルフスピード インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法
JP2019197842A (ja) * 2018-05-11 2019-11-14 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP2020043102A (ja) * 2018-09-06 2020-03-19 三菱電機株式会社 半導体装置および電力変換装置
US10790218B2 (en) 2018-09-06 2020-09-29 Mitsubishi Electric Corpration Semiconductor device and electric power conversion apparatus
JP7035920B2 (ja) 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
DE102019212727B4 (de) 2018-09-06 2022-08-11 Mitsubishi Electric Corporation Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung

Also Published As

Publication number Publication date
CN108496249A (zh) 2018-09-04
DE112016006336T5 (de) 2018-10-18
US10204886B2 (en) 2019-02-12
JPWO2017130381A1 (ja) 2018-09-27
US20180294253A1 (en) 2018-10-11
CN108496249B (zh) 2021-08-13
JP6460266B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
JP6493317B2 (ja) 半導体装置
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US9609748B2 (en) Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
CN105765716B (zh) 功率半导体模块和复合模块
JP6460266B2 (ja) 半導体装置
JP5930070B2 (ja) 半導体装置
US20140003013A1 (en) Power module package and method for manufacturing the same
JP2017224736A (ja) 半導体装置、製造方法、及び導電性ポスト
JP4349364B2 (ja) 半導体装置
JP2560894B2 (ja) 半導体装置
JP5233853B2 (ja) 半導体装置
JP2016184992A (ja) 回路構成体
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP2011228335A (ja) 半導体装置
JP2021072329A (ja) パワー半導体装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP2011023748A (ja) 電子機器装置
JP7183964B2 (ja) 半導体装置
JP5734736B2 (ja) パワーモジュールの製造方法
JP2021082794A (ja) 電子部品および電子装置
JP6445220B1 (ja) 電子装置およびその製造方法
JP2008172120A (ja) パワーモジュール
JP2020047700A (ja) 配線構造
JP2020174159A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16887968

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15766903

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017563496

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016006336

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16887968

Country of ref document: EP

Kind code of ref document: A1