JP2020043102A - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP2020043102A
JP2020043102A JP2018166813A JP2018166813A JP2020043102A JP 2020043102 A JP2020043102 A JP 2020043102A JP 2018166813 A JP2018166813 A JP 2018166813A JP 2018166813 A JP2018166813 A JP 2018166813A JP 2020043102 A JP2020043102 A JP 2020043102A
Authority
JP
Japan
Prior art keywords
conductor
lower conductor
semiconductor device
external electrode
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018166813A
Other languages
English (en)
Other versions
JP7035920B2 (ja
Inventor
秀俊 石橋
Hidetoshi Ishibashi
秀俊 石橋
吉田　博
Hiroshi Yoshida
博 吉田
大輔 村田
Daisuke Murata
大輔 村田
拓也 北林
Takuya Kitabayashi
拓也 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018166813A priority Critical patent/JP7035920B2/ja
Priority to US16/404,992 priority patent/US10790218B2/en
Priority to DE102019212727.4A priority patent/DE102019212727B4/de
Priority to CN201910815062.0A priority patent/CN110880488B/zh
Publication of JP2020043102A publication Critical patent/JP2020043102A/ja
Application granted granted Critical
Publication of JP7035920B2 publication Critical patent/JP7035920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】本発明は、半導体装置および電力変換装置に関し、容易に製造できる半導体装置および電力変換装置を得ることを目的とする。【解決手段】 本発明に係る半導体装置は、複数の半導体チップと、複数の半導体チップの上に設けられた中継基板と、第１外部電極と、第２外部電極と、を備え、中継基板は、貫通孔が形成された絶縁板と、絶縁板の下面に設けられ、複数の半導体チップの何れかと接続された第１下部導体および第２下部導体と、を有する下部導体と、絶縁板の上面に設けられた上部導体と、貫通孔に設けられ第２下部導体と上部導体とを接続する接続部と、第１下部導体および上部導体の一方の一部であり、絶縁板から外側に突出する突出部と、を備え、突出部は第１外部電極と接続され、第１下部導体および上部導体の他方は、第２外部電極と接続され平面視で絶縁板の内側に収まる。【選択図】図１

Description

本発明は、半導体装置および電力変換装置に関する。
特許文献１には、基板に固定された半導体チップと、絶縁板とを備えた半導体装置が開示されている。この半導体装置では、絶縁板の下面に形成された下部導体が複数の半導体チップにはんだ付けされる。下部導体は、絶縁板の外に伸びる下部突出部を有する。また、絶縁板の上面に形成された上部導体は、絶縁板の外に伸びる上部突出部を有する。下部突出部には第１外部電極が接続され、上部突出部には第２外部電極が接続される。
国際公開第２０１７／１３０３８１号
特許文献１に示されるように、導体部がプリント基板の両面から外側へ飛び出す場合、プリント基板の両面からルーター加工またはＶカットを行う際の加工性を著しく損なうおそれがある。このため、加工が困難となり、加工の精度が損なわれる可能性がある。また、プリント基板の両面から導体部が突出するため、設計の自由度が損なわれる可能性がある。
本発明は、上述の課題を解決するためになされたもので、容易に製造できる半導体装置および電力変換装置を得ることを目的とする。
本発明に係る半導体装置は、基板と、該基板の上に設けられた複数の半導体チップと、該複数の半導体チップの上に設けられた中継基板と、第１外部電極と、第２外部電極と、を備え、該中継基板は、貫通孔が形成された絶縁板と、該絶縁板の下面に設けられ、該複数の半導体チップの何れかと電気的に接続された第１下部導体と、該複数の半導体チップの何れかと電気的に接続された第２下部導体と、を有する下部導体と、該絶縁板の上面に設けられた上部導体と、該貫通孔に設けられ、該第２下部導体と、該上部導体と、を電気的に接続する接続部と、該第１下部導体および該上部導体の一方の一部であり、平面視で該絶縁板から外側に突出する突出部と、を備え、該突出部は該第１外部電極と電気的に接続され、該第１下部導体および該上部導体の他方は、該第２外部電極と電気的に接続され、平面視で該絶縁板の内側に収まる。
本発明に係る半導体装置は、基板と、該基板の上に設けられた複数の半導体チップと、該複数の半導体チップの上に設けられた中継基板と、第１外部電極と、第２外部電極と、を備え、該中継基板は、貫通孔が形成された絶縁板と、該絶縁板の下面に設けられ、それぞれが該複数の半導体チップの何れかと電気的に接続された第１下部導体と、第２下部導体と、を有する下部導体と、該絶縁板の上面に設けられた上部導体と、該貫通孔に設けられ、該第２下部導体と、該上部導体と、を電気的に接続する接続部と、を備え、該絶縁板の端部には、該第１下部導体を露出させる切り欠きが形成され、該第１外部電極は、該第１下部導体の該切り欠きから露出した部分に固定され、該第２外部電極は該上部導体に固定される。
本発明に係る半導体装置は、第１下部導体および上部導体の一方に絶縁板から外側に突出する突出部が設けられ、他方には設けられない。このため、中継基板の加工を容易にできる。従って、半導体装置を容易に製造できる。
本発明に係る半導体装置では、絶縁板の端部に第１下部導体を露出させる切り欠きが形成される。このため、外部電極を接続するための突出部が設ける必要がなく、中継基板の加工を容易にできる。従って、半導体装置を容易に製造できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の別の位置の断面図である。 実施の形態１に係る中継基板の平面図である。 実施の形態１に係る中継基板の下面図である。 実施の形態１に係る中継基板の下面図に上部導体の位置を重ねて示した図である。 実施の形態２に係る中継基板の平面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
本発明の実施の形態に係る半導体装置および電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。図２は、実施の形態１に係る半導体装置１００の別の位置の断面図である。半導体装置１００は、基板１５を備える。基板１５は絶縁基板である。基板１５は、金属で形成されたベース板１０を備える。ベース板１０の上には絶縁層１２が設けられる。絶縁層１２の上には、回路パターン１４が設けられる。
基板１５の上には複数の半導体チップ１８ａ、１８ｂが設けられる。複数の半導体チップ１８ａ、１８ｂは、はんだ１６により基板１５に固定されている。半導体チップ１８ａ、１８ｂの裏面は、回路パターン１４にはんだ付けされている。
半導体チップ１８ａ、１８ｂの種類は限定されない。半導体チップ１８ａは、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタチップである。また、半導体チップ１８ｂは、例えばダイオードチップである。半導体装置１００で３相のインバータ回路が構成されても良い。この場合、半導体装置１００には、６つのトランジスタチップとそれらに逆接続された６つのダイオードが設けられる。
複数の半導体チップ１８ａ、１８ｂの上には中継基板２０が設けられる。中継基板２０は、絶縁板２１と、絶縁板２１の上面に設けられた上部導体２２と、絶縁板２１の下面に設けられた下部導体２３を有する。絶縁板２１は例えばガラスエポキシから形成される。絶縁板２１には貫通孔２４が形成される。
下部導体２３は、第１下部導体２３ａと、第２下部導体２３ｂを有する。第１下部導体２３ａと、第２下部導体２３ｂは、それぞれ複数の半導体チップ１８ａ、１８ｂの何れかと電気的に接続される。本実施の形態では、第１下部導体２３ａは半導体チップ１８ａ、１８ｂの上面とはんだで接合されている。第１下部導体２３ａの厚さは例えば０．２ｍｍ以上である。
半導体チップ１８ａがＩＧＢＴの場合、上面にエミッタ電極とゲート電極が形成される。この場合、例えばはんだ１９ａはエミッタ電極と下部導体２３を接合し、はんだ１９ｂはゲート電極と下部導体２３を接合しても良い。
中継基板２０は、貫通孔２４に設けられた接続部２５を有する。接続部２５は、第２下部導体２３ｂと、上部導体２２とを電気的に接続する。上部導体２２、下部導体２３および接続部２５は導体から形成される。第２下部導体２３ｂは、はんだ１９ｃで回路パターン１４に接合されている。つまり、上部導体２２は、接続部２５、第２下部導体２３ｂはんだ１９ｃ、回路パターン１４およびはんだ１６を介して、半導体チップ１８ａ、１８ｂの裏面と電気的に接続されている。半導体チップ１８ａの裏面には、コレクタ電極が形成される。
はんだ１６、１９ａ、１９ｂ、１９ｃは、他の導電金属で代替されても良い。はんだ１６、１９ａ、１９ｂ、１９ｃをＡｇの焼結接合で代替した場合、はんだ付けに比べて放熱性能およびパワーサイクル等の信頼性を向上できる。
下部導体２３は、平面視で絶縁板２１から外側に突出する突出部２３ｃ、２３ｄを有する。突出部２３ｄは第１下部導体２３ａの一部である。
半導体装置１００は、第１外部電極３１と、第２外部電極３２と、第３外部電極３３とを備える。半導体装置１００が電力変換装置を形成する場合、第１外部電極３１および第２外部電極３２は、ＩＧＢＴのコレクタ、エミッタと接続される主電極端子であっても良い。また、第３外部電極３３はゲートと接続される信号端子であっても良い。
突出部２３ｄは第１外部電極３１と電気的に接続される。突出部２３ｄの上面と第１外部電極３１は、はんだ等で接合されている。突出部２３ｃは第３外部電極３３と電気的に接続される。突出部２３ｃの上面と第３外部電極３３は、はんだ等で接合されている。上部導体２２は、第２外部電極３２と電気的に接続される。上部導体２２の上面と第２外部電極３２は、はんだ等で接合されている。
複数の半導体チップ１８ａ、１８ｂおよび中継基板２０はケース５０に囲まれる。第１外部電極３１、第２外部電極３２および第３外部電極３３の一部は、ケース３０に挿入されている。ケース３０の内部は、樹脂４０で充填されている。樹脂４０は例えばエポキシ樹脂である。樹脂４０は、絶縁板２１、上部導体２２、下部導体２３および複数の半導体チップ１８ａ、１８ｂを覆う。
図３は、実施の形態１に係る中継基板２０の平面図である。上部導体２２は、平面視で絶縁板２１の内側に収まる。つまり、上部導体２２の全体が、絶縁板２１の端部よりも内側にある。上部導体２２に記載された「Ｐ」は、上部導体２２が電力変換装置においてＰ相のパターンとして用いられることを示している。上部導体２２は絶縁板２１の上面に複数形成されている。絶縁板２１の上部導体２２が設けられた部分には、貫通孔２４が形成されている。貫通孔２４は銅めっき等が形成される。銅めっき等により、上部導体２２と第２下部導体２３ｂは導通する。
一般に、銅めっきは３５ｕｍ程度である。電流密度を上げるために、貫通孔２４に銅インレイ等を圧入しても良い。これにより、上部導体２２と第２下部導体２３ｂを接続する導体の断面積を大きくすることができる。従って、より多くの電流を流すことができる。
図４は、実施の形態１に係る中継基板２０の下面図である。下部導体２３に設けられた突出部２３ｃ、２３ｄは、平面視で絶縁板２１から外側に向かって延びる。第１下部導体２３ａに記載された「Ｎ」は、電力変換装置において第１下部導体２３ａがＮ相のパターンとして用いられることを示している。下部導体２３は複数形成されている。
図５は、実施の形態１に係る中継基板２０の下面図に上部導体２２の位置を重ねて示した図である。図５では、上部導体２２の輪郭が破線で示されている。斜線部は、第１下部導体２３ａと上部導体２２が平面視で重なる領域８０である。半導体チップ１８ａ、１８ｂにトランジスタチップが含まれる場合を考える。このとき、第１下部導体２３ａおよび上部導体２２の一方は、複数の半導体チップ１８ａ、１８ｂのいずれかのコレクタと電気的に接続され、他方はエミッタと電気的に接続される。
このとき、第１下部導体２３ａおよび上部導体２２の一方にコレクタ電流が流れ、他方にエミッタ電流が流れる。本実施の形態では、第１下部導体２３ａと上部導体２２が重なる領域８０において、コレクタ電流とエミッタ電流が反対方向に流れる。これにより、半導体装置１００の内部インダクタンスを低減できる。
また、本実施の形態では、図１、２に示されるように、コレクタ、エミッタと接続される第１外部電極３１、第２外部電極３２が、中継基板２０の同じ側から引き出される。ここで、第１外部電極３１は突出部２３ｄに固定され、第２外部電極３２は上部導体２２のうち平面視で絶縁板２１の端部よりも内側の部分に固定される。この構造によれば、電位の異なる第１外部電極３１、第２外部電極３２間の距離を確保できる。従って、信頼性を向上できる。
本実施の形態１に係る半導体装置１００は、中継基板２０の上面と下面に導体が形成されている。これらの導体により、配線を中継基板２０の厚さ方向にずらした３次元的な配線ができる。よって、半導体チップ１８ａ、１８ｂに直接外部電極を固定した場合と比較して、配線の自由度を向上できる。従って、半導体装置１００を小型化できる。
また、本実施の形態の半導体装置１００では、ワイヤ接続が用いられない。また、本実施の形態では、上述したように、Ｐ相とＮ相とを並行配線することができる。これにより、パッケージ内のインダクタンスを低減できる。
また、半導体装置１００の内部配線にアルミワイヤ等を用いないため、接合の信頼性を向上できる。さらに、本実施の形態では、外部電極と半導体チップ１８ａ、１８ｂとの間に中継基板２０が設けられる。このため、ケース５０の変形時または外部電極の接合時に外部電極に及ぼされる応力が、半導体チップ１８ａ、１８ｂおよび半導体チップ１８ａ、１８ｂに接するはんだに直接及ぶことが無い。従って、接合の信頼性をさらに向上できる。また、はんだに大きな力が及ばないように、外部電極の長さを短くする必要がない。このため、外部電極の形状の自由度を向上できる。
また、本実施の形態では、外部電極を中継基板２０に固定すればよい。このため、外部電極を半導体チップ１８ａ、１８ｂの信号パッドなどの狭面積箇所へはんだ付けする必要がない。従って、半導体装置１００の組み立てを容易にできる。また、信号パッド面積を大きくするために半導体チップ１８ａ、１８ｂのサイズを大きくしなくても良い。
さらに、本実施の形態では、突出部２３ｃ、２３ｄが下部導体２３のみに設けられ、上部導体２２には設けられない。これにより、突出部が中継基板の両面に設けられる構造と比較して、中継基板２０の両面からルーター加工またはＶカット加工を容易に実施できる。従って、半導体装置１００を容易に製造できる。また、中継基板２０の加工費を抑制できる。
本実施の形態に係る半導体装置１００は、その特徴を失わない範囲で様々な変形が可能である。本実施の形態の変形例として、半導体チップ１８ａ、１８ｂはワイドバンドギャップ半導体によって形成されても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。半導体チップ１８ａはＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの高周波で動作するスイッチング素子であっても良い。この場合、スイッチング時のリンギング等を抑制でき、素子の性能を十分に発揮できる。
また、中継基板２０に設けられた導体と外部電極については、小電流が流れる信号回路部と、数十アンペア以上の大電流が流れる主回路部とが、異なる材料から形成されることが好ましい。例えば、信号用の導体及び外部電極は黄銅系の材質で形成し、主回路用の導体及び外部電極は純銅系の材質で形成することができる。
実施の形態１では、第１下部導体２３ａと第２下部導体２３ｂは、トランジスタチップのコレクタ又はエミッタに電気的に接続される。つまり、第１下部導体２３ａおよび第２下部導体２３ｂは、主電流が流れる主回路部である。これらの導体は、例えば純銅系などの電気伝導率の高い材料から形成されるとよい。
また、信号用の第３外部電極３３と主回路用の導体である第１下部導体２３ａ、第２下部導体２３ｂを異なる材料で形成しても良い。信号用の第３外部電極３３と、主回路用の第１外部電極３１、第２外部電極３２を異なる材料としてもよい。これにより、信号回路部につながる第３外部電極３３における電流容量の過剰スペックを防止でき、すべての導体と外部電極を純銅系の材質で構成する場合と比べて材料費を低減できる。
また、絶縁板２１に形成された導体について、信号用の導体は薄く、主回路用の導体は厚く形成されても良い。これにより、半導体装置１００を小型化できる。
また、第１外部電極３１、第２外部電極３２、第３外部電極３３には、外部機器が接続される。外部機器との接続方法として、はんだ付け又はプレスフィットなどの圧接接続がある。接続方法に応じて第１外部電極３１、第２外部電極３２、第３外部電極３３の形状及び材質を選定できる。また、第１外部電極３１、第２外部電極３２、第３外部電極３３は半導体チップ１８ａ、１８ｂと直接接続されない。このため、本実施の形態では、第１外部電極３１、第２外部電極３２、第３外部電極３３の形状及び材質を、半導体チップ１８ａ、１８ｂとの接合を考慮せずに選択できる。従って、外部電極の形状及び材質の自由度を向上できる。
なお、第１外部電極３１は突出部２３ｄよりも厚く形成されても良く、第３外部電極３３は突出部２３ｃより厚く形成されても良い。また、第２外部電極３２は上部導体２２より厚く形成されても良い。これにより、外部電極の強度を確保できる。
また、中継基板２０は３次元的な配線を実現できれば良く、様々な変形が可能である。例えば、中継基板２０は、３層以上の導体を有しても良い。これにより配線の自由度がさらに向上する。この場合、上部導体２２の上に新たな絶縁板を設け、その絶縁板の上に新たな導体を設ける。
また、複数の半導体チップ１８ａ、１８ｂで構成する回路は限定されない。複数の半導体チップ１８ａ、１８ｂは、例えばハーフブリッジ回路を構成しても良い。また、本実施の形態では、突出部２３ｃ、２３ｄが下部導体２３に設けられた。これに限らず、突出部は、第１下部導体２３ａおよび上部導体２２の一方に設けられれば良い。また、本実施の形態では、突出部２３ｃ、２３ｄの上面に外部電極が接合される。これに限らず、突出部２３ｃ、２３ｄの下面に外部電極が接合されても良い。また、第１外部電極３１、第２外部電極３２、第３外部電極３３と中継基板２０との接続方法ははんだに限定されず、例えば超音波接合を採用してもよい。
これらの変形は以下の実施の形態に係る半導体装置および電力変換装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および電力変換装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図６は、実施の形態２に係る中継基板２２０の平面図である。中継基板２２０では、絶縁板２２１の上面に上部導体２２が設けられ、下面に下部導体２３が設けられる。絶縁板２２１の端部には、第１下部導体２３ａを露出させる切り欠き２２１ａが形成される。図６では、切り欠き２２１ａにより絶縁板２２１から突出部２３ｃ、２３ｄが露出している。第１外部電極３１は、第１下部導体２３ａの切り欠き２２１ａから露出した部分に電気的に接続される。
本実施の形態では、下部導体２３を絶縁板２１の端部を削ることで露出させる。これにより、実施の形態１と同様の効果を得ることができる。また、第１下部導体２３ａは絶縁板２２１の端部よりも内側に設けられる。絶縁板２１から下部導体２３が突出しないため、中継基板２２０を小型化できる。また、後述するように、中継基板２２０に部品を実装する場合には、実装エリアを大きく確保できる。
実施の形態３．
図７は、実施の形態３に係る半導体装置３００の断面図である。中継基板３２０は、接合先の部品と絶縁板２１との距離が大きい部分ほど、下部導体３２３が厚く設けられる。図７において、半導体チップ１８ａ、１８ｂと接合される第１下部導体２３ａよりも、基板１５と接合される第２下部導体３２３ｂは厚く設けられる。
例えば複数の半導体チップ１８ａ、１８ｂの厚さが不均一な場合、薄い半導体チップと中継基板２０の間にはんだを厚く形成し、厚い半導体チップと中継基板２０の間にはんだを薄く形成することとなる。つまり、はんだの厚さが統一されず、適正なはんだ厚みを実現するのが困難になる可能性がある。
これに対し、本実施の形態の中継基板３２０では、直下の部品と絶縁板２１との距離が大きい部分ほど、下部導体３２３が厚く設けられる。下部導体３２３の厚さは不均一である。これにより、はんだ１９ａ、１９ｂ、３１９ｃの厚さを均一にできる。従って、半導体装置３００を容易に製造できる。
実施の形態４．
図８は、実施の形態４に係る半導体装置４００の断面図である。中継基板４２０には、能動部品６２または受動部品６０が設けられる。能動部品６２または受動部品６０は、上部導体４２２に電気的に接続されている。受動部品６０は、例えば抵抗またはコンデンサである。能動部品６２は、例えば制御ＩＣ等である。能動部品６２および受動部品６０は例えば、半導体チップ１８ａ、１８ｂ又は半導体装置４００の保護機能を担う。
一般に半導体装置１００の外部に設けられる部品を能動部品６２および受動部品６０として中継基板４２０の上に設けることで、半導体装置１００の機能及び信頼性を向上できる。本実施の形態の変形例として、能動部品６２および受動部品６０は下部導体２３に電気的に接続されても良い。これにより、保護回路と半導体チップ１８ａ、１８ｂの距離を短縮でき、保護機能の精度を向上できる。
また、下部導体２３または上部導体４２２のうち、能動部品６２または受動部品６０と接合される部分は、半導体チップ１８ａ、１８ｂの主電流が流れる部分よりも薄く設けられても良い。本実施の形態では、上部導体４２２のうち能動部品６２および受動部品６０が設けられる部分は、他の部分と比較して薄く形成されている。能動部品６２および受動部品６０の実装箇所における導体の厚さは、例えば０．１ｍｍ以下である。これにより、半導体チップ１８ａ、１８ｂの駆動回路等のパターンの微細化が可能になり、実装密度を向上できる。また、半導体装置４００を小型化できる。
実施の形態５．
図９は、実施の形態５に係る半導体装置５００の断面図である。半導体装置５００はケース５０を備えない。半導体装置５００は、基板１５、半導体チップ１８ａ、１８ｂ、中継基板２０および外部電極が一括して組み付けられた半完成品を、ケースを使用せず、樹脂４０で封止することで形成される。樹脂４０による封止では、金型を外枠として使用する。
一般に、基板１５と中継基板２０の間隔は、半導体チップ１８ａ、１８ｂの厚みとほぼ同じとなり、非常に狭い。半導体チップ１８ａ、１８ｂの厚みは例えば１００μｍである。このため、基板１５と中継基板２０の間の非常に狭い領域に樹脂を充填する必要がある。従来、液状のエポキシ樹脂材に低応力剤等を含有させることがあった。しかし、低応力剤により樹脂粘度が上昇し、樹脂注入の作業性が悪くなるため、低応力剤等の含有量を減らすことがあった。
本実施の形態では、真空環境下において注入圧力１０〜１５ＭＰａ程度の低圧力で、樹脂を金型内へ注入する。これにより、基板１５と中継基板２０の間の非常に狭い領域に樹脂を充填することができる。低応力剤を含有する樹脂を採用した場合でも、低圧で樹脂を金型内に注入することで、金型の隅々まで樹脂を供給することができる。また、樹脂に低応力剤を含有させることで、はんだと半導体チップ１８ａ、１８ｂ等に発生する応力を低減させ、半導体装置５００の信頼性を高めることができる。
また、金型を用いることで、ケースレスで半導体装置５００の外形を完成させることができる。このため、低コスト化を図ることができる。ケースレスで半導体装置５００を構成すると、樹脂４０が半導体装置の側面に露出する。
実施の形態６．
本実施の形態は、上述した実施の形態１〜５に係る半導体装置を電力変換装置に適用したものである。本実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに実施の形態１〜５に係る半導体装置を適用した場合について説明する。
図１０は、本実施の形態に係る電力変換装置８００を適用した電力変換システムの構成を示すブロック図である。
図１０に示す電力変換システムは、電源７００、電力変換装置８００、負荷９００から構成される。電源７００は、直流電源であり、電力変換装置８００に直流電力を供給する。電源７００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができる。また、電源７００は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源７００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置８００は、電源７００と負荷９００の間に接続された三相のインバータである。電力変換装置８００は、電源７００から供給された直流電力を交流電力に変換し、負荷９００に交流電力を供給する。電力変換装置８００は、図１０に示すように、主変換回路８０１と、駆動回路８０２と、制御回路８０３とを備えている。主変換回路８０１は、直流電力を交流電力に変換して出力する。駆動回路８０２は、主変換回路８０１の各スイッチング素子を駆動する駆動信号を出力する。制御回路８０３は、駆動回路８０２を制御する制御信号を駆動回路８０２に出力する。
負荷９００は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置８００の詳細を説明する。主変換回路８０１は、図示しないスイッチング素子と還流ダイオードを備えている。主変換回路８０１は、スイッチング素子がスイッチングすることによって、電源７００から供給される直流電力を交流電力に変換し、負荷９００に供給する。主変換回路８０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路８０１は２レベルの三相フルブリッジ回路である。２レベルの三相フルブリッジ回路は、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路８０１の各スイッチング素子には、上述した実施の形態１〜５のいずれかに係る半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成する。各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路８０１の３つの出力端子は、負荷９００に接続される。
駆動回路８０２は、主変換回路８０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路８０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路８０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号となる。スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。
制御回路８０３は、負荷９００に所望の電力が供給されるよう主変換回路８０１のスイッチング素子を制御する。具体的には、負荷９００に供給すべき電力に基づいて主変換回路８０１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路８０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路８０２に制御指令である制御信号を出力する。駆動回路８０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置８００では、主変換回路８０１のスイッチング素子として実施の形態１〜５に係る半導体装置を適用するため、電力変換装置８００を容易に製造できる。
本実施の形態では、２レベルの三相インバータに実施の形態の１〜５を適用する例を説明したが、本実施の形態はこれに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わない。また、単相負荷に電力を供給する場合には単相のインバータに実施の形態１〜５を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに実施の形態１〜５を適用することも可能である。
また、実施の形態１〜５を適用した電力変換装置８００は、上述した負荷９００が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもできる。さらに、電力変換装置８００を、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
１００、３００、４００、５００ 半導体装置、８００ 電力変換装置、１５ 基板、１８ａ、１８ｂ 半導体チップ、２０、２２０、３２０、４２０ 中継基板、２１、２２１ 絶縁板、２２１ａ 切り欠き、２２、４２２ 上部導体、２３、３２３ 下部導体、２３ａ 第１下部導体、２３ｂ、３２３ｂ 第２下部導体、２３ｃ、２３ｄ 突出部、２４ 貫通孔、２５ 接続部、３１ 第１外部電極、３２ 第２外部電極、６０ 受動部品、６２ 能動部品、８０１ 主変換回路、８０２ 駆動回路、８０３ 制御回路

Claims (11)

  1. 基板と、
    前記基板の上に設けられた複数の半導体チップと、
    前記複数の半導体チップの上に設けられた中継基板と、
    第１外部電極と、
    第２外部電極と、
    を備え、
    前記中継基板は、
    貫通孔が形成された絶縁板と、
    前記絶縁板の下面に設けられ、前記複数の半導体チップの何れかと電気的に接続された第１下部導体と、前記複数の半導体チップの何れかと電気的に接続された第２下部導体と、を有する下部導体と、
    前記絶縁板の上面に設けられた上部導体と、
    前記貫通孔に設けられ、前記第２下部導体と、前記上部導体と、を電気的に接続する接続部と、
    前記第１下部導体および前記上部導体の一方の一部であり、平面視で前記絶縁板から外側に突出する突出部と、
    を備え、
    前記突出部は前記第１外部電極と電気的に接続され、
    前記第１下部導体および前記上部導体の他方は、前記第２外部電極と電気的に接続され、平面視で前記絶縁板の内側に収まることを特徴とする半導体装置。
  2. 前記突出部は前記第１下部導体に設けられることを特徴とする請求項１に記載の半導体装置。
  3. 基板と、
    前記基板の上に設けられた複数の半導体チップと、
    前記複数の半導体チップの上に設けられた中継基板と、
    第１外部電極と、
    第２外部電極と、
    を備え、
    前記中継基板は、
    貫通孔が形成された絶縁板と、
    前記絶縁板の下面に設けられ、それぞれが前記複数の半導体チップの何れかと電気的に接続された第１下部導体と、第２下部導体と、を有する下部導体と、
    前記絶縁板の上面に設けられた上部導体と、
    前記貫通孔に設けられ、前記第２下部導体と、前記上部導体と、を電気的に接続する接続部と、
    を備え、
    前記絶縁板の端部には、前記第１下部導体を露出させる切り欠きが形成され、
    前記第１外部電極は、前記第１下部導体の前記切り欠きから露出した部分に電気的に接続され、
    前記第２外部電極は前記上部導体に電気的に接続されることを特徴とする半導体装置。
  4. 前記第１下部導体は前記絶縁板の端部よりも内側に設けられることを特徴とする請求項３に記載の半導体装置。
  5. 前記中継基板は、接合先の部品と前記絶縁板との距離が大きい部分ほど、前記下部導体が厚く設けられることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 前記下部導体と前記上部導体には反対方向に電流が流れることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記第１下部導体および前記上部導体の一方は前記複数の半導体チップのいずれかのコレクタと電気的に接続され、
    前記第１下部導体および前記上部導体の他方は前記複数の半導体チップのいずれかのエミッタと電気的に接続されることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 前記中継基板には、能動部品または受動部品が設けられ、
    前記下部導体または前記上部導体のうち、前記能動部品または前記受動部品と接合される部分は、前記半導体チップの主電流が流れる部分よりも薄く設けられることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
  10. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項９に記載の半導体装置。
  11. 請求項１から１０の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
JP2018166813A 2018-09-06 2018-09-06 半導体装置および電力変換装置 Active JP7035920B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018166813A JP7035920B2 (ja) 2018-09-06 2018-09-06 半導体装置および電力変換装置
US16/404,992 US10790218B2 (en) 2018-09-06 2019-05-07 Semiconductor device and electric power conversion apparatus
DE102019212727.4A DE102019212727B4 (de) 2018-09-06 2019-08-26 Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
CN201910815062.0A CN110880488B (zh) 2018-09-06 2019-08-30 半导体装置及电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166813A JP7035920B2 (ja) 2018-09-06 2018-09-06 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2020043102A true JP2020043102A (ja) 2020-03-19
JP7035920B2 JP7035920B2 (ja) 2022-03-15

Family

ID=69621292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166813A Active JP7035920B2 (ja) 2018-09-06 2018-09-06 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US10790218B2 (ja)
JP (1) JP7035920B2 (ja)
CN (1) CN110880488B (ja)
DE (1) DE102019212727B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7480715B2 (ja) 2021-01-19 2024-05-10 三菱電機株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045978B2 (ja) * 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026670A1 (en) * 2000-03-28 2001-10-04 Matsushita Electric Industrial Co., Ltd. Optical waveguide and method for making the same
WO2017130381A1 (ja) * 2016-01-29 2017-08-03 三菱電機株式会社 半導体装置
JP2018125494A (ja) * 2017-02-03 2018-08-09 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
US9431326B2 (en) * 2011-04-01 2016-08-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525024B2 (ja) * 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6135552B2 (ja) 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6493317B2 (ja) 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
JP6809294B2 (ja) 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026670A1 (en) * 2000-03-28 2001-10-04 Matsushita Electric Industrial Co., Ltd. Optical waveguide and method for making the same
WO2017130381A1 (ja) * 2016-01-29 2017-08-03 三菱電機株式会社 半導体装置
JP2018125494A (ja) * 2017-02-03 2018-08-09 三菱電機株式会社 半導体装置及び電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7480715B2 (ja) 2021-01-19 2024-05-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7035920B2 (ja) 2022-03-15
DE102019212727B4 (de) 2022-08-11
US10790218B2 (en) 2020-09-29
CN110880488A (zh) 2020-03-13
DE102019212727A1 (de) 2020-03-12
US20200083146A1 (en) 2020-03-12
CN110880488B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP4973059B2 (ja) 半導体装置及び電力変換装置
US20160336251A1 (en) Semiconductor device
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
WO2012039114A1 (ja) 回路装置
US9362205B2 (en) Circuit device
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
US10535577B2 (en) Semiconductor device
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP2020025027A (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP2020004784A (ja) パワーモジュールおよび電力変換装置
US11996344B2 (en) Semiconductor device
CN110880488B (zh) 半导体装置及电力转换装置
US11127603B2 (en) Semiconductor module and power conversion device
CN109841604A (zh) 半导体装置以及电力变换装置
US11404340B2 (en) Semiconductor device and power conversion apparatus
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
WO2019216161A1 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6639740B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2022148233A (ja) パワー半導体装置および電力変換装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
CN117321763A (zh) 功率半导体装置以及电力转换装置
CN117894776A (zh) 半导体装置、电力变换装置
CN116344522A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7035920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150