JP2020047700A - 配線構造 - Google Patents
配線構造 Download PDFInfo
- Publication number
- JP2020047700A JP2020047700A JP2018173515A JP2018173515A JP2020047700A JP 2020047700 A JP2020047700 A JP 2020047700A JP 2018173515 A JP2018173515 A JP 2018173515A JP 2018173515 A JP2018173515 A JP 2018173515A JP 2020047700 A JP2020047700 A JP 2020047700A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- lead
- resin
- bus bars
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】はんだ付け箇所でのリード間の短絡を抑制することができる配線構造を提供する。【解決手段】ドレインパッド31上にバスバー51の下端部がはんだ付けされるとともに、ソースパッド32上にバスバー52の下端部がはんだ付けされている、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置した樹脂材としての樹脂製角柱部45を有する。【選択図】図4
Description
本発明は、配線構造に関するものである。
半導体素子直上にバスバーを直接実装するDLB(ダイレクト・リード・ボンディング)技術がある(例えば、特許文献1)。この場合、バスバーを位置決めして公差内でばらついてもバスバーが必ず半導体素子のパッドや基板のパターンの中に搭載されるようにしている。具体的には、例えば、図13(a)に示すように半導体素子200のパッド201とバスバー203の先端部とがはんだ205により接合されるとともに半導体素子200のパッド202とバスバー204の先端部とがはんだ206により接合される。ここで、半導体素子200のパッド201,202の中心とバスバー203,204の中心が一致した状態で、はんだ付けした場合に対し、図13(b)に示すようにパッド201,202の中心とバスバー203,204の中心が、公差内のばらつきによりずれたとしても不都合は生じない。
ところで、例えば、図14(a)に示すように、半導体素子のパッドや基板のパターンが小さいと、それに合わせてバスバーも小さく細くするが電流容量等の設計要件により小さくできない場合がある。このときは、図14(a)に示すように、パッド201,202とバスバー203,204が公差内でずれていないものに対し、図14(b)に示すように公差内のばらつきによりずれると、バスバー203,204がパッド201,202やパターンからはみ出してしまう。その際、はんだ205,206の溶融の際の表面張力により隣のはんだと繋がってしまうと近くにある電位の異なるパッドやパターンが短絡故障となる。これを避けるためには、パッドやパターンを離して配置する必要があり、その結果、半導体素子を大きくしたり、基板を大きくしなければならず、大型化につながってしまう。
本発明の目的は、はんだ付け箇所でのリード間の短絡を抑制することができる配線構造を提供することにある。
上記問題点を解決するための配線構造は、同一水平面上に拡がる第1配線部及び第2配線部を有するとともに、下端部が立設状態の第1リード及び第2リードを有し、前記第1配線部上に前記第1リードの下端部がはんだ付けされるとともに、前記第2配線部上に前記第2リードの下端部がはんだ付けされた配線構造であって、前記第1リードと前記第2リードとにおける互いに対向する部位に前記第1リードの下端面及び前記第2リードの下端面よりも下方に突出するように配置した樹脂材を有することを要旨とする。
これによれば、樹脂材が第1リードと第2リードとにおける互いに対向する部位に第1リードの下端面及び第2リードの下端面よりも下方に突出するように配置されているので、はんだ付けの際に、はんだ付け箇所でのリード間の短絡を抑制することができる。
また、配線構造について、樹脂材は、垂下された角材よりなり、一つの外表面に前記第1リードが一体化された状態で配置されているとともに、他の外表面に前記第2リードが一体化された状態で配置されているのが好ましい。
また、配線構造について、前記樹脂材は、前記第1リードと前記第2リードとにおける互いに対向する部位にコーティングされた被覆膜よりなり、前記被覆膜よりなる前記樹脂材は、前記第1リードの下端面の一部及び前記第2リードの下端面の一部に形成されているのが好ましい。
本発明によれば、はんだ付け箇所でのリード間の短絡を抑制することができる。
(第1の実施形態)
以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
図1、図2(a)、図2(b)、図3に示すように、半導体モジュール10は配線基板20と、配線基板20に実装された半導体素子30を備える。配線基板20は、水平面に配置されている。配線基板20は、絶縁基板21を備える。配線基板20は、絶縁基板21の上面(板厚方向の一面)における半導体素子30の配置位置に導体パターン22を備える。また、配線基板20は、絶縁基板21の上面(板厚方向の一面)における導体パターン22に隣接してゲート取出のための中継用導体パターン23を備える。
半導体素子30は、横型MOSトランジスタが形成されたベアチップであり、上面が水平面上に拡がっている。半導体素子30の上面にドレインパッド31とソースパッド32が接近して形成されているとともに、ゲートパッド33がパッド31,32とは若干離間して形成されている。半導体素子30は、シリコンチップでもそれ以外の例えばGaNチップでもよい。
導体パターン22には半導体素子30がはんだ60により接合されている。
半導体モジュール10は樹脂製のハウジング40を備える。ハウジング40は、四角枠状の枠体41を備える。枠体41は、4つの側壁41a,41b,41c,41dを備える。4つの側壁41a,41b,41c,41dのうち、側壁41aと側壁41bとが対向するとともに、側壁41cと側壁41dとが対向している。
半導体モジュール10は樹脂製のハウジング40を備える。ハウジング40は、四角枠状の枠体41を備える。枠体41は、4つの側壁41a,41b,41c,41dを備える。4つの側壁41a,41b,41c,41dのうち、側壁41aと側壁41bとが対向するとともに、側壁41cと側壁41dとが対向している。
ハウジング40は、側壁41cと側壁41dとの間で架け渡された梁42を備える。梁42はY方向の中央部に形成されている。また、ハウジング40は、側壁41cと側壁41dとの間で架け渡された梁43を備える。梁43は、Y方向の側壁41b側の端部に形成されており、側壁41bと連続している。
ハウジング40は、絶縁基板21の上面に配置されている。詳しくは、絶縁基板21の四隅にはそれぞれ穴21aが形成されているとともにハウジング40の下面には穴21aに対応する位置に突起44が設けられており、穴21aに突起44が係合している。
ハウジング40の梁42は、絶縁基板21の板厚方向(Z方向)において半導体素子30の上方に位置している。
半導体モジュール10は、帯板状のバスバー51,52を備える。バスバー51,52は、断面形状が長方形の帯板状の金属板を屈曲させることで構成されている。図2(a),(b)に示すように、断面長方形のバスバー51,52におけるバスバー51の長辺の延びる方向とバスバー52の長辺の延びる方向が同一(図2(a),(b)ではY方向)である。また、X方向において離間してバスバー51,52が配置されている。
半導体モジュール10は、帯板状のバスバー51,52を備える。バスバー51,52は、断面形状が長方形の帯板状の金属板を屈曲させることで構成されている。図2(a),(b)に示すように、断面長方形のバスバー51,52におけるバスバー51の長辺の延びる方向とバスバー52の長辺の延びる方向が同一(図2(a),(b)ではY方向)である。また、X方向において離間してバスバー51,52が配置されている。
図3に示すように、バスバー51は、水平方向に延びる水平部54と、水平部54の一端から下方に延びる立設部53と、水平部54の他端から上方に延びる立設部55を備える。同様に、バスバー52は、水平方向に延びる水平部57と、水平部57の一端から下方に延びる立設部56と、水平部57の他端から上方に延びる立設部58を備える。本実施形態のバスバー51,52は、図3においてドレインパッド31とソースパッド32との間を中心とした対称構造である。
バスバー51の立設部53の下端面はドレインパッド31に突き合わされた状態で、はんだ61により接合されている。バスバー52の立設部56の下端面はソースパッド32に突き合わされた状態で、はんだ62により接合されている。はんだ61,62は、バスバー51,52の下端面からパッド31,32に向けて拡がるフィレット形状である。
バスバー51の立設部55の一部はハウジング40の梁42に埋設されている。バスバー51の立設部55の上端部は梁42から突出している。同様に、バスバー52の立設部58の一部はハウジング40の梁42に埋設されている。バスバー52の立設部58の上端部は梁42から突出している。
図2(a),(b)に示すように、半導体素子30のゲートパッド33は、U字状の金属ピン70を介して導体パターン23と接合されている。導体パターン23にはゲートピン71が接合されている。金属製のゲートピン71は上方に延びており、ゲートピン71の一部はハウジング40の梁43に埋設されている。ゲートピン71の上端部は梁43から突出している。
バスバー51,52の一部及びゲートピン71の一部がハウジング40に埋設されていることで、バスバー51,52及びゲートピン71とハウジング40とは一体化されている。なお、ハウジング40内は、図示しないポッティング樹脂で樹脂封止されている。
このように、同一水平面上に拡がるドレインパッド31及びソースパッド32を有するとともに、下端部が立設状態のバスバー51及びバスバー52を有し、ドレインパッド31上にバスバー51の下端部がはんだ付けされるとともに、ソースパッド32上にバスバー52の下端部がはんだ付けされた配線構造となっている。
図3、図4及び図5に示すように、ハウジング40の梁42の下面におけるバスバー51とバスバー52との間の部位から樹脂製角柱部45が下方に突出している。つまり、樹脂製角柱部45はインサート樹脂であり、樹脂材としての樹脂製角柱部45は、垂下された角材よりなる。
樹脂製角柱部45は、バスバー51の立設部53とバスバー52の立設部56の間の領域に延びており、樹脂製角柱部45は、バスバー51とバスバー52との間に位置している。樹脂製角柱部45は、断面四角形状をなし、対向する外表面にバスバー51の立設部53及びバスバー52の立設部56が対向するように配置されている。即ち、樹脂製角柱部45は、一つの外表面にバスバー51が一体化された状態で配置されている。樹脂製角柱部45は、他の外表面にバスバー52が一体化された状態で配置されている。
このように、バスバー51とバスバー52との間に樹脂製角柱部45を有する。樹脂製角柱部45は、バスバー51,52の下端面よりもドレインパッド31及びソースパッド32に向かって下方に突出する突出部45aを有する。樹脂材よりなる樹脂製角柱部45は、電気絶縁性を有するとともに耐熱性を有し、さらに、溶融したはんだをはじく性質を有する。
パッド31,32に対しバスバー51,52はハウジング40で位置決めされている。
このように、樹脂製角柱部45が、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置されている。
このように、樹脂製角柱部45が、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置されている。
次に、半導体モジュール10の作用について説明する。
製造工程において、図6(a)に示すように、半導体素子30のドレインパッド31の上にクリームはんだ61aを塗布するとともにソースパッド32の上にクリームはんだ62aを塗布する。さらに、図6(b)に示すように、バスバー51,52を、クリームはんだ61a,62a上にバスバー51,52の下端が位置するように配置する。バスバー51,52はハウジング40に一体化されているためハウジング40の位置決めを行うことでバスバー51,52の位置が決まる。
製造工程において、図6(a)に示すように、半導体素子30のドレインパッド31の上にクリームはんだ61aを塗布するとともにソースパッド32の上にクリームはんだ62aを塗布する。さらに、図6(b)に示すように、バスバー51,52を、クリームはんだ61a,62a上にバスバー51,52の下端が位置するように配置する。バスバー51,52はハウジング40に一体化されているためハウジング40の位置決めを行うことでバスバー51,52の位置が決まる。
そして、加熱することにより図4に示すようにドレインパッド31及びソースパッド32にバスバー51,52が、はんだ61,62により接合される。ここで、樹脂製角柱部45は溶融したはんだ61,62が濡れないので(樹脂製角柱部45は溶融したはんだをはじくので)、隣のパッドでの溶融したはんだと繋がりにくくしており、パッド間の短絡故障が防止される。図4及び図6(b)ではパッド31,32の中心とバスバー51,52の立設部53,56の中心とは一致している(ずれていない)。
はんだ61,62によってバスバー51,52の下端と半導体素子30のパッド31,32とを接合した後に、ハウジング40内に硬化前のポッティング樹脂を充填し、樹脂封止を行う。
次に、はんだ付けの際の詳細について説明する。
バスバー51,52を配置する際に、位置決めのときに公差内でばらつきが生じる。例えば、図7(a)に示すように、半導体素子30のパッド31,32の上にクリームはんだ61a,62aを塗布した状態から図7(b)に示すようにバスバー51,52の立設部53,56をクリームはんだ61a,62a上に配置するときに図中左側にずれる。つまり、パッド31,32の中心とバスバー51,52の立設部53,56の中心がずれてバスバー51,52がパッド31,32からはみ出してしまったとする。加熱することにより図7(c)に示すようにドレインパッド31及びソースパッド32にバスバー51,52の立設部53,56が、はんだ61,62により接合される。ここで、樹脂製角柱部45は溶融したはんだ61,62が濡れないので、隣のパッドでの溶融したはんだと繋がりにくい。
バスバー51,52を配置する際に、位置決めのときに公差内でばらつきが生じる。例えば、図7(a)に示すように、半導体素子30のパッド31,32の上にクリームはんだ61a,62aを塗布した状態から図7(b)に示すようにバスバー51,52の立設部53,56をクリームはんだ61a,62a上に配置するときに図中左側にずれる。つまり、パッド31,32の中心とバスバー51,52の立設部53,56の中心がずれてバスバー51,52がパッド31,32からはみ出してしまったとする。加熱することにより図7(c)に示すようにドレインパッド31及びソースパッド32にバスバー51,52の立設部53,56が、はんだ61,62により接合される。ここで、樹脂製角柱部45は溶融したはんだ61,62が濡れないので、隣のパッドでの溶融したはんだと繋がりにくい。
つまり、半導体素子のパッドや基板のパターンが小さくバスバーの位置がずれてバスバーがパッド・パターンからはみ出したとしても、図7(c)に示すように近くにある電位の異なるパッド・パターンが短絡故障するのが回避できる。そして、短絡故障回避のために半導体素子を大きくしたり基板を大きくすることなく大型化を抑制しつつ、はんだ付けできる。
このように、バスバー51,52間に樹脂製角柱部45を設けることで隣のパッド31,32やパターンと繋がることを防ぎ、小型化が可能になる。即ち、現状よりももっと小さな半導体素子や基板に対してもDLB技術を展開できるようになるので小型化が可能となる。
特に、樹脂製角柱部45は図4に示すようにパッド31,32とは接触しない。また、パッド31,32のうち少なくとも一方のパッド上に重なる位置に樹脂製角柱部45が位置している。また、樹脂製角柱部45はパッド31,32間の距離より大きい広い幅を有する。樹脂製角柱部45とパッド31,32との間には、はんだ61,62のフィレット部が位置する。
上記実施形態によれば、以下のような効果を得ることができる。
(1)同一水平面上に拡がる第1配線部としてのドレインパッド31及び第2配線部としてのソースパッド32を有するとともに、下端部が立設状態の第1リードとしてのバスバー51及び第2リードとしてのバスバー52を有し、ドレインパッド31上にバスバー51の下端部がはんだ付けされるとともに、ソースパッド32上にバスバー52の下端部がはんだ付けされた配線構造であって、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置した樹脂材としての樹脂製角柱部45を有する。よって、はんだ付けの際に、はんだ付け箇所でのリード間としてのバスバー51,52間の短絡を抑制することができる。
(1)同一水平面上に拡がる第1配線部としてのドレインパッド31及び第2配線部としてのソースパッド32を有するとともに、下端部が立設状態の第1リードとしてのバスバー51及び第2リードとしてのバスバー52を有し、ドレインパッド31上にバスバー51の下端部がはんだ付けされるとともに、ソースパッド32上にバスバー52の下端部がはんだ付けされた配線構造であって、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置した樹脂材としての樹脂製角柱部45を有する。よって、はんだ付けの際に、はんだ付け箇所でのリード間としてのバスバー51,52間の短絡を抑制することができる。
(2)樹脂材としての樹脂製角柱部45は、垂下された角材よりなり、一つの外表面に第1リードとしてのバスバー51が一体化された状態で配置されているとともに、他の外表面に第2リードとしてのバスバー52が一体化された状態で配置されている。よって、容易にはんだ付け箇所でのリード間としてのバスバー51,52間の短絡を抑制することができる。
(第2の実施形態)
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。
図8(a)、図8(b)、図9、図10(a)、図10(b)、図11(a)、図11(b)、図11(c)を用いて、第2の実施形態を説明する。
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。
図8(a)、図8(b)、図9、図10(a)、図10(b)、図11(a)、図11(b)、図11(c)を用いて、第2の実施形態を説明する。
第1の実施形態では図5等で示したように樹脂材はバスバー51とバスバー52との間に配置された樹脂製角柱部45であったが、本実施形態では図8(a)、図8(b)、図9に示すように樹脂膜100,101を樹脂材として用いており、バスバー51,52の下端部に被覆(コーティング)されている。樹脂膜100,101として、例えば、ポリイミド樹脂テープを用いることができる。樹脂膜100,101は、電気絶縁性を有するとともに耐熱性を有し、さらに、溶融したはんだをはじく性質を有する。
樹脂膜100は、バスバー51におけるバスバー52の立設部56と対向する面に位置する対向部100aと、バスバー51の下面に位置する下面部100bと、バスバー51の左右の側面に位置する左右の側面部100cと、を有する。対向部100aと下面部100bと左右の側面部100cとは連続した1つの膜(例えば一枚のフィルム材)で構成されている。同様に、樹脂膜101は、バスバー52におけるバスバー51の立設部53と対向する面に位置する対向部101aと、バスバー52の下面に位置する下面部101bと、バスバー52の左右の側面に位置する左右の側面部101cと、を有する。対向部101aと下面部101bと左右の側面部101cとは連続した1つの膜(例えば一枚のフィルム材)で構成されている。
樹脂膜100,101は、バスバー51とバスバー52とにおける互いに対向する部位に配置される対向部100a,101aと、バスバー51の下端面及びバスバー52の下端面よりも下方に突出する下面部100b,101bを有する。
このように、バスバー51とバスバー52とにおける互いに対向する部位にバスバー51の下端面及びバスバー52の下端面よりも下方に突出するように配置された樹脂材としての樹脂膜100,101を有する。
つまり、樹脂膜100,101は、バスバー51,52の表面に被覆されており、バスバー51,52の先端面の一部、及び、バスバー51,52の先端部の対向する側面同士に形成されている。
図9に示すように、半導体素子のパッド31,32上に、はんだ61,62を介してバスバー51,52が接合されている。
製造工程において、図10(a)に示すように、半導体素子30のドレインパッド31の上にクリームはんだ61aを塗布するとともにソースパッド32の上にクリームはんだ62aを塗布する。さらに、図10(b)に示すように、バスバー51,52を、クリームはんだ61a,62a上にバスバー51,52の下端が位置するように配置する。そして、加熱することにより図9に示すようにドレインパッド31及びソースパッド32にバスバー51,52が、はんだ61,62により接合される。ここで、樹脂膜100,101は溶融したはんだ61,62が濡れないので、隣のパッドでの溶融したはんだと繋がりにくくしている。図9及び図10(b)ではパッド31,32の中心とバスバー51,52の立設部53,56の中心とは一致している(ずれていない)。
製造工程において、図10(a)に示すように、半導体素子30のドレインパッド31の上にクリームはんだ61aを塗布するとともにソースパッド32の上にクリームはんだ62aを塗布する。さらに、図10(b)に示すように、バスバー51,52を、クリームはんだ61a,62a上にバスバー51,52の下端が位置するように配置する。そして、加熱することにより図9に示すようにドレインパッド31及びソースパッド32にバスバー51,52が、はんだ61,62により接合される。ここで、樹脂膜100,101は溶融したはんだ61,62が濡れないので、隣のパッドでの溶融したはんだと繋がりにくくしている。図9及び図10(b)ではパッド31,32の中心とバスバー51,52の立設部53,56の中心とは一致している(ずれていない)。
バスバー51,52を配置する際に、位置決めのときの公差内でばらつきが生じ、例えば、図11(a)に示すように、半導体素子30のパッド31,32の上にクリームはんだ61a,62aを塗布した状態から図11(b)に示すようにバスバー51,52をクリームはんだ61a,62a上に配置するときに図中左側にずれる。つまり、パッド31,32の中心とバスバー51,52の立設部53,56の中心がずれ、加熱することにより図11(c)に示すようにドレインパッド31及びソースパッド32にバスバー51,52が、はんだ61,62により接合されるが、樹脂膜100,101は溶融したはんだ61,62が濡れないので、隣のパッドでの溶融したはんだと繋がりにくい。
このように、インサート樹脂でなくても、ラミネートバスバーのような、はんだをはじいて耐熱性のあるテープが貼り付けてあるバスバーでも実施可能であり、樹脂膜100,101は、バスバー51及びバスバー52の表面に被覆され、バスバー51,52の先端面の一部、及び、バスバー51,52の先端部の対向する側面同士に形成されている。
上記実施形態によれば、以下のような効果を得ることができる。
(3)樹脂材としての樹脂膜100,101は、第1リードとしてのバスバー51と第2リードとしてのバスバー52とにおける互いに対向する部位にコーティングされた被覆膜よりなり、被覆膜よりなる樹脂材である樹脂膜100,101は、バスバー51の下端面の一部及びバスバー52の下端面の一部に形成されている。よって、簡単な構成で、はんだ付け箇所でのリード間としてのバスバー51,52間の短絡を抑制することができる。
(3)樹脂材としての樹脂膜100,101は、第1リードとしてのバスバー51と第2リードとしてのバスバー52とにおける互いに対向する部位にコーティングされた被覆膜よりなり、被覆膜よりなる樹脂材である樹脂膜100,101は、バスバー51の下端面の一部及びバスバー52の下端面の一部に形成されている。よって、簡単な構成で、はんだ付け箇所でのリード間としてのバスバー51,52間の短絡を抑制することができる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○図12(a)、図12(b)に示すように、断面長方形のバスバー120,121におけるバスバー120の長辺の延びる方向とバスバー121の長辺の延びる方向が同一(図12(a)、図12(b)ではX方向)であり、バスバー120の長辺の延びる方向とバスバー121の長辺の延びる方向におけるバスバー120の短辺とバスバー121の短辺との間に樹脂材130を配置するようにしてもよい。樹脂材130は、バスバー120,121の下端面よりも下方に突出する突出部130aを有する。
○図12(a)、図12(b)に示すように、断面長方形のバスバー120,121におけるバスバー120の長辺の延びる方向とバスバー121の長辺の延びる方向が同一(図12(a)、図12(b)ではX方向)であり、バスバー120の長辺の延びる方向とバスバー121の長辺の延びる方向におけるバスバー120の短辺とバスバー121の短辺との間に樹脂材130を配置するようにしてもよい。樹脂材130は、バスバー120,121の下端面よりも下方に突出する突出部130aを有する。
○ 半導体素子はMOSトランジスタ以外にもバイパーラトランジスタ等であってもよい。
○ 図4等では半導体素子のパッド31,32を用いた配線構造であったが、パッドに代わり導体パターンでもよい。つまり、半導体素子のパッドとバスバーとのはんだ付け構造以外にも、基板に形成した導体パターンとバスバーとのはんだ付け構造に適用してもよい。
○ 図4等では半導体素子のパッド31,32を用いた配線構造であったが、パッドに代わり導体パターンでもよい。つまり、半導体素子のパッドとバスバーとのはんだ付け構造以外にも、基板に形成した導体パターンとバスバーとのはんだ付け構造に適用してもよい。
31…ドレインパッド、32…ソースパッド、45…樹脂製角柱部、51…バスバー、52…バスバー、100,101…樹脂膜。
Claims (3)
- 同一水平面上に拡がる第1配線部及び第2配線部を有するとともに、下端部が立設状態の第1リード及び第2リードを有し、
前記第1配線部上に前記第1リードの下端部がはんだ付けされるとともに、前記第2配線部上に前記第2リードの下端部がはんだ付けされた配線構造であって、
前記第1リードと前記第2リードとにおける互いに対向する部位に前記第1リードの下端面及び前記第2リードの下端面よりも下方に突出するように配置した樹脂材を有することを特徴とする配線構造。 - 前記樹脂材は、垂下された角材よりなり、一つの外表面に前記第1リードが一体化された状態で配置されているとともに、他の外表面に前記第2リードが一体化された状態で配置されていることを特徴とする請求項1に記載の配線構造。
- 前記樹脂材は、前記第1リードと前記第2リードとにおける互いに対向する部位にコーティングされた被覆膜よりなり、前記被覆膜よりなる前記樹脂材は、前記第1リードの下端面の一部及び前記第2リードの下端面の一部に形成されていることを特徴とする請求項1に記載の配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173515A JP2020047700A (ja) | 2018-09-18 | 2018-09-18 | 配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173515A JP2020047700A (ja) | 2018-09-18 | 2018-09-18 | 配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020047700A true JP2020047700A (ja) | 2020-03-26 |
Family
ID=69901736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018173515A Pending JP2020047700A (ja) | 2018-09-18 | 2018-09-18 | 配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020047700A (ja) |
-
2018
- 2018-09-18 JP JP2018173515A patent/JP2020047700A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176507B2 (ja) | 半導体装置 | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP2017017195A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9824961B2 (en) | Semiconductor device | |
JP5818102B2 (ja) | 半導体装置の製造方法 | |
JPWO2020208741A1 (ja) | 半導体装置、及びリードフレーム材 | |
JP5799974B2 (ja) | 電子装置 | |
JP2018006697A (ja) | 半導体モジュール | |
JP6460266B2 (ja) | 半導体装置 | |
JP2005142189A (ja) | 半導体装置 | |
US20170271280A1 (en) | Semiconductor device | |
JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20170202088A1 (en) | Circuit assembly | |
JP2020047700A (ja) | 配線構造 | |
JP2013084764A (ja) | 電力用半導体装置 | |
JP5533983B2 (ja) | 半導体装置 | |
JP2018117473A (ja) | 回路構成体の製造方法、回路構成体及び電気接続箱 | |
WO2020039986A1 (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP6063835B2 (ja) | 半導体チップの実装方法、半導体装置、及び実装治具 | |
JP5037398B2 (ja) | 半導体装置 | |
WO2022208603A1 (ja) | 半導体装置 | |
US20220399255A1 (en) | Circuit module | |
US10770400B2 (en) | Semiconductor module | |
JP6445220B1 (ja) | 電子装置およびその製造方法 |