JP5734736B2 - パワーモジュールの製造方法 - Google Patents

パワーモジュールの製造方法 Download PDF

Info

Publication number
JP5734736B2
JP5734736B2 JP2011111568A JP2011111568A JP5734736B2 JP 5734736 B2 JP5734736 B2 JP 5734736B2 JP 2011111568 A JP2011111568 A JP 2011111568A JP 2011111568 A JP2011111568 A JP 2011111568A JP 5734736 B2 JP5734736 B2 JP 5734736B2
Authority
JP
Japan
Prior art keywords
flexible printed
printed circuit
land portion
circuit board
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011111568A
Other languages
English (en)
Other versions
JP2012243905A (ja
Inventor
桑野 亮司
亮司 桑野
奈津紀 竹原
奈津紀 竹原
寛史 城
寛史 城
和之 指田
和之 指田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011111568A priority Critical patent/JP5734736B2/ja
Publication of JP2012243905A publication Critical patent/JP2012243905A/ja
Application granted granted Critical
Publication of JP5734736B2 publication Critical patent/JP5734736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、パワーモジュールおよびその製造方法に関する。
配線基板に実装された半導体チップの端子は、通常、金線等からなるボンディングワイヤにより配線基板上のランドと電気的に接続される。そして、半導体チップとボンディングワイヤは樹脂により封止される。封止樹脂は、ボンディングワイヤのループ高さより厚くする必要があるため、半導体装置は厚くならざるを得ない。
特許文献1は、ワイヤボンディングによる接続を回避するために、回路基板を用いることを提案している。即ち、金属系絶縁基板4の上にヒートシンク3を介してパワー半導体チップ1を実装するとともに、各種の実装エリアが形成された第2の樹脂回路基板8を金属系絶縁基板4の上に積層し、パワー半導体チップ1の上面に設けられた電極と、第2の樹脂回路基板8の上面の銅配線8bとを第1の樹脂回路基板5により電気的に接続したパワーモジュールを開示している。
特開2004−111619号公報
近年、パワーモジュールの小型化・薄型化や多機能化に伴い、搭載される電子部品(半導体チップ、抵抗、コンデンサ等)の実装密度が上昇している。このため、電子部品間および電子部品の端子間における絶縁性を向上させることが求められている。
しかしながら、特許文献1のように回路基板を用いて配線を行う場合、リフロー処理後に電子部品の端子やランド等に残存するはんだフラックス(以下、「フラックス残渣」という。)が問題となる。フラックス残渣を放置した場合、フラックス残渣がランド間や端子間をブリッジすることによって電気的な絶縁性を低下させるおそれがある。このため、はんだ付けを行った後、配線基板を溶剤で洗浄し、フラックス残渣を除去することが必要となる。
しかし、特許文献1の例でいえば、金属系絶縁基板4および第1の樹脂回路基板5間の隙間が狭い場合、当該隙間を溶剤で洗浄することは実際上困難である。
そこで、本発明は、薄型化が可能であり、かつ絶縁性を向上させることの可能なパワーモジュール、およびその製造方法を提供することを目的とする。
本発明の一態様に係るパワーモジュールは、
第1のランド部を有する配線基板と、
上面に端子部を有し、かつ前記配線基板上に実装された、半導体チップと、
前記半導体チップおよび前記第1のランド部を覆うように前記配線基板の上方に設けられ、かつ、前記第1のランド部および前記端子部を電気的に接続する、フレキシブルプリント基板と、
前記配線基板と前記フレキシブルプリント基板との間を充填するとともに、前記半導体チップを埋め込む、絶縁性の樹脂部と、
を備えることを特徴とする。
前記パワーモジュールにおいて、
前記フレキシブルプリント基板は、前記半導体チップの前記端子部とはんだ層を介して接続された第2のランド部と、第3のランド部と、前記第2のランド部及び前記第3のランド部を電気的に接続する配線部とを有する配線パターンを備えてもよい。
前記パワーモジュールにおいて、
前記配線基板の前記第1のランド部と、前記フレキシブルプリント基板の前記第3のランド部とを接続する接続部材をさらに備えてもよい。
前記パワーモジュールにおいて、
前記樹脂部は、エポキシ樹脂またはポリイミド樹脂を含んでもよい。
前記パワーモジュールにおいて、
前記半導体チップは、ベアチップであり、前記配線基板上にフリップチップ実装されていてもよい。
前記パワーモジュールにおいて、
前記半導体チップは、下面にドレイン端子を有し、かつ上面にソース端子およびゲート端子を有する縦型電界効果トランジスタであってもよい。
前記パワーモジュールにおいて、
前記配線基板の基材は、ガラスエポキシ基板またはセラミック基板であってもよい。
前記パワーモジュールにおいて、
前記フレキシブルプリント基板の基材は、ポリイミド、ポリエチレン・ナフタレート(PEN)、ポリエチレン・テレフタレート(PET)または液晶ポリマー(LCP)からなるようにしてもよい。
本発明の一態様によるパワーモジュールの製造方法は、
基材と、前記基材の表面に形成され、かつ第1のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第1のランド部の上に第1のはんだ層を形成する、第1のはんだ層形成工程と、
可撓性基材と、前記可撓性基材の上に形成され、かつ第2のランド部、第3のランド部および前記第2のランド部と前記第3のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記フレキシブルプリント基板を前記支持板の上に固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第2のランド部の上に第2のはんだ層を形成する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第2のランド部に形成された前記第2のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記フレキシブルプリント基板を加熱し、前記半導体チップと前記フレキシブルプリント基板とを接合させ、それにより実装モジュールを作製する、第1のリフロー工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続されるように、前記実装モジュールを前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱し、前記実装モジュールと前記配線基板とを接合させる、第2のリフロー工程と、
を備えることを特徴とする。
前記パワーモジュールの製造方法は、
前記第2のリフロー工程の後に、前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、さらに備えてもよい。
前記パワーモジュールの製造方法は、
前記樹脂の注入は、前記フレキシブルプリント基板の第1の辺部に沿って行った後、前記第1の辺部と連続する第2の辺部に沿って行ってもよい。
前記パワーモジュールの製造方法は、
前記樹脂として、所定の温度に加熱されたものを用いてもよい。
前記パワーモジュールの製造方法は、
前記樹脂として、黒色に着色したものを用いてもよい。
前記パワーモジュールの製造方法は、
前記第1のはんだ層を電気めっきにより形成し、前記第1のはんだ層の上に揮発性のフラックスを塗布してもよい。
前記パワーモジュールの製造方法は、
前記第2のはんだ層形成工程において、クリームはんだの印刷により前記第2のはんだ層を形成し、
前記第1のリフロー工程の後、前記フレキシブルプリント基板を洗浄してフラックス残渣を除去してもよい。
前記パワーモジュールの製造方法は、
前記第2のはんだ層形成工程において、前記第3のランド部の上に前記第2のはんだ層を形成し、
前記載置工程において、前記第3のランド部に形成された前記第2のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記フレキシブルプリント基板と接合させ、
前記積層工程において、前記接続部材が前記配線基板の前記第1のランド部の上の前記第1のはんだ層に当接するように、前記実装モジュールを前記配線基板の上に積層するようにしてもよい。
前記パワーモジュールの製造方法は、
前記支持板として耐熱性のガラス板を用いてもよい。
本発明の一態様によるパワーモジュールの製造方法は、
基材と、前記基材の表面に形成され、かつ第1のランド部および第2のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第2のランド部の上に第1のはんだ層を形成する、第1のはんだ層形成工程と、
前記配線基板の前記第2のランド部に形成された前記第1のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記配線基板を加熱し、前記半導体チップと前記配線基板とを接合させる、第1のリフロー工程と、
可撓性基材と、前記可撓性基材の上に形成され、かつ第3のランド部、第4のランド部および前記第3のランド部と前記第4のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記支持板の上に前記フレキシブルプリント基板を固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第3のランド部および前記第4のランド部の上に第2のはんだ層を形成する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続され、かつ前記フレキシブルプリント基板の前記第4のランド部が前記半導体チップの端子部と電気的に接続されるように、前記フレキシブルプリント基板を前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱し、前記フレキシブルプリント基板と前記半導体チップとを接合させる、第2のリフロー工程と、
を備えることを特徴とする。
前記パワーモジュールの製造方法は、
前記第2のリフロー工程の後に、前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、さらに備えてもよい。
前記パワーモジュールの製造方法は、
前記第2のはんだ層を電気めっきにより形成し、前記第2のはんだ層の上に揮発性のフラックスを塗布してもよい。
前記パワーモジュールの製造方法は、
前記第1のはんだ層形成工程において、クリームはんだの印刷により前記第1のはんだ層を形成し、
前記第1のリフロー工程の後、前記配線基板を洗浄してフラックス残渣を除去してもよい。
前記パワーモジュールの製造方法は、
前記第1のはんだ層形成工程において、前記第1のランド部の上に前記第1のはんだ層を形成し、
前記載置工程において、前記第1のランド部に形成された前記第1のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記配線基板と接合させ、
前記積層工程において、前記接続部材が前記フレキシブルプリント基板の前記第3のランド部の上の前記第2のはんだ層に当接するように、前記フレキシブルプリント基板を前記配線基板の上に積層し、
前記第2のリフロー工程において、前記接続部材を前記フレキシブルプリント基板に接合させてもよい。
前記パワーモジュールの製造方法は、
前記支持板として耐熱性のガラス板を用いてもよい。
本発明によれば、薄型化が可能であり、かつ絶縁性を向上させることの可能なパワーモジュールおよびその製造方法を提供することができる
本発明の実施形態に係るパワーモジュールの断面図である。 本発明の実施形態に係るパワーモジュールの製造方法を説明するための工程断面図である。 図2に続く、本発明の実施形態に係るパワーモジュールの製造方法を説明するための工程断面図である。 図3に続く、本発明の実施形態に係るパワーモジュールの製造方法を説明するための工程断面図である。 配線基板とフレキシブルプリント基板との間に樹脂を注入する方法を説明するための上面図である。
以下、図面を参照しつつ、本発明の実施形態に係るパワーモジュールおよびその製造方法について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
(パワーモジュールの構成)
図1は、本発明の実施形態に係るパワーモジュール50の断面図を示している。図1に示すように、パワーモジュール50は、配線基板10の上にフレキシブルプリント基板20を積層した構造を有し、配線基板10上に電子部品14、半導体チップ26および導電ブロック27が実装されている。即ち、電子部品14、半導体チップ26および導電ブロック27は、はんだ層13により配線基板10に接合され、このうち半導体チップ26および導電ブロック27は、はんだ層24によりフレキシブルプリント基板20にも接合されている。
また、図1に示すように、配線基板10とフレキシブルプリント基板20との間には樹脂が充填され、電子部品14、半導体チップ26および導電ブロック27は樹脂部41に埋め込まれている。
配線基板10は、基材11の表面に、ランド部12aおよび12bを有する配線パターン12が形成されたものである。基材11は、配線基板の基材であり、例えばガラスエポキシ基板またはセラミック基板である。配線パターン12は銅などの導電体からなる。端子部26cは、はんだ層13を介して、配線パターン12のランド部12aと電気的に接続されている。
フレキシブルプリント基板20は、可撓性を有する絶縁性の可撓性基材21と、可撓性基材21の上に形成された配線パターン22とを有する。可撓性基材21は、好ましくはポリイミドフィルムであるが、その他、ポリエチレン・ナフタレート(PEN)、ポリエチレン・テレフタレート(PET)または液晶ポリマー(LCP)からなるフィルムでもよい。
配線パターン22は、銅などの導電体からなり、ランド部22a,22bおよびランド部22cと、ランド部22a及びランド部22bを電気的に接続する配線部22dとを有する。ランド部22aは、はんだ層24を介して導電ブロック27と接続される。ランド部22bは、はんだ層24を介して半導体チップ26の端子部26aと接続される。また、ランド部22cは、はんだ層24を介して半導体チップ26の端子部26bと接続される。
なお、図1に示すように、フレキシブルプリント基板20は、配線部22dを絶縁被覆し、かつランド部22a,22b,22cと対応する位置に開口が設けられたカバーコート23を有してもよい。
半導体チップ26は、上面に端子部を有するベアチップであり、配線基板10上にフリップチップ実装されている。この半導体チップ26は、例えば、上面にゲート端子として機能する端子部26aおよびソース端子として機能する端子部26bを有し、下面にドレイン端子として機能する端子部26cを有する縦型電界効果トランジスタ(縦型MOSFET)である。
導電ブロック(接続部材)27は、導電性の材料(例えば銅、鉄および真鍮のうち少なくともいずれかを含む材料)からなり、配線基板10のランド部12bと、フレキシブルプリント基板20のランド部22aとを電気的に接続する。この導電ブロック27は、例えば半導体チップ26の厚さと略等しい高さを有する直方体形状の部材である。なお、フレキシブルプリント基板20の可撓性を利用して、導電ブロック27を省略し、配線基板10のランド部12bと、フレキシブルプリント基板20のランド部22aとをはんだ層を介して直接接合するように構成してもよい。
上記のように、パワーモジュール50は、ランド部12bを有する配線基板10と、上面に端子部26aを有し、かつ配線基板10上に実装された半導体チップ26と、半導体チップ26およびランド部12bを覆うように配線基板10の上方に設けられ、かつランド部12b及び端子部26aを電気的に接続するフレキシブルプリント基板20とを備える。
パワーモジュール50においては、半導体チップ26の上面の端子部26aと、配線基板10上のランド部12bとが、フレキシブルプリント基板20により電気的に接続される。よって、ボンディングワイヤを用いる場合に比べて、パワーモジュール50の厚みを低減し、薄型化を図ることができる。
また、パワーモジュール50の上面はポリイミドフィルムなど破壊電圧の高い絶縁膜で被覆されているため、フレキシブルプリント基板20の厚さ方向について十分な絶縁性を確保することができる。例えば、半導体チップ26として縦型MOSFETを用い、これを複数段接続して数kVの高電圧を発生する電源(チャージポンプ回路)を構成する場合を考える。可撓性基材21として50μm厚のポリイミドフィルムを用いた場合、可撓性基材21の厚さ方向の耐圧は約10〜12.5kVとなるので、出力電圧に対して十分な耐圧性能を確保することができる。
また、パワーモジュール50は、配線基板10とフレキシブルプリント基板20との間を充填するとともに、電子部品14、半導体チップ26および導電ブロック27を埋め込む樹脂部41をさらに備えている。これにより、実装された部品間(電子部品14及び半導体チップ26間など)および同一部品の端子間(半導体チップ26の端子部26a及び端子部26b間など)の絶縁抵抗を大きくすることができる。よって、部品の実装密度を上げ、パワーモジュールの小型化を図ることができる。
なお、樹脂部41は、遮光機能を持たせるために、例えば黒色に着色されていることが好ましい。これにより、外光による光誘起電流に起因した半導体チップ26等の動作不良を防止することができる。
(パワーモジュールの製造方法)
次に、図2〜図4に沿って、上述のパワーモジュール50の製造方法について説明する。図2〜図4は、パワーモジュール50の製造方法を説明するための工程断面図である。
(1)まず、図2(1)に示すように、基材11と、基材11の表面に形成され、かつランド部12aおよび12bを有する配線パターン12と、を備える配線基板10を準備する。
(2)次に、図2(2)に示すように、配線パターン12のランド部12a,12bの上にはんだ層13を形成する。
ここでは、はんだ層13は、FCM(株)社のPbフリーハンダメッキ技術を用いて電気めっきによりSn:Ag:Cu組成を有するものとして形成し、その後、はんだ層13の表面に揮発性のフラックスを塗布した。
なお、図2(2)に示すように、電子部品14の実装領域にもはんだ層13を形成し、該はんだ層13上に電子部品14を搭載しておいてもよい。この電子部品14は、例えばフレキシブルプリント基板20と電気的に接続しないチップ抵抗などの電子部品である。
(3)次に、図3(1)に示すように、可撓性基材21と、可撓性基材21上に形成され、かつランド部22a、ランド部22bおよび配線部22dを有する配線パターン22とを備えるフレキシブルプリント基板20を準備する。
なお、可撓性基材21としては、破壊電圧の高い材料を用いることが好ましい。ここでは、厚さ50μmのポリイミドフィルム(破壊電圧:約200〜250V/μm)を用いた。また、図3(1)に示すように、フレキシブルプリント基板20には、カバーコート23が設けられてもよい。
(4)次に、図3(2)に示すように、平坦な上面を有する支持板25を準備し、配線パターン22の設けられた面と対向する面が支持板25の上面に接するようにフレキシブルプリント基板20を支持板25の上に固定する。この支持板25は、フレキシブルプリント基板20が後述の各種工程において曲がらないように支持し補強するものである。
なお、フレキシブルプリント基板20の支持板25への固定は、粘着テープまたは離形可能な接着剤などで行う。また、支持板25は、後段のリフロー処理に耐えるために耐熱性を有する材料からなることが好ましく、ここでは、支持板25として耐熱性のガラス板を用いた。
(5)次に、図3(2)に示すように、ランド部22a,22b,22c上にはんだ層24を形成する。
ここでは、はんだ層24は、FCM(株)社のPbフリーハンダメッキ技術を用いて電気めっきによりSn:Ag:Cu組成を有するものとして形成し、その後、はんだ層24の表面に揮発性のフラックスを塗布した。他のはんだ層24の形成方法として、スクリーン印刷などによりランド部22a,22b,22c上にクリームはんだを印刷してもよい。なお、導電ブロック27を省略する場合には、ランド部22a上にはんだ層24を形成しなくともよい。
(6)次に、図3(3)に示すように、フレキシブルプリント基板20の上に、半導体チップ26および導電ブロック27を載置する。
より詳しくは、半導体チップ26の端子部26aおよび26bがそれぞれランド部22bおよび22c上に形成されたはんだ層24に当接するように半導体チップ26を載置するとともに、ランド部22a上に形成されたはんだ層24上に導電ブロック27を載置する。半導体チップ26は、例えば縦型MOSFETであり、端子部26a、26b及び26cはそれぞれゲート端子、ソース端子及びドレイン端子である。
(7)次に、半導体チップ26および導電ブロック27が搭載されたフレキシブルプリント基板20をリフロー炉に入れて加熱し、半導体チップ26および導電ブロック27と、フレキシブルプリント基板20とを接合させる。これにより、図3(3)に示す実装モジュール30が作製される。
ここでは、リフロー処理のピーク温度をSn:Ag:Cu組成のPbフリーはんだの融点より高い250℃とした。
なお、クリームはんだを用いてはんだ層24を形成した場合には、リフロー処理後、フレキシブルプリント基板20を溶剤で洗浄してフラックス残渣を除去しておくことが望ましい。
(8)次に、図4(1)に示すように、実装モジュール30を上下逆さまにして、半導体チップ26の端子部26cがランド12aと電気的に接続され、かつ導電ブロック27がランド12bと電気的に接続されるように、実装モジュール30を配線基板10上に積層する。即ち、半導体チップ26の端子部26cがランド部12a上のはんだ層13に当接し、かつ導電ブロック27がランド部12b上のはんだ層13に当接するように、実装モジュール30を配線基板10上に積層する。
これにより、図4(2)に示すように、配線基板10上に実装モジュール30が積層された積層モジュール40が作製される。
なお、導電ブロック27を省略する場合には、フレキシブルプリント基板20のランド部22aがはんだ層を介して配線基板10のランド部12bと電気的に接続されるように、実装モジュール30を配線基板10上に積層する。
(9)次に、積層モジュール40をリフロー炉に入れて加熱し、実装モジュール30と配線基板10とを接合させる。その後、支持板25をフレキシブルプリント基板20から取り外す。
ここでは、リフロー処理のピーク温度をSn:Ag:Cu組成のPbフリーはんだの融点より高い250℃とした。
リフロー処理の加熱の際、はんだ層13に塗布された揮発性フラックスは蒸発する。よって、リフロー処理後、はんだ層13の周囲にフラックス残渣は発生せず、ランド部間などの絶縁不良を防止することができる。即ち、積層モジュール40のリフロー処理の後に配線基板10とフレキシブルプリント基板20との間の狭い隙間を洗浄することなく、フラックス残渣が発生することを防止できる。
(10)次に、フレキシブルプリント基板20の辺部から、配線基板10とフレキシブルプリント基板20との間に樹脂(例えば、ポリイミド樹脂又はエポキシ樹脂)を注入し、配線基板10とフレキシブルプリント基板20との間を充填する樹脂部41を形成する。
この樹脂部41の形成について、図5を用いてより詳しく説明する。図5は、支持板25を取り外した積層モジュール40の上面図であり、図中の小さい矢印は、樹脂の注入箇所および注入方向を示している。一方、ブロック矢印A,Bは樹脂注入の順序を示している。図5に示すように、まず、辺部20aに沿って(ブロック矢印A参照)、フレキシブルプリント基板20の辺部20aから樹脂注入を行う。その後、辺部20aと連続する辺部20bに沿って(ブロック矢印B参照)、辺部20bから樹脂注入を行う。注入された樹脂は毛細管現象により浸透していく。
このように、辺部20aおよび辺部20bからなるL字状に樹脂を注入することにより、樹脂部41に空気溜まりが発生することを防止できる。換言すれば、対向する辺部(辺部20aと辺部20c、または辺部20bと辺部20d)から樹脂を注入した場合には、それぞれの辺部から注入された樹脂が衝突して空気溜まりが発生するおそれがある。
この樹脂部41の形成により、実装された部品間(電子部品14及び半導体チップ26間など)および同一部品の端子間(半導体チップ26の端子部26a及び端子部26b間など)の絶縁抵抗を大きくすることができる。よって、部品の実装密度を上げ、パワーモジュールの小型化を図ることができる。
なお、注入する樹脂の材料は、部品間や端子間にかかる電圧を考慮して、所要の絶縁抵抗が得られるものを選択する。ここでは、耐圧性の高いポリイミド樹脂を用いた。
また、注入する樹脂として、適温に加熱(例えば約50℃)したものを用いることが好ましい。これにより、樹脂の粘度が下がるため、浸透速度が上昇し、充填時間を短縮することができる。また、注入する樹脂は、遮光機能をもたせるために、例えば黒色に着色したものを用いることが好ましい。
上記のパワーモジュールの製造方法により、図1に示すパワーモジュール50が作製される。
上記の製造方法では、フレキシブルプリント基板20に半導体チップ26等の部品を実装して実装モジュール30を作製し、この実装モジュール30を配線基板10上に実装した。これは、配線基板10に接合する端子の大きさに比べてフレキシブルプリント基板20に接合する部品の端子が小さい(例えば半導体チップ26の端子部26a,26bは0.25mm角)ことに起因する。
仮に半導体チップ26を配線基板10に実装した後、フレキシブルプリント基板20を積層する手順を採る場合、フレキシブルプリント基板20を配線基板10に積層する際には、半導体チップ26の端子部26a及び26bがフレキシブルプリント基板20のランド部22b及び22cにそれぞれ対応し、かつ、ランド部22aとランド部12bなど他の対応もとれるように高い精度のアライメントを行う必要がある。
つまり、上記の製造方法によれば、半導体チップ26を配線基板10に実装し、その後、フレキシブルプリント基板20を配線基板10上に積層する場合に比べて、アライメントの精度を緩和することができる。
なお、実装部品の端子の大きさやピッチが、フレキシブルプリント基板20側よりも配線基板10側の方が小さい場合には、配線基板10に部品を実装した後、フレキシブルプリント基板20を配線基板10上に積層することが好ましい。この場合におけるパワーモジュールの製造方法は、既に説明した構成要素を用いて説明すれば次の通りである。
(1)まず、基材11と、基材11の表面に形成され、かつランド部12aおよびランド部12bを有する配線パターン12とを備える配線基板10を準備する。
(2)次に、配線基板10のランド部12a,12bの上に第1のはんだ層を形成する。この第1のはんだ層は、前述のはんだ層24と同様にPbフリーハンダメッキ技術を用いて電気めっきにより形成する。その後、第1のはんだ層の表面に揮発性のフラックスを塗布する。その他、第1のはんだ層は、クリームはんだをランド部に印刷して形成してもよい。なお、導電ブロック27を省略する場合には、ランド部12b上に第1のはんだ層を形成しなくともよい。
(3)次に、ランド部12aに形成された第1のはんだ層の上に半導体チップ26を載置し、ランド部12bに形成された第1のはんだ層の上に導電ブロック27を載置する。
(4)次に、半導体チップ26および導電ブロック27が載置された配線基板10を加熱し、半導体チップ26および導電ブロック27と、配線基板10とを接合させる。
なお、クリームはんだを用いて第1のはんだ層を形成した場合には、リフロー処理後、配線基板10を溶剤で洗浄してフラックス残渣を除去しておくことが望ましい。
(5)可撓性基材21と、可撓性基材21の上に形成され、かつランド部22a、ランド部22bおよびランド部22aと前記ランド部22bを電気的に接続する配線部22dを有する配線パターン22とを備えるフレキシブルプリント基板20を準備する。そして、平坦な上面を有する支持板25を準備し、配線パターン22の設けられた面と対向する面が支持板25の上面に接するようにフレキシブルプリント基板20を支持板25の上に固定する。
(6)次に、フレキシブルプリント基板20のランド部22aおよびランド部22bの上に第2のはんだ層を形成する。この第2のはんだ層は、前述のはんだ層13と同様にPbフリーハンダメッキ技術を用いて電気めっきにより形成し、その後、第2のはんだ層の表面に揮発性のフラックスを塗布することが好ましい。
(7)次に、フレキシブルプリント基板20のランド部22aが導電ブロック27と電気的に接続され、かつフレキシブルプリント基板20のランド部22bが半導体チップ26の端子部26aと電気的に接続されるように、フレキシブルプリント基板20を配線基板10の上に積層し、それにより積層モジュールを作製する。即ち、半導体チップ26の端子部26aがランド部22b上のはんだ層24に当接し、かつ導電ブロック27がランド部22a上のはんだ層24に当接するように、フレキシブルプリント基板20を配線基板10上に積層する。
なお、導電ブロック27を省略する場合には、フレキシブルプリント基板20のランド部22aがはんだ層を介して配線基板10のランド部12bと電気的に接続されるように、フレキシブルプリント基板20を配線基板10上に積層する。
(8)前記積層モジュールを加熱し、半導体チップ26とフレキシブルプリント基板20とを接合させる。
その後、前述のようにして、配線基板10とフレキシブルプリント基板20との間に樹脂を注入し、樹脂部41を形成する。これにより、パワーモジュールを作製することができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
10 配線基板
11 基材
12 配線パターン
12a,12b ランド部
13 はんだ層
14 電子部品
20 フレキシブルプリント基板
20a,20b,20c,20d 辺部
21 可撓性基材
22 配線パターン
22a,22b,22c ランド部
22d 配線部
23 カバーコート
24 はんだ層
25 支持板
26 半導体チップ
26a,26b,26c 端子部
27 導電ブロック(接続部材)
30 実装モジュール
40 積層モジュール
41 樹脂部
50 パワーモジュール

Claims (11)

  1. 基材と、前記基材の表面に形成され、かつ第1のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
    前記配線基板の前記第1のランド部の上に第1のはんだ層を電気めっきにより形成し、前記第1のはんだ層の上に揮発性のフラックスを塗布する、第1のはんだ層形成工程と、 可撓性基材と、前記可撓性基材の上に形成され、かつ第2のランド部、第3のランド部および前記第2のランド部と前記第3のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記フレキシブルプリント基板を前記支持板の上に固定する、第2の準備工程と、
    前記フレキシブルプリント基板の前記第2のランド部の上にクリームはんだの印刷により第2のはんだ層を形成する、第2のはんだ層形成工程と、
    前記フレキシブルプリント基板の前記第2のランド部に形成された前記第2のはんだ層の上に半導体チップを載置する、載置工程と、
    前記半導体チップが載置された前記フレキシブルプリント基板を加熱し、前記半導体チップと前記フレキシブルプリント基板とを接合させ、それにより実装モジュールを作製する、第1のリフロー工程と、
    前記第1のリフロー工程の後、前記フレキシブルプリント基板を洗浄してフラックス残渣を除去する工程と、
    前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続されるように、前記実装モジュールを前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
    前記積層モジュールを加熱することにより、前記実装モジュールと前記配線基板とを接合させるとともに前記揮発性のフラックスを蒸発させる、第2のリフロー工程と、 を備えることを特徴とするパワーモジュールの製造方法。
  2. 前記第2のリフロー工程の後に、
    前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、
    さらに備えることを特徴とする請求項1に記載のパワーモジュールの製造方法。
  3. 前記樹脂の注入は、前記フレキシブルプリント基板の第1の辺部に沿って行った後、前記第1の辺部と連続する第2の辺部に沿って行うことを特徴とする請求項2に記載のパワーモジュールの製造方法。
  4. 前記樹脂として、所定の温度に加熱されたものを用いることを特徴とする請求項2または3に記載のパワーモジュールの製造方法。
  5. 前記樹脂として、黒色に着色したものを用いることを特徴とする請求項2ないし4のいずれかに記載のパワーモジュールの製造方法。
  6. 前記第2のはんだ層形成工程において、前記第3のランド部の上に前記第2のはんだ層を形成し、
    前記載置工程において、前記第3のランド部に形成された前記第2のはんだ層の上に導電性の接続部材を載置し、
    前記第1のリフロー工程において、前記接続部材を前記フレキシブルプリント基板と接合させ、
    前記積層工程において、前記接続部材が前記配線基板の前記第1のランド部の上の前記第1のはんだ層に当接するように、前記実装モジュールを前記配線基板の上に積層することを特徴とする請求項1ないしのいずれかに記載のパワーモジュールの製造方法。
  7. 前記支持板として耐熱性のガラス板を用いることを特徴とする請求項1ないしのいずれかに記載のパワーモジュールの製造方法。
  8. 基材と、前記基材の表面に形成され、かつ第1のランド部および第2のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
    前記配線基板の前記第2のランド部の上にクリームはんだの印刷により第1のはんだ層を形成する、第1のはんだ層形成工程と、
    前記配線基板の前記第2のランド部に形成された前記第1のはんだ層の上に半導体チップを載置する、載置工程と、
    前記半導体チップが載置された前記配線基板を加熱し、前記半導体チップと前記配線基板とを接合させる、第1のリフロー工程と、
    前記第1のリフロー工程の後、前記配線基板を洗浄してフラックス残渣を除去する工程と、
    可撓性基材と、前記可撓性基材の上に形成され、かつ第3のランド部、第4のランド部および前記第3のランド部と前記第4のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記支持板の上に前記フレキシブルプリント基板を固定する、第2の準備工程と、
    前記フレキシブルプリント基板の前記第3のランド部および前記第4のランド部の上に第2のはんだ層を電気めっきにより形成し、前記第2のはんだ層の上に揮発性のフラックスを塗布する、第2のはんだ層形成工程と、
    前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続され、かつ前記フレキシブルプリント基板の前記第4のランド部が前記半導体チップの端子部と電気的に接続されるように、前記フレキシブルプリント基板を前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
    前記積層モジュールを加熱することにより、前記フレキシブルプリント基板と前記半導体チップとを接合させるとともに前記揮発性のフラックスを蒸発させる、第2のリフロー工程と、
    を備えることを特徴とするパワーモジュールの製造方法。
  9. 前記第2のリフロー工程の後に、
    前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、
    さらに備えることを特徴とする請求項に記載のパワーモジュールの製造方法。
  10. 前記第1のはんだ層形成工程において、前記第1のランド部の上に前記第1のはんだ層を形成し、
    前記載置工程において、前記第1のランド部に形成された前記第1のはんだ層の上に導電性の接続部材を載置し、
    前記第1のリフロー工程において、前記接続部材を前記配線基板と接合させ、
    前記積層工程において、前記接続部材が前記フレキシブルプリント基板の前記第3のランド部の上の前記第2のはんだ層に当接するように、前記フレキシブルプリント基板を前記配線基板の上に積層し、
    前記第2のリフロー工程において、前記接続部材を前記フレキシブルプリント基板に接合させることを特徴とする請求項8または9に記載のパワーモジュールの製造方法。
  11. 前記支持板として耐熱性のガラス板を用いることを特徴とする請求項8ないし10のいずれかに記載のパワーモジュールの製造方法。
JP2011111568A 2011-05-18 2011-05-18 パワーモジュールの製造方法 Expired - Fee Related JP5734736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011111568A JP5734736B2 (ja) 2011-05-18 2011-05-18 パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011111568A JP5734736B2 (ja) 2011-05-18 2011-05-18 パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2012243905A JP2012243905A (ja) 2012-12-10
JP5734736B2 true JP5734736B2 (ja) 2015-06-17

Family

ID=47465293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011111568A Expired - Fee Related JP5734736B2 (ja) 2011-05-18 2011-05-18 パワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5734736B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6061047B1 (ja) * 2016-03-16 2017-01-18 富士電機株式会社 半導体装置
WO2022270305A1 (ja) * 2021-06-22 2022-12-29 ローム株式会社 半導体装置、および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448159B2 (ja) * 1996-06-20 2003-09-16 株式会社東芝 電力用半導体装置
WO1998012748A1 (fr) * 1996-09-18 1998-03-26 Hitachi, Ltd. Module a semiconducteur de jonction
JP3994381B2 (ja) * 2002-09-18 2007-10-17 株式会社安川電機 パワーモジュール
JP4186184B2 (ja) * 2002-11-08 2008-11-26 タムラ化研株式会社 回路基板はんだ付用フラックス及びソルダーペースト
JP3960230B2 (ja) * 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4492448B2 (ja) * 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
JP2007103772A (ja) * 2005-10-06 2007-04-19 Texas Instr Japan Ltd 半導体装置の製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd 3次元実装方法及び装置
JP5233340B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
US8415789B2 (en) * 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置

Also Published As

Publication number Publication date
JP2012243905A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
JP2790122B2 (ja) 積層回路基板
US20140029201A1 (en) Power package module and manufacturing method thereof
CN104637826B (zh) 半导体装置的制造方法
JP6493317B2 (ja) 半導体装置
JP6149932B2 (ja) 半導体装置
US8604610B1 (en) Flexible power module semiconductor packages
TW201230286A (en) Semiconductor device and method for manufacturing same
JP6226068B2 (ja) 半導体装置
JP6697944B2 (ja) 電力用半導体装置
JP5734736B2 (ja) パワーモジュールの製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9721900B2 (en) Semiconductor package and its manufacturing method
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
JP2007305636A (ja) 部品実装モジュール
JP3574380B2 (ja) 半導体装置、配線基板、半導体装置の実装方法、及び半導体装置の実装構造
JP6068167B2 (ja) 配線基板およびその製造方法
CN115985872A (zh) 基板互联结构及其制作方法
JP2017130600A (ja) 配線基板の製造方法
JP2015005664A (ja) 電子部品およびその製造方法
JP2022165097A (ja) 半導体装置および半導体装置の製造方法
JP2022186234A (ja) 半導体装置およびその製造方法
JP5132070B2 (ja) 回路装置およびその製造方法
JP5919860B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5734736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees