JP5734736B2 - パワーモジュールの製造方法 - Google Patents
パワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP5734736B2 JP5734736B2 JP2011111568A JP2011111568A JP5734736B2 JP 5734736 B2 JP5734736 B2 JP 5734736B2 JP 2011111568 A JP2011111568 A JP 2011111568A JP 2011111568 A JP2011111568 A JP 2011111568A JP 5734736 B2 JP5734736 B2 JP 5734736B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible printed
- printed circuit
- land portion
- circuit board
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
第1のランド部を有する配線基板と、
上面に端子部を有し、かつ前記配線基板上に実装された、半導体チップと、
前記半導体チップおよび前記第1のランド部を覆うように前記配線基板の上方に設けられ、かつ、前記第1のランド部および前記端子部を電気的に接続する、フレキシブルプリント基板と、
前記配線基板と前記フレキシブルプリント基板との間を充填するとともに、前記半導体チップを埋め込む、絶縁性の樹脂部と、
を備えることを特徴とする。
前記フレキシブルプリント基板は、前記半導体チップの前記端子部とはんだ層を介して接続された第2のランド部と、第3のランド部と、前記第2のランド部及び前記第3のランド部を電気的に接続する配線部とを有する配線パターンを備えてもよい。
前記配線基板の前記第1のランド部と、前記フレキシブルプリント基板の前記第3のランド部とを接続する接続部材をさらに備えてもよい。
前記樹脂部は、エポキシ樹脂またはポリイミド樹脂を含んでもよい。
前記半導体チップは、ベアチップであり、前記配線基板上にフリップチップ実装されていてもよい。
前記半導体チップは、下面にドレイン端子を有し、かつ上面にソース端子およびゲート端子を有する縦型電界効果トランジスタであってもよい。
前記配線基板の基材は、ガラスエポキシ基板またはセラミック基板であってもよい。
前記フレキシブルプリント基板の基材は、ポリイミド、ポリエチレン・ナフタレート(PEN)、ポリエチレン・テレフタレート(PET)または液晶ポリマー(LCP)からなるようにしてもよい。
基材と、前記基材の表面に形成され、かつ第1のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第1のランド部の上に第1のはんだ層を形成する、第1のはんだ層形成工程と、
可撓性基材と、前記可撓性基材の上に形成され、かつ第2のランド部、第3のランド部および前記第2のランド部と前記第3のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記フレキシブルプリント基板を前記支持板の上に固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第2のランド部の上に第2のはんだ層を形成する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第2のランド部に形成された前記第2のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記フレキシブルプリント基板を加熱し、前記半導体チップと前記フレキシブルプリント基板とを接合させ、それにより実装モジュールを作製する、第1のリフロー工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続されるように、前記実装モジュールを前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱し、前記実装モジュールと前記配線基板とを接合させる、第2のリフロー工程と、
を備えることを特徴とする。
前記第2のリフロー工程の後に、前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、さらに備えてもよい。
前記樹脂の注入は、前記フレキシブルプリント基板の第1の辺部に沿って行った後、前記第1の辺部と連続する第2の辺部に沿って行ってもよい。
前記樹脂として、所定の温度に加熱されたものを用いてもよい。
前記樹脂として、黒色に着色したものを用いてもよい。
前記第1のはんだ層を電気めっきにより形成し、前記第1のはんだ層の上に揮発性のフラックスを塗布してもよい。
前記第2のはんだ層形成工程において、クリームはんだの印刷により前記第2のはんだ層を形成し、
前記第1のリフロー工程の後、前記フレキシブルプリント基板を洗浄してフラックス残渣を除去してもよい。
前記第2のはんだ層形成工程において、前記第3のランド部の上に前記第2のはんだ層を形成し、
前記載置工程において、前記第3のランド部に形成された前記第2のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記フレキシブルプリント基板と接合させ、
前記積層工程において、前記接続部材が前記配線基板の前記第1のランド部の上の前記第1のはんだ層に当接するように、前記実装モジュールを前記配線基板の上に積層するようにしてもよい。
前記支持板として耐熱性のガラス板を用いてもよい。
基材と、前記基材の表面に形成され、かつ第1のランド部および第2のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第2のランド部の上に第1のはんだ層を形成する、第1のはんだ層形成工程と、
前記配線基板の前記第2のランド部に形成された前記第1のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記配線基板を加熱し、前記半導体チップと前記配線基板とを接合させる、第1のリフロー工程と、
可撓性基材と、前記可撓性基材の上に形成され、かつ第3のランド部、第4のランド部および前記第3のランド部と前記第4のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記支持板の上に前記フレキシブルプリント基板を固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第3のランド部および前記第4のランド部の上に第2のはんだ層を形成する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続され、かつ前記フレキシブルプリント基板の前記第4のランド部が前記半導体チップの端子部と電気的に接続されるように、前記フレキシブルプリント基板を前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱し、前記フレキシブルプリント基板と前記半導体チップとを接合させる、第2のリフロー工程と、
を備えることを特徴とする。
前記第2のリフロー工程の後に、前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、さらに備えてもよい。
前記第2のはんだ層を電気めっきにより形成し、前記第2のはんだ層の上に揮発性のフラックスを塗布してもよい。
前記第1のはんだ層形成工程において、クリームはんだの印刷により前記第1のはんだ層を形成し、
前記第1のリフロー工程の後、前記配線基板を洗浄してフラックス残渣を除去してもよい。
前記第1のはんだ層形成工程において、前記第1のランド部の上に前記第1のはんだ層を形成し、
前記載置工程において、前記第1のランド部に形成された前記第1のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記配線基板と接合させ、
前記積層工程において、前記接続部材が前記フレキシブルプリント基板の前記第3のランド部の上の前記第2のはんだ層に当接するように、前記フレキシブルプリント基板を前記配線基板の上に積層し、
前記第2のリフロー工程において、前記接続部材を前記フレキシブルプリント基板に接合させてもよい。
前記支持板として耐熱性のガラス板を用いてもよい。
図1は、本発明の実施形態に係るパワーモジュール50の断面図を示している。図1に示すように、パワーモジュール50は、配線基板10の上にフレキシブルプリント基板20を積層した構造を有し、配線基板10上に電子部品14、半導体チップ26および導電ブロック27が実装されている。即ち、電子部品14、半導体チップ26および導電ブロック27は、はんだ層13により配線基板10に接合され、このうち半導体チップ26および導電ブロック27は、はんだ層24によりフレキシブルプリント基板20にも接合されている。
次に、図2〜図4に沿って、上述のパワーモジュール50の製造方法について説明する。図2〜図4は、パワーモジュール50の製造方法を説明するための工程断面図である。
11 基材
12 配線パターン
12a,12b ランド部
13 はんだ層
14 電子部品
20 フレキシブルプリント基板
20a,20b,20c,20d 辺部
21 可撓性基材
22 配線パターン
22a,22b,22c ランド部
22d 配線部
23 カバーコート
24 はんだ層
25 支持板
26 半導体チップ
26a,26b,26c 端子部
27 導電ブロック(接続部材)
30 実装モジュール
40 積層モジュール
41 樹脂部
50 パワーモジュール
Claims (11)
- 基材と、前記基材の表面に形成され、かつ第1のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第1のランド部の上に第1のはんだ層を電気めっきにより形成し、前記第1のはんだ層の上に揮発性のフラックスを塗布する、第1のはんだ層形成工程と、 可撓性基材と、前記可撓性基材の上に形成され、かつ第2のランド部、第3のランド部および前記第2のランド部と前記第3のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記フレキシブルプリント基板を前記支持板の上に固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第2のランド部の上にクリームはんだの印刷により第2のはんだ層を形成する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第2のランド部に形成された前記第2のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記フレキシブルプリント基板を加熱し、前記半導体チップと前記フレキシブルプリント基板とを接合させ、それにより実装モジュールを作製する、第1のリフロー工程と、
前記第1のリフロー工程の後、前記フレキシブルプリント基板を洗浄してフラックス残渣を除去する工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続されるように、前記実装モジュールを前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱することにより、前記実装モジュールと前記配線基板とを接合させるとともに前記揮発性のフラックスを蒸発させる、第2のリフロー工程と、 を備えることを特徴とするパワーモジュールの製造方法。 - 前記第2のリフロー工程の後に、
前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、
さらに備えることを特徴とする請求項1に記載のパワーモジュールの製造方法。 - 前記樹脂の注入は、前記フレキシブルプリント基板の第1の辺部に沿って行った後、前記第1の辺部と連続する第2の辺部に沿って行うことを特徴とする請求項2に記載のパワーモジュールの製造方法。
- 前記樹脂として、所定の温度に加熱されたものを用いることを特徴とする請求項2または3に記載のパワーモジュールの製造方法。
- 前記樹脂として、黒色に着色したものを用いることを特徴とする請求項2ないし4のいずれかに記載のパワーモジュールの製造方法。
- 前記第2のはんだ層形成工程において、前記第3のランド部の上に前記第2のはんだ層を形成し、
前記載置工程において、前記第3のランド部に形成された前記第2のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記フレキシブルプリント基板と接合させ、
前記積層工程において、前記接続部材が前記配線基板の前記第1のランド部の上の前記第1のはんだ層に当接するように、前記実装モジュールを前記配線基板の上に積層することを特徴とする請求項1ないし5のいずれかに記載のパワーモジュールの製造方法。 - 前記支持板として耐熱性のガラス板を用いることを特徴とする請求項1ないし6のいずれかに記載のパワーモジュールの製造方法。
- 基材と、前記基材の表面に形成され、かつ第1のランド部および第2のランド部を有する配線パターンとを備える配線基板を準備する、第1の準備工程と、
前記配線基板の前記第2のランド部の上にクリームはんだの印刷により第1のはんだ層を形成する、第1のはんだ層形成工程と、
前記配線基板の前記第2のランド部に形成された前記第1のはんだ層の上に半導体チップを載置する、載置工程と、
前記半導体チップが載置された前記配線基板を加熱し、前記半導体チップと前記配線基板とを接合させる、第1のリフロー工程と、
前記第1のリフロー工程の後、前記配線基板を洗浄してフラックス残渣を除去する工程と、
可撓性基材と、前記可撓性基材の上に形成され、かつ第3のランド部、第4のランド部および前記第3のランド部と前記第4のランド部を電気的に接続する配線部を有する配線パターンとを備えるフレキシブルプリント基板、および平坦な上面を有する支持板を準備し、前記フレキシブルプリント基板の配線パターンの設けられた面と対向する面が前記支持板の上面に接するように前記支持板の上に前記フレキシブルプリント基板を固定する、第2の準備工程と、
前記フレキシブルプリント基板の前記第3のランド部および前記第4のランド部の上に第2のはんだ層を電気めっきにより形成し、前記第2のはんだ層の上に揮発性のフラックスを塗布する、第2のはんだ層形成工程と、
前記フレキシブルプリント基板の前記第3のランド部が前記配線基板の前記第1のランド部と電気的に接続され、かつ前記フレキシブルプリント基板の前記第4のランド部が前記半導体チップの端子部と電気的に接続されるように、前記フレキシブルプリント基板を前記配線基板の上に積層し、それにより積層モジュールを作製する、積層工程と、
前記積層モジュールを加熱することにより、前記フレキシブルプリント基板と前記半導体チップとを接合させるとともに前記揮発性のフラックスを蒸発させる、第2のリフロー工程と、
を備えることを特徴とするパワーモジュールの製造方法。 - 前記第2のリフロー工程の後に、
前記フレキシブルプリント基板の辺部から、前記配線基板と前記フレキシブルプリント基板との間に樹脂を注入し、前記配線基板と前記フレキシブルプリント基板との間を充填する樹脂部を形成する、樹脂部形成工程を、
さらに備えることを特徴とする請求項8に記載のパワーモジュールの製造方法。 - 前記第1のはんだ層形成工程において、前記第1のランド部の上に前記第1のはんだ層を形成し、
前記載置工程において、前記第1のランド部に形成された前記第1のはんだ層の上に導電性の接続部材を載置し、
前記第1のリフロー工程において、前記接続部材を前記配線基板と接合させ、
前記積層工程において、前記接続部材が前記フレキシブルプリント基板の前記第3のランド部の上の前記第2のはんだ層に当接するように、前記フレキシブルプリント基板を前記配線基板の上に積層し、
前記第2のリフロー工程において、前記接続部材を前記フレキシブルプリント基板に接合させることを特徴とする請求項8または9に記載のパワーモジュールの製造方法。 - 前記支持板として耐熱性のガラス板を用いることを特徴とする請求項8ないし10のいずれかに記載のパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011111568A JP5734736B2 (ja) | 2011-05-18 | 2011-05-18 | パワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011111568A JP5734736B2 (ja) | 2011-05-18 | 2011-05-18 | パワーモジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243905A JP2012243905A (ja) | 2012-12-10 |
JP5734736B2 true JP5734736B2 (ja) | 2015-06-17 |
Family
ID=47465293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011111568A Expired - Fee Related JP5734736B2 (ja) | 2011-05-18 | 2011-05-18 | パワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5734736B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6061047B1 (ja) * | 2016-03-16 | 2017-01-18 | 富士電機株式会社 | 半導体装置 |
WO2022270305A1 (ja) * | 2021-06-22 | 2022-12-29 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3448159B2 (ja) * | 1996-06-20 | 2003-09-16 | 株式会社東芝 | 電力用半導体装置 |
WO1998012748A1 (fr) * | 1996-09-18 | 1998-03-26 | Hitachi, Ltd. | Module a semiconducteur de jonction |
JP3994381B2 (ja) * | 2002-09-18 | 2007-10-17 | 株式会社安川電機 | パワーモジュール |
JP4186184B2 (ja) * | 2002-11-08 | 2008-11-26 | タムラ化研株式会社 | 回路基板はんだ付用フラックス及びソルダーペースト |
JP3960230B2 (ja) * | 2003-01-24 | 2007-08-15 | 富士電機ホールディングス株式会社 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
JP4492448B2 (ja) * | 2005-06-15 | 2010-06-30 | 株式会社日立製作所 | 半導体パワーモジュール |
JP2007103772A (ja) * | 2005-10-06 | 2007-04-19 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
JP2009110995A (ja) * | 2007-10-26 | 2009-05-21 | Toray Eng Co Ltd | 3次元実装方法及び装置 |
JP5233340B2 (ja) * | 2008-03-17 | 2013-07-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5245485B2 (ja) * | 2008-03-25 | 2013-07-24 | 富士電機株式会社 | 半導体装置の製造方法 |
US8415789B2 (en) * | 2008-05-09 | 2013-04-09 | Kyushu Institute Of Technology | Three-dimensionally integrated semicondutor device and method for manufacturing the same |
JP2011023509A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体装置の製造方法、および、これに用いる半導体製造装置 |
-
2011
- 2011-05-18 JP JP2011111568A patent/JP5734736B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012243905A (ja) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975180B2 (ja) | 半導体モジュール | |
JP2790122B2 (ja) | 積層回路基板 | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
CN104637826B (zh) | 半导体装置的制造方法 | |
JP6493317B2 (ja) | 半導体装置 | |
JP6149932B2 (ja) | 半導体装置 | |
US8604610B1 (en) | Flexible power module semiconductor packages | |
TW201230286A (en) | Semiconductor device and method for manufacturing same | |
JP6226068B2 (ja) | 半導体装置 | |
JP6697944B2 (ja) | 電力用半導体装置 | |
JP5734736B2 (ja) | パワーモジュールの製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US9721900B2 (en) | Semiconductor package and its manufacturing method | |
JP2013211426A (ja) | 部品内蔵配線板、及びその製造方法 | |
JP5763467B2 (ja) | 電子装置の製造方法及び電子装置 | |
JP2007305636A (ja) | 部品実装モジュール | |
JP3574380B2 (ja) | 半導体装置、配線基板、半導体装置の実装方法、及び半導体装置の実装構造 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
CN115985872A (zh) | 基板互联结构及其制作方法 | |
JP2017130600A (ja) | 配線基板の製造方法 | |
JP2015005664A (ja) | 電子部品およびその製造方法 | |
JP2022165097A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2022186234A (ja) | 半導体装置およびその製造方法 | |
JP5132070B2 (ja) | 回路装置およびその製造方法 | |
JP5919860B2 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5734736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |