JP5233340B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5233340B2 JP5233340B2 JP2008067251A JP2008067251A JP5233340B2 JP 5233340 B2 JP5233340 B2 JP 5233340B2 JP 2008067251 A JP2008067251 A JP 2008067251A JP 2008067251 A JP2008067251 A JP 2008067251A JP 5233340 B2 JP5233340 B2 JP 5233340B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- main surface
- support base
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
マルチチップモジュールは、複数の半導体素子を1つのパッケージ内に封入し、夫々の半導体素子間を配線により接続した構成をなし、システム性能の向上を図ることを特徴としている。
このようなボンディングワイヤによる配線には、多大な時間を要し、当該デバイスの生産性が向上しないという問題点があった。
<第1の実施の形態>
図1は第1の実施の形態に係る半導体装置の要部図である。ここで、図(A)には、第1の実施の形態に係る半導体装置1の上面が示され、図(B)には、図(A)のa−b位置に於ける半導体装置1の断面が示されている。
或いは、後述する絶縁膜被覆金属配線板、リードフレーム基板を用いてもよい。
また、上述した半導体素子(第1の半導体素子)20a,20bに於いては、例えば、縦型のパワー半導体素子が適用される。具体的には、素子の一方の主面(上面側)に、主電極(例えば、ソース電極)と制御電極(ゲート電極)を配設し、他方の主面(下面側)に別の主電極(例えば、ドレイン電極)を配設したパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)素子が該当する。
また、半導体素子20a,20bの間に位置する半導体素子(第2の半導体素子)21は、制御用ICチップであり、当該半導体素子21は、半導体素子20a,20bの少なくとも何れかのON−OFF制御等をする。
尚、半導体素子20a,20bを、配線12上に搭載する接着部材としては、鉛フリー半田(例えば、錫(Sn)−銀(Ag)系半田)で構成された半田層が適用される。
このような構成により、半導体装置1は、コンパクト形状且つ低価格のマルチチップパワーデバイスとして機能する。
尚、以下に示す全ての図に於いては、図1と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
また、支持基板10の主面には、複数の配線12a,12b,12c,12dが選択的に配置されている。このような配線12a,12b,12c,12dは、他の配線等を通じて、上述した入出力端子50との電気的接続が確保されている。或いは、必要に応じて、支持基板10内部に配線、ビア等を配設し、これらと導通させてもよい。
そして、配線支持基材30の上面に、導電性金属膜41,42が固着・配設されている(導電性金属膜42については、図2では不図示)。
そして、半田層41aの一方の端は、配線支持基材30内に設けられた貫通孔(スルーホール)30taを通じて、導電性金属膜41に接合している。また、半田層41aのもう一方の端は、配線12bに接合している。従って、導電性金属膜41と配線12bとは、半田層41aを通じて、電気的に接続されている。
また、半導体装置1にあっては、夫々の半田層41a,41bの体積または高さを調節することにより導電性金属膜41と支持基板10の主面とが平行状態にある。
最初に、上述した支持基板10を、上述した絶縁膜被覆金属配線板に代替させた半導体装置2について説明する。
図3は第1の実施の形態の変形例に係る半導体装置の要部断面模式図である。この図3には、上述した樹脂60並びに入出力端子50等は、特に表示せず、半導体装置2の特徴的な形態が示されている。また、この図3に示す素子としては、半導体素子20a,21のみが示されている。
また、コア基板70上には、上記の支持基板10と、同材料で構成され、配線やビア等が配設された樹脂層71が選択的に配置されている。
そして、樹脂層71が選択的に配置されていないコア基板70の主面上には、半導体素子20aが半田層11を介し、実装されている。更に、配線12が配置されていない樹脂層71上には、接着部材(図示しない)を介して、半導体素子21が搭載されている。
尚、上述した絶縁膜被覆金属配線板73に於いては、コア基板70の両端を樹脂等で被覆したメタルコア基板、或いは、最下層に絶縁膜72を配置しないメタルベース基板であってもよい。
図4はリードフレーム基板の上面図である。この図では、リードフレーム基板の上方に形成させた半導体素子等の構成については略し、当該リードフレーム基板の上面が示されている。
そして、上述した半導体素子20a,20bを、例えば、矩形状に囲まれた素子搭載領域15a,15bに、半田層を介して搭載する(図示しない)。また、半導体素子21に於いては、素子搭載領域15cに、接着部材を介して接着する(図示しない)。
尚、このようなリードフレーム基板15は、例えば、銅により構成された金属板を、選択的なエッチング加工、打ち抜き加工等により作製する。
次に、半導体装置1,2の製造方法について説明する。
ここでは、半導体装置1を例に、その製造方法について説明する。尚、以下に示す製造方法は、半導体装置1の製造方法に限るものではなく、半導体装置2の製造にも転用できる。
先ず、図5に示すように、複数の導電性金属膜、貫通孔等が配置された配線支持基材30を準備する。ここで、図(A)には、配線支持基材30の主面(裏面側)が示され、図(B)には、図(A)のa−b位置に於ける断面が示されている。
続いて、導電性金属膜41,42を配置させた配線支持基材30の反対側の配線支持基材30の主面に、レーザー光を照射し、配線支持基材30内を貫通する貫通孔(ビアホール)30ta,30tbを複数個、選択的に形成する。ここで、形成した貫通孔30ta,30tbの径は異なり、例えば、貫通孔30taは、貫通孔30tbより大なる径を有している。また、導電性金属膜41を配置させた配線支持基材30の反対側の配線支持基材30には、小径の貫通孔30tbを格子状(例えば、3行3列)に複数個、形成する。尚、このような貫通孔形成は、上述したレーザー加工のほか、ドリル加工にて実施してもよい。
更に、貫通孔30ta,30tbが形成されていない配線支持基材30の主面には、同様にレーザー加工にて、貫通孔30aを形成する。この貫通孔30aは、上述した半導体素子21の上面を表出させるためのものである。
尚、この段階での配線支持基材30の形状は、横長に連なった帯状であり、当該連続した配線支持基材30に、上述した貫通孔30a,30ta,30tbのパターンが周期的に形成されている。
図7(A)に示すように、配線支持基材30の主面に、導電性金属膜41が固着・配置され、前記主面とは反対側の主面に、半田ボール41abが形成している。そして、当該半田ボール41abは、貫通孔30taを通じて、当該導電性金属膜41に導通している。
例えば、セミアディティヴ法にて、導電性金属膜41,42が配置された配線支持基材30の主面の反対側の主面にも、半田ボール41ab,41bb,42ab,42bbに導通する、別の導電性金属膜を配置してもよい。
そして、チタン(Ti)/銅またはクロム(Cr)/銅等で構成されるシード層41sを、貫通孔30taから表出した導電性金属膜41に形成させる。このようなシード層41sは、例えば、スパッタ法により形成する。
更に、当該内壁に形成させた導電性金属膜43に、上記の如く、半田ボール41abを形成する。
更に、配線基板31にあっては、異なる径の半田ボール41ab,41bb,42ab,42bbを配設している。
次に、図8に示すように、支持基板10が縦横に連続した基板を準備する。この段階で、各支持基板10のユニットには、既に、配線12が選択的に配置されている。このような選択的配置は、例えば、鍍金、選択的エッチングにより行う。
また、上述した、半導体装置2を製造する場合には、この段階に於いて、連続した絶縁膜被覆金属配線板73を準備する。或いは、必要に応じて、リードフレーム基板15を用いてもよい。
次に、図9に示すように、半導体素子21を支持基板10上に搭載(マウント)し、支持基板10上に、半導体素子21を固着する。更に、半導体素子21に配設された電極と、半導体素子21の周辺に位置する配線12とを、金製の金属ワイヤ22にて導通させる(ワイヤボンディング完了)。
続いて、図10に示すように、上記の半田材上に、半導体素子20a,20bを載置する。
次に、図11に示すように、配線基板31を、配線12、半導体素子20a,20b上に載置する。当該載置により、半田ボール41ab,41bb,42ab,42bbの直下に、半導体素子20a,20bの電極や配線12が位置・接触する。
このような方法により、半導体素子20a,20bに配設された夫々の電極と配線12とが、導電性金属膜41,42並びに半田層41a,41b,42a,42bを通じて一括して電気的に接続される。
そして、図13に示すように、支持基板10に配置された配線12、半導体素子20a,20b,21、配線支持基材30並びに導電性金属膜41,42等を、樹脂60により封止する。
しかし、本実施の形態によれば、M個のマルチチップモジュールに含まれる全ての素子に対し、僅か10秒のリフロー処理で、その配線を完了させることができる。
また、半導体装置1,2では、導電性金属膜41,42を固着・支持させた配線基板31を半導体素子20a,20bの直上に配置している。これにより、半導体装置の薄型化・小型化を図ることができる。
10 支持基板
11,41a,41b,42a,42b 半田層
12,12a,12b,12c,12d 配線
12p 電極端子
15 リードフレーム基板
15a,15b,15c 素子搭載領域
20a,20b,21 半導体素子
20ae,20ag,20be,20bg,21p 電極パッド
22 金属ワイヤ
30 配線支持基材
30a,30ta,30tb 貫通孔
31 配線基板
41,42,43 導電性金属膜
41ab,41bb,42ab,42bb 半田ボール
41s シード層
50 入出力端子
60 樹脂
70 コア基板
71 樹脂層
72 絶縁膜
73 絶縁膜被覆金属配線板
DL ダイシングライン
Claims (11)
- プリント配線板、セラミック配線板、シリコン配線板、絶縁膜被覆金属配線板、リードフレーム基板の何れかである支持基板と、
前記支持基板の主面に選択的に配置された複数の第1の配線と、
前記支持基板上に搭載された少なくとも一つの第1の半導体素子と、
前記支持基板上に搭載され、前記第1の半導体素子を制御する少なくとも一つの第2の半導体素子と、
前記支持基板の前記主面に対向するように配置され、厚さが10μm〜50μmであって有機絶縁樹脂により構成される配線支持基材と、
前記配線支持基材に支持された、複数の第2の配線と、
前記第1の配線に導通すると共に、前記第2の配線に導通する第1の半田層と、
前記第1の半導体素子の電極に導通すると共に、前記第2の配線に導通する第2の半田層と、
を備えたことを特徴とする半導体装置。 - 前記第2の配線は、
前記配線支持基材の前記支持基板の前記主面と対向する面の反対側の主面に配置され、
前記配線支持基材の前記第2の配線の配置箇所に形成された貫通孔を通じて、前記第2の半田層と当接する、
ことを特徴とする請求項1記載の半導体装置。 - 前記第2の配線が前記配線支持基材の主面に、選択的に配置させた金属膜であることを特徴とする請求項1記載の半導体装置。
- 前記第1の半田層並びに前記第2の半田層が前記第2の配線が配置された前記配線支持基材の第1の主面の反対側の第2の主面に配設され、前記第1の半田層並びに前記第2の半田層が前記配線支持基材を貫通し、前記第2の配線に導通していることを特徴とする請求項1記載の半導体装置。
- 前記第1の半田層の高さと、前記第2の半田層の高さとを調節することにより、前記第2の配線と、前記支持基板の前記主面とが平行状態にあることを特徴とする請求項1記載の半導体装置。
- 前記支持基板の前記主面の端部に、前記第1の配線に導通する複数の電極端子が延出され、夫々の前記電極端子に、棒状の入出力端子が電気的に接続されていることを特徴とする請求項1記載の半導体装置。
- プリント配線板、セラミック配線板、シリコン配線板、絶縁膜被覆金属配線板、リードフレーム基板の何れかである、連続した支持基板の主面に複数の第1の配線を選択的に配置する工程と、
前記支持基板の前記主面に、少なくとも一つの第1の半導体素子と、前記第1の半導体素子を制御する少なくとも一つの第2の半導体素子を搭載する工程と、
複数の第2の配線と、前記第2の配線に導通する複数の半田ボールが選択的に配置され、厚さが10μm〜50μmであって有機絶縁樹脂により構成される配線支持基材を、前記第1の配線、前記第1の半導体素子の上に、前記半田ボールを介して載置する工程と、
リフロー処理により、前記半田ボールを溶融させ、前記第1の半導体素子と前記第1の配線とを、前記第2の配線並びに半田層を通じて電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記配線支持基材の第1の主面に、複数の前記第2の配線を選択的に配置する工程と、
前記第2の配線が配置されている前記第1の主面とは反対側の第2の主面の領域に、前記配線支持基材を貫通する、少なくとも一つの貫通孔を形成する工程と、
前記貫通孔を通じて、前記第2の配線に導通する半田ボールを、前記第2の主面側に配設することを特徴とする請求項7記載の半導体装置の製造方法。 - 前記第1の配線に導通し、前記支持基板の前記主面の端に配置された電極端子に、入出力端子を電気的に接続することを特徴とする請求項7記載の半導体装置の製造方法。
- 前記入出力端子を接続後、前記第1の配線、前記第1の半導体素子、前記第2の半導体素子、前記第2の配線並びに前記半田層を、樹脂により封止することを特徴とする請求項9記載の半導体装置の製造方法。
- 前記封止後、連続した前記支持基板、前記配線支持基材並びに前記樹脂を分割することを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067251A JP5233340B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067251A JP5233340B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224549A JP2009224549A (ja) | 2009-10-01 |
JP5233340B2 true JP5233340B2 (ja) | 2013-07-10 |
Family
ID=41241025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067251A Expired - Fee Related JP5233340B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233340B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5734736B2 (ja) * | 2011-05-18 | 2015-06-17 | 新電元工業株式会社 | パワーモジュールの製造方法 |
JP5742623B2 (ja) * | 2011-09-21 | 2015-07-01 | トヨタ自動車株式会社 | 半導体装置 |
CN104247012B (zh) | 2012-10-01 | 2017-08-25 | 富士电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
JP2708309B2 (ja) * | 1992-01-06 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置 |
JP3448159B2 (ja) * | 1996-06-20 | 2003-09-16 | 株式会社東芝 | 電力用半導体装置 |
EP0931346B1 (de) * | 1996-09-30 | 2010-02-10 | Infineon Technologies AG | Mikroelektronisches bauteil in sandwich-bauweise |
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP2001339041A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Digital Media Engineering Corp | 半導体装置及び半導体装置の製造方法 |
JP3739650B2 (ja) * | 2000-12-21 | 2006-01-25 | 太陽誘電株式会社 | ハイブリッドic実装体及びハイブリッドic |
JP4667666B2 (ja) * | 2001-07-16 | 2011-04-13 | ローム株式会社 | チップアレイモジュール |
JP3960230B2 (ja) * | 2003-01-24 | 2007-08-15 | 富士電機ホールディングス株式会社 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
WO2007052199A1 (en) * | 2005-11-01 | 2007-05-10 | Nxp B.V. | Methods of packaging a semiconductor die and package formed by the methods |
JP2007266435A (ja) * | 2006-03-29 | 2007-10-11 | Sumitomo Electric Ind Ltd | 半導体装置および半導体パッケージ |
-
2008
- 2008-03-17 JP JP2008067251A patent/JP5233340B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224549A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120021541A1 (en) | Light emitting device and method of fabricating the same | |
US8994168B2 (en) | Semiconductor package including radiation plate | |
KR20090050751A (ko) | 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법 | |
CN101673790A (zh) | 发光二极管及其制造方法 | |
US20050116322A1 (en) | Circuit module | |
JP5233341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
JP2003007918A (ja) | 回路装置の製造方法 | |
JP5262552B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5326481B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233340B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
JP5233337B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
JP2003007917A (ja) | 回路装置の製造方法 | |
TWI430418B (zh) | 引線架及其製造方法 | |
TW201123391A (en) | Lead frame and manufacturing method of the same | |
CN111261532A (zh) | 一种低rdson三维堆叠集成封装结构及其制备方法 | |
US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP5233339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233338B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |