JP2009224549A - 半導体装置、半導体装置の製造方法及び配線基板 - Google Patents

半導体装置、半導体装置の製造方法及び配線基板 Download PDF

Info

Publication number
JP2009224549A
JP2009224549A JP2008067251A JP2008067251A JP2009224549A JP 2009224549 A JP2009224549 A JP 2009224549A JP 2008067251 A JP2008067251 A JP 2008067251A JP 2008067251 A JP2008067251 A JP 2008067251A JP 2009224549 A JP2009224549 A JP 2009224549A
Authority
JP
Japan
Prior art keywords
wiring
main surface
semiconductor device
support substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008067251A
Other languages
English (en)
Other versions
JP5233340B2 (ja
Inventor
Shinji Takei
信二 武井
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008067251A priority Critical patent/JP5233340B2/ja
Publication of JP2009224549A publication Critical patent/JP2009224549A/ja
Application granted granted Critical
Publication of JP5233340B2 publication Critical patent/JP5233340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の生産性を向上させる。
【解決手段】支持基板１０と、支持基板１０の主面に選択的に配置された複数の配線１２と、支持基板１０上に搭載された半導体素子２０ａ，２０ｂと、支持基板１０上に搭載され、半導体素子２０ａ，２０ｂを制御する少なくとも一つの半導体素子２１と、前記主面に対向するように配置された配線支持基材３０と、配線支持基材３０に支持された、複数の導電性金属膜４１，４２と、配線１２に導通すると共に、導電性金属膜４１，４２に導通する半田層４１ａ，４２ａと、半導体素子２０ａ，２０ｂの電極に導通すると共に、導電性金属膜４１，４２に導通する半田層４１ｂ，４２ｂと、を備えたことを特徴とする半導体装置１が提供される。このような半導体装置を製造することにより、半導体装置の生産性が向上する。
【選択図】図１

Description

本発明は半導体装置、半導体装置の製造方法及び配線基板に関し、特に複数の半導体素子を搭載したマルチチップモジュール型の半導体装置、当該半導体装置の製造方法及び配線基板に関する。
薄型テレビや携帯電話の小型・軽量化を実現させている要素技術の一つとして、マルチチップモジュールがある。
マルチチップモジュールは、複数の半導体素子を１つのパッケージ内に封入し、夫々の半導体素子間を配線により接続した構成をなし、システム性能の向上を図ることを特徴としている。
中でも、パワー半導体素子や、制御用ＩＣを、同じ支持基板上に２次元的に配置し、これらの素子間をボンディングワイヤで配線したマルチチップパワーデバイスが注目されている（例えば、特許文献１参照）。
特開２００３−２１８３０９号公報
しかし、上記の先行例で開示されたデバイスに於いては、複数の素子間や、素子と配線間を多数のボンディングワイヤにて接続している部分がある。
このようなボンディングワイヤによる配線には、多大な時間を要し、当該デバイスの生産性が向上しないという問題点があった。
本発明はこのような点に鑑みてなされたものであり、生産性の高い半導体装置（マルチチップパワーデバイス）及び当該半導体装置の製造方法を提供することを目的とする。また、当該半導体装置に備えられる配線基板を提供することを目的とする。
上記課題を解決するために、本発明の一態様では、支持基板と、前記支持基板の主面に選択的に配置された複数の第１の配線と、前記支持基板上に搭載された少なくとも一つの第１の半導体素子と、前記支持基板上に搭載され、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子と、前記主面に対向するように配置された配線支持基材と、前記配線支持基材に支持された、複数の第２の配線と、前記第１の配線に導通すると共に、前記第２の配線に導通する第１の半田層と、前記第１の半導体素子の電極に導通すると共に、前記第２の配線に導通する第２の半田層と、を備えたことを特徴とする半導体装置が提供される。
また、上記半導体装置を製造するために、本発明の一態様では、連続した支持基板の主面に複数の第１の配線を選択的に配置する工程と、前記支持基板の主面に、少なくとも一つの第１の半導体素子と、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子を搭載する工程と、複数の第２の配線と、前記第２の配線に導通する複数の半田ボールが選択的に配置された配線支持基材を、前記第１の配線、前記第１の半導体素子の上に、前記半田ボールを介して載置する工程と、リフロー処理により、前記半田ボールを溶融させ、前記第１の半導体素子と前記第１の配線とを、前記第２の配線並びに半田層を通じて電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
更に、本発明の一態様では、支持基板と、前記支持基板の主面に選択的に配置された複数の第１の配線と、前記支持基板上に搭載された少なくとも一つの第１の半導体素子と、前記支持基板上に搭載され、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子と、を備えた半導体装置に配置する配線基板であって、前記第１の半導体素子の電極と、前記第１の配線とを電気的に接続する複数の金属膜を、配線支持基材の主面に選択的に配置したことを特徴とする配線基板が提供される。
本発明によれば、生産性の高い半導体装置を実現することができる。更に、薄型化・小型化形状の半導体装置を実現することができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の要部図である。ここで、図（Ａ）には、第１の実施の形態に係る半導体装置１の上面が示され、図（Ｂ）には、図（Ａ）のａ−ｂ位置に於ける半導体装置１の断面が示されている。
図示するように、半導体装置１は、矩形状の支持基板１０を基体としている。そして、当該支持基板１０の所定の位置には、接着部材を介して、半導体素子２０ａ，２０ｂ，２１が搭載されている。
ここで、半導体素子２０ａ，２０ｂは、その上方に、平板状の配線支持基材３０（後述）が配置されている都合上、支持基板１０と配線支持基材３０との間隙に位置し、図（Ａ）では、それらの外形が矩形状の点線で示されている。また、半導体素子２１は、配線支持基材３０中央に設けられた貫通孔３０ａから、その上面が表出している。このような貫通孔３０ａを設けることにより、半導体素子２１に接続された金属ワイヤ（ボンディングワイヤ）２２がループ形状を有していても、金属ワイヤ２２と配線支持基材３０とが接触しない構成になる。
また、支持基板１０に於いては、電極や配線、樹脂層が多層構造となって積層された、所謂プリント配線板（回路基板、配線基板とも称する。）が適用されている。そして、当該樹脂としては、ガラス−エポキシ樹脂、ガラス−ビスマレイミドトリアジン、或いはポリイミド等の有機材絶縁性樹脂が挙げられる。
また、このような支持基板１０は、上記のプリント配線板に代えて、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、或いは、これらの混合物等を主たる成分とするセラミック配線板を用いてもよい。
更に、ウエハプロセスにて半導体装置１を作製する場合には、その母材であるシリコン（Ｓｉ）ウエハを基材としたシリコン配線板を支持基板としてもよい。
或いは、後述する絶縁膜被覆金属配線板、リードフレーム基板を用いてもよい。
また、図（Ｂ）に示す如く、支持基板１０下には、必要に応じて、金属製の放熱板（ヒートスプレッダ）１０ｈを固着させてもよい。
また、上述した半導体素子（第１の半導体素子）２０ａ，２０ｂに於いては、例えば、縦型のパワー半導体素子が適用される。具体的には、素子の一方の主面（上面側）に、主電極（例えば、ソース電極）と制御電極（ゲート電極）を配設し、他方の主面（下面側）に別の主電極（例えば、ドレイン電極）を配設したパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子が該当する。
或いは、当該パワーＭＯＳＦＥＴに代わる素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を用いてもよい。
また、半導体素子２０ａ，２０ｂの間に位置する半導体素子（第２の半導体素子）２１は、制御用ＩＣチップであり、当該半導体素子２１は、半導体素子２０ａ，２０ｂの少なくとも何れかのＯＮ−ＯＦＦ制御等をする。
尚、半導体装置１に搭載する半導体素子の数に於いては、特に上記の数に限定されているものではない。即ち、少なくとも一つの半導体素子（例えば、パワーＭＯＳＦＥＴまたはＩＧＢＴ素子）と、当該パワー半導体素子を制御する少なくとも一つの制御ＩＣチップが支持基板１０上に配置されていればよい。
また、半導体装置１にあっては、半導体素子２１を搭載していない支持基板１０の主面（上面側）に、主回路、信号回路、電源用回路等に組み込まれる配線（配線パターン）１２を複数個、選択的に配置している。これらの配線１２は、例えば、銅（Ｃｕ）を主たる成分により構成されている。
また、半導体装置１にあっては、支持基板１０の主面に対向するように、半導体素子２０ａ，２０ｂ、配線１２の上方に、所定の形状に加工された配線支持基材３０を配置している。そして、当該配線支持基材３０の主面と、支持基板１０の主面とは、平行状態にある。
このような配線支持基材３０は、例えば、ポリイミド樹脂（ＰＩ）、液晶ポリマ樹脂（ＬＣＰ）、エポキシ樹脂（ＥＰ）、ガラス−エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ）、ガラス−ビスマレイミドトリアジン樹脂、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリフェニレンエーテル樹脂（ＰＰＥ）の少なくとも一つを含む有機絶縁樹脂から構成されている。このような有機絶縁樹脂を用いた場合には、配線支持基材３０は、その主面に於いて歪曲可能であり、フレキシブルなベースフィルムとして機能する。
或いは、これらの有機絶縁樹脂に代えて、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）の少なくとも一つを含む無機絶縁板を用いてもよい。
また、配線支持基材３０の厚みは、１０〜５０μｍである。その理由は、１０μｍより小なる厚みでは、機械的強度や絶縁性が低下し、５０μｍより大なる厚みでは、半導体装置の小型化・薄型化を目的とした、本発明の課題に反するからである。
また、半導体装置１にあっては、当該配線支持基材３０上に、導電性金属膜（金属膜）４１，４２で構成された配線パターンを複数個、選択的に固着・配置している。例えば、導電性金属膜４１に於いては、その平面形状を矩形状とし、導電性金属膜４２に於いては、その平面形状をＴ字状としている。尚、このような平面形状は、特に上記のような形状に限ることはない。例えば、導電性金属膜４１の平面形状がＴ字状で、導電性金属膜４２の平面形状が矩形状であってもよい。そして、導電性金属膜４１を通じて、半導体素子２０ａ，２０ｂの主電極（ソース電極）と配線１２とが電気的に接続されている。また、導電性金属膜４２を通じて、半導体素子２０ａ，２０ｂの制御電極と配線１２とが電気的に接続されている。
また、このような導電性金属膜４１，４２は、例えば、銅を主たる成分により構成され、エポキシ系樹脂またはシリコン系樹脂で構成された接着部材（図示しない）を介し、配線支持基材３０上に固着されている。また、その厚みは、２５〜５００μｍである。そして、導電性金属膜４１には、半田層４１ａ，４１ｂが導通し（図（Ｂ）参照）、導電性金属膜４２には、半田層４２ａ，４２ｂが導通している。
これらの導電性金属膜４１，４２、半田層４１ａ，４１ｂ，４２ａ，４２ｂの配置により、半導体素子２０ａ，２０ｂに設けられた電極と、夫々の素子に対応する配線１２とが、当該導電性金属膜４１，４２を通じて、電気的に接続されている。
また、半導体素子２１に於いては、上述した如く、金属ワイヤ２２を介して、配線１２との電気的な接続が確保されている。
尚、半導体素子２０ａ，２０ｂを、配線１２上に搭載する接着部材としては、鉛フリー半田（例えば、錫（Ｓｎ）−銀（Ａｇ）系半田）で構成された半田層が適用される。
更に、半導体装置１にあっては、夫々の配線１２から支持基板１０の主面の端部まで電極端子１２ｐを延出し、更に、これらの電極端子１２ｐに、棒状の入出力端子５０（材質は銅）を電気的に接続している。
そして、支持基板１０上に搭載された半導体素子２０ａ，２０ｂ，２１、配線１２、配線支持基材３０並びに導電性金属膜４１，４２等は、エポキシ系の樹脂６０により完全に封止されている。
尚、図（Ａ）に於いては、半導体装置１の内部の構造を明確にするために、樹脂６０を表示していない。
このような構成により、半導体装置１は、コンパクト形状且つ低価格のマルチチップパワーデバイスとして機能する。
続いて、図１に示す半導体装置１の構造をより深く理解するために、半導体装置１の断面模式図を用いて、当該半導体装置１の構造を説明する。
尚、以下に示す全ての図に於いては、図１と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図２は第１の実施の形態に係る半導体装置の要部断面模式図である。この図２には、樹脂６０並びに入出力端子５０等は、特に表示せず、半導体装置１の特徴的な形態を拡大させた図が示されている。また、この図２に示す素子としては、半導体素子２０ａ，２１のみが示されている。
上述したように、半導体装置１にあっては、支持基板１０を基体としている。
また、支持基板１０の主面には、複数の配線１２ａ，１２ｂ，１２ｃ，１２ｄが選択的に配置されている。このような配線１２ａ，１２ｂ，１２ｃ，１２ｄは、他の配線等を通じて、上述した入出力端子５０との電気的接続が確保されている。或いは、必要に応じて、支持基板１０内部に配線、ビア等を配設し、これらと導通させてもよい。
また、半導体装置１にあっては、配線１２ａ上に、鉛フリーの半田層１１を介し半導体素子２０ａを実装している。従って、半導体素子２０ａのドレイン電極と配線１２ａとが、半田層１１を介して電気的に接続されている。
また、制御用ＩＣチップである半導体素子２１は、接着部材（図示しない）を介し、支持基板１０の主面上に搭載されている。そして、半導体素子２１の電極パッド２１ｐと、配線１２ｃ，１２ｄとは、金（Ａｕ）製の金属ワイヤ２２を介して、電気的に接続されている。
また、半導体装置１にあっては、半導体素子２０ａ、配線１２ａ，１２ｂの上方に、上述した配線支持基材３０を配置している。
そして、配線支持基材３０の上面に、導電性金属膜４１，４２が固着・配設されている（導電性金属膜４２については、図２では不図示）。
また、導電性金属膜４１が配置されている配線支持基材３０の主面とは反対側の主面に、半田層４１ａ，４１ｂが配設されている。
そして、半田層４１ａの一方の端は、配線支持基材３０内に設けられた貫通孔（スルーホール）３０ｔａを通じて、導電性金属膜４１に接合している。また、半田層４１ａのもう一方の端は、配線１２ｂに接合している。従って、導電性金属膜４１と配線１２ｂとは、半田層４１ａを通じて、電気的に接続されている。
また、半田層４１ｂに於いては、その一方の端が配線支持基材３０内に設けられた貫通孔（スルーホール）３０ｔｂを通じて、導電性金属膜４１に接合している。また、半田層４１ｂのもう一方の端は、半導体素子２０ａの主電極（ソース電極）に導通する電極パッド２０ａｅに接合している。従って、導電性金属膜４１と半導体素子２０ａの主電極（ソース電極）とは、半田層４１ｂを通じて、電気的に接続されている。
このような導電性金属膜４１、半田層４１ａ，４１ｂの配置により、半導体素子２０ａに設けられた電極パッド２０ａｅと、隣接する配線１２ｂとが、電気的に接続されている。
尚、図２に図示しなかった半導体素子２０ｂの周辺に於いても、上述した半導体素子２０ａの周辺と同様の構成をしている。
また、半導体装置１にあっては、夫々の半田層４１ａ，４１ｂの体積または高さを調節することにより導電性金属膜４１と支持基板１０の主面とが平行状態にある。
また、導電性金属膜４１が半田層４１ａ，４１ｂと当接する接触面には、鍍金膜を形成させてもよい（図示しない）。例えば、当該接触面に、その下層からニッケル（Ｎｉ）膜、金（Ａｕ）膜、またはニッケル（Ｎｉ）膜、錫（Ｓｎ）膜の順に、鍍金膜を形成させてもよい。
次に、半導体装置１の形態の一部を変形させた変形例について説明する。
最初に、上述した支持基板１０を、上述した絶縁膜被覆金属配線板に代替させた半導体装置２について説明する。
＜第１の実施の形態の変形例＞
図３は第１の実施の形態の変形例に係る半導体装置の要部断面模式図である。この図３には、上述した樹脂６０並びに入出力端子５０等は、特に表示せず、半導体装置２の特徴的な形態が示されている。また、この図３に示す素子としては、半導体素子２０ａ，２１のみが示されている。
図示するように、半導体装置２に於いては、上述した支持基板１０に代えて、コア基板７０、コア基板７０の上下に配置された樹脂層７１、更に、絶縁膜７２で構成される絶縁膜被覆金属配線板７３を用いている。
ここで、当該コア基板７０は、１００μｍ〜１ｍｍの厚みを有し、その材質を、銅、アルミニウム、またはこれらの合金を主たる成分としている。
また、コア基板７０上には、上記の支持基板１０と、同材料で構成され、配線やビア等が配設された樹脂層７１が選択的に配置されている。
また、コア基板７０下に配置された絶縁膜７２は、上記セラミックまたは樹脂で構成されている。
そして、樹脂層７１が選択的に配置されていないコア基板７０の主面上には、半導体素子２０ａが半田層１１を介し、実装されている。更に、配線１２が配置されていない樹脂層７１上には、接着部材（図示しない）を介して、半導体素子２１が搭載されている。
このような半導体装置の構成によれば、半導体素子２０ａから発せられた熱は、半田層１１または樹脂層７１を通じ、確実に、コア基板７０に放熱させることができる。
尚、上述した絶縁膜被覆金属配線板７３に於いては、コア基板７０の両端を樹脂等で被覆したメタルコア基板、或いは、最下層に絶縁膜７２を配置しないメタルベース基板であってもよい。
また、このような支持基板は、上述した支持基板１０、絶縁膜被覆金属配線板７３のほか、リードフレーム基板を用いてもよい。
図４はリードフレーム基板の上面図である。この図では、リードフレーム基板の上方に形成させた半導体素子等の構成については略し、当該リードフレーム基板の上面が示されている。
図示するように、リードフレーム基板１５は、その外枠を支持基板１０と同様に矩形状とし、内部に於いて、リードフレームによる配線パターンを形成している。
そして、上述した半導体素子２０ａ，２０ｂを、例えば、矩形状に囲まれた素子搭載領域１５ａ，１５ｂに、半田層を介して搭載する（図示しない）。また、半導体素子２１に於いては、素子搭載領域１５ｃに、接着部材を介して接着する（図示しない）。
更に、半導体素子２０ａ，２０ｂ，２１の上方に、複数の導電性金属膜４１，４２を配設した配線支持基材３０を載置し、半田付けにより、半導体素子２０ａ，２０ｂ，２１に設けられた電極と、夫々の素子に対応する配線１２とを、導電性金属膜４１，４２を通じて、電気的に接続する。
このように、上述した半導体装置１にあっては、その支持基板をリードフレーム基板１５とすることもできる。
尚、このようなリードフレーム基板１５は、例えば、銅により構成された金属板を、選択的なエッチング加工、打ち抜き加工等により作製する。
＜第２の実施の形態＞
次に、半導体装置１，２の製造方法について説明する。
ここでは、半導体装置１を例に、その製造方法について説明する。尚、以下に示す製造方法は、半導体装置１の製造方法に限るものではなく、半導体装置２の製造にも転用できる。
図５乃至図１３は半導体装置の製造工程を説明する要部図である。
先ず、図５に示すように、複数の導電性金属膜、貫通孔等が配置された配線支持基材３０を準備する。ここで、図（Ａ）には、配線支持基材３０の主面（裏面側）が示され、図（Ｂ）には、図（Ａ）のａ−ｂ位置に於ける断面が示されている。
図示するように、帯状の配線支持基材３０を準備した後、当該配線支持基材３０の主面に、上述した導電性金属膜４１，４２を複数個、選択的に固着・配置する。ここで、図（Ａ）では、配線支持基材３０の裏面側が示されている都合上、導電性金属膜４１，４２の外周を投影させた形状が点線で示されている。
このような導電性金属膜４１，４２は、銅（Ｃｕ）等で構成された金属箔を、例えば、ラミネート法により配線支持基材３０の裏面側に固着させた後、ドライ式またはウェット式のエッチング処理により、形成させる。
尚、導電性金属膜４１，４２と配線支持基材３０とを接合させる接着部材としては、エポキシ系またはシリコン系樹脂で構成された接着材を用いる。
続いて、導電性金属膜４１，４２を配置させた配線支持基材３０の反対側の配線支持基材３０の主面に、レーザー光を照射し、配線支持基材３０内を貫通する貫通孔（ビアホール）３０ｔａ，３０ｔｂを複数個、選択的に形成する。ここで、形成した貫通孔３０ｔａ，３０ｔｂの径は異なり、例えば、貫通孔３０ｔａは、貫通孔３０ｔｂより大なる径を有している。また、導電性金属膜４１を配置させた配線支持基材３０の反対側の配線支持基材３０には、小径の貫通孔３０ｔｂを格子状（例えば、３行３列）に複数個、形成する。尚、このような貫通孔形成は、上述したレーザー加工のほか、ドリル加工にて実施してもよい。
このような貫通孔３０ｔａ，３０ｔｂの形成により、配線支持基材３０の裏面側から導電性金属膜４１，４２の主面の一部が表出することになる。
更に、貫通孔３０ｔａ，３０ｔｂが形成されていない配線支持基材３０の主面には、同様にレーザー加工にて、貫通孔３０ａを形成する。この貫通孔３０ａは、上述した半導体素子２１の上面を表出させるためのものである。
そして、上述したように、これらの貫通孔３０ｔａ，３０ｔｂ内に、半田層の一部が充填される。
尚、この段階での配線支持基材３０の形状は、横長に連なった帯状であり、当該連続した配線支持基材３０に、上述した貫通孔３０ａ，３０ｔａ，３０ｔｂのパターンが周期的に形成されている。
次に、図６に示すように、配線支持基材３０に設けた貫通孔３０ｔａ，３０ｔｂ内に、上述した鉛フリーの半田材を、ディッピング法、印刷法、鍍金等の何れかの手段により、充填する。ここでは、貫通孔３０ｔａ，３０ｔｂから、半田材がやや漏出または突出する程度に、過剰に充填する。続いて、当該半田材に、リフロー処理を施す（図示しない）。
このようなリフロー処理により、配線支持基材３０の裏面側に、貫通孔３０ａ，３０ｔａ，３０ｔｂを通じて、導電性金属膜４１，４２に導通する複数の半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂが形成する。
尚、この段階で作製した、配線支持基材３０、貫通孔３０ａ，３０ｔａ，３０ｔｂ、導電性金属膜４１，４２並びに半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂで構成される基板を、以下、配線基板３１と称する。
また、図７（Ａ）には、半田ボール周辺部の拡大図が示されている。ここで、図７（Ａ）には、一例として、半田ボール４１ａｂ周辺部が図示されている。
図７（Ａ）に示すように、配線支持基材３０の主面に、導電性金属膜４１が固着・配置され、前記主面とは反対側の主面に、半田ボール４１ａｂが形成している。そして、当該半田ボール４１ａｂは、貫通孔３０ｔａを通じて、当該導電性金属膜４１に導通している。
また、配線基板３１にあっては、半田ボールに導通させる導電性金属膜４１，４２を、配線支持基材３０の主面の一方のみに配置するとは限らない。
例えば、セミアディティヴ法にて、導電性金属膜４１，４２が配置された配線支持基材３０の主面の反対側の主面にも、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂに導通する、別の導電性金属膜を配置してもよい。
具体的には、図７（Ｂ）に示すように、導電性金属膜４１を配線支持基材３０の主面に、上記の如くパターン形成した後、レーザー加工にて、貫通孔３０ｔａを形成する。
そして、チタン（Ｔｉ）／銅またはクロム（Ｃｒ）／銅等で構成されるシード層４１ｓを、貫通孔３０ｔａから表出した導電性金属膜４１に形成させる。このようなシード層４１ｓは、例えば、スパッタ法により形成する。
次に、ラミネート法にて、ドライフィルムを導電性金属膜４１が配置されていない側の配線支持基材３０の主面に接着した後、マスクの位置合わせを行い、露光・現像にて、当該ドライフィルムに所定のパターンを形成させる。
そして、鍍金により、導電性金属膜４３（材質は銅）を、配線支持基材３０の主面並びに貫通孔３０ｔａ内壁に形成する。
更に、当該内壁に形成させた導電性金属膜４３に、上記の如く、半田ボール４１ａｂを形成する。
このような構成によれば、導電性金属膜４１，４３は、互いに導通し、導電性金属膜４１，４３を配線支持基材３０の両面にて引き回せることが可能になる。従って、配線支持基材３０に配置する導電性金属膜４１，４３の引き回しの自由度が増加する。また、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂの略下半分を導電性金属膜４３に接合・埋設していることから、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂの導電性金属膜に対する密着性が増加する。
このように、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂに導通する導電性金属膜を、配線支持基材３０の両面に形成させてもよい。
更に、配線基板３１にあっては、異なる径の半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂを配設している。
例えば、図６に示すように、半田ボール４１ａｂ，４２ａｂは、半田ボール４１ｂｂ，４２ｂｂより大なる径を有している。具体的には、導電性金属膜４１に、大径の半田ボール４１ａｂと、格子状（例えば、３行３列）に配列した、小径の半田ボール４１ｂｂが形成されている。また、導電性金属膜４２には、大径の半田ボール４２ａｂと、小径の半田ボール４２ｂｂが形成されている。
このような径の異なる半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂは、径の異なる貫通孔３０ｔａ，３０ｔｂ内に半田材を充填させ、リフロー処理を実施することにより得る。即ち、貫通孔３０ｔａ，３０ｔｂの径、半田材の供給量、リフロー条件を調整することにより、所望の半田ボール径にする。
尚、径の異なる半田ボールを配線基板３１に配設する理由については後述する。
次に、図８に示すように、支持基板１０が縦横に連続した基板を準備する。この段階で、各支持基板１０のユニットには、既に、配線１２が選択的に配置されている。このような選択的配置は、例えば、鍍金、選択的エッチングにより行う。
但し、後述する樹脂封止装置に設置された金型の容量により、必要に応じて、連続する支持基板１０の個数を調節してもよい。
また、上述した、半導体装置２を製造する場合には、この段階に於いて、連続した絶縁膜被覆金属配線板７３を準備する。或いは、必要に応じて、リードフレーム基板１５を用いてもよい。
そして、支持基板１０上の半導体素子２１搭載領域に、エポキシ系またはシリコン系の接着部材を塗布する（図示しない）。
次に、図９に示すように、半導体素子２１を支持基板１０上に搭載（マウント）し、支持基板１０上に、半導体素子２１を固着する。更に、半導体素子２１に配設された電極と、半導体素子２１の周辺に位置する配線１２とを、金製の金属ワイヤ２２にて導通させる（ワイヤボンディング完了）。
そして、支持基板１０上の半導体素子２０ａ，２０ｂ搭載領域に、ディスペンス法にてペースト状の半田材を配置する（図示しない）。
続いて、図１０に示すように、上記の半田材上に、半導体素子２０ａ，２０ｂを載置する。
そして、配線１２の被接合部分、半導体素子２０ａ，２０ｂのソース電極に導通する電極パッド２０ａｅ，２０ｂｅ、半導体素子２０ａ，２０ｂの制御電極に導通する電極パッド２０ａｇ，２０ｂｇ上に、ペースト状の半田材をディスペンス法にて配置する（図示しない）。
尚、半田材上に、半導体素子２０ａ，２０ｂを載置させた直後に、一旦、リフロー処理を施し、半導体素子２０ａ，２０ｂを支持基板１０に固着させてもよいが、本実施の形態では、この段階でのリフロー処理を行わない。
また、図５乃至７に示す工程に於いては、図８乃至１０に示す工程を完了させてから実施してもよく、これらの工程の時系列は問わない。
次に、図１１に示すように、配線基板３１を、配線１２、半導体素子２０ａ，２０ｂ上に載置する。当該載置により、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂの直下に、半導体素子２０ａ，２０ｂの電極や配線１２が位置・接触する。
続いて、当該載置させた状態を維持し、支持基板１０、配線基板３１等を加熱炉内に設置する（図示しない）。そして、当該支持基板１０、配線基板３１等に、例えば、２６０℃、１０秒のリフロー処理を施す。この処理により、半田ボール４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂが溶融・固化し、図１，２に示すような半田層４１ａ，４１ｂ，４２ａ，４２ｂが形成する。
ここで、格子状に配列した半田ボール４１ｂｂに於いては、上記のリフロー処理により互いに結合する。そして、半導体素子２０ａ，２０ｂの電極パッド２０ａｅ，２０ｂｅ上にて、バルク状の半田層４１ｂが形成される。
また、半田ボール４１ａｂに於いても、隣接する半田ボール４１ａｂ同士が結合し、バルク状の半田層４１ａが形成する。
このような方法により、半導体素子２０ａ，２０ｂに配設された夫々の電極と配線１２とが、導電性金属膜４１，４２並びに半田層４１ａ，４１ｂ，４２ａ，４２ｂを通じて一括して電気的に接続される。
また、上記のリフロー処理の際には、半導体素子２０ａ，２０ｂの裏面側（ドレイン電極）と、その下地の配線１２とが、図１，２に示す半田層１１を介し、電気的に接続される。
また、上述した如く、半田ボール４１ｂｂ，４２ｂｂの径は、半田ボール４１ａｂ，４２ａｂの径より小径であることから、リフロー後に於いても、半田層４１ｂ，４２ｂの高さは、半田層４１ａ，４２ａの高さよりも低くなる。その結果、導電性金属膜４１，４２と、支持基板１０とは、平行状態を維持する（図１，２参照）。
また、導電性金属膜４１には、バルク状の半田層４１ａ，４１ｂが接合されている。従って、パワー半導体である半導体素子２０ａ，２０ｂの通電経路として、導電性金属膜４１と、当該半田層４１ａ，４１ｂとを用いれば、当該半導体素子２０ａ，２０ｂの主電極に通電する大電流を、導電性金属膜４１並びに半田層４１ａ，４１ｂを通じて、安定して通電させることができる。
次に、図１２に示すように、支持基板１０の主面の端部に配設された電極端子１２ｐに、棒状の入出力端子５０を電気的に接続する。即ち、リフロー処理を施し、電極端子１２ｐに、入出力端子５０の端を半田付けする。
続いて、樹脂封止装置に備えられた金型内に、入出力端子５０を備えた支持基板１０等を設置する（図示しない）。
そして、図１３に示すように、支持基板１０に配置された配線１２、半導体素子２０ａ，２０ｂ，２１、配線支持基材３０並びに導電性金属膜４１，４２等を、樹脂６０により封止する。
尚、このような樹脂封止は、トランスファモールド法、ポッティング法、ディッピング法、キャスティング法、流動浸漬手法のほか、圧縮成形モールド、または印刷成形法の何れか一つの手段にて実施する。また、このような樹脂６０中には、アルミナや酸化シリコンで構成された無機フィラーを含浸させてもよい。
封止後に於いては、連続した支持基板１０、配線支持基材３０並びに樹脂６０をダイシングラインＤＬに沿って分割し、個片化を行う。これにより、図１に示されるような、半導体装置１（マルチチップモジュール）が形成する。
このように、第２の実施の形態によれば、複数の導電性金属膜４１，４２にて、一括して、半導体素子２０ａ，２０ｂに配設された電極と、配線１２とを電気的に接続できる。その結果、マルチチップパワーデバイスなる半導体装置の生産性を格段に向上させることができる。
例えば、従来のアルミニウム配線を用いたワイヤボンディング法では、アルミニウム配線を１本ボンディングするのに、約１秒を要していた。従って、約２０本のボンディングワイヤを搭載した１つのマルチチップモジュールでは、ワイヤボンディングを完了させるのに、約２０秒を要していた。
従って、Ｍ個のマルチチップモジュールを作製する場合には、約２０×Ｍ秒の時間が当該ワイヤボンディングに費やされる。
しかし、本実施の形態によれば、Ｍ個のマルチチップモジュールに含まれる全ての素子に対し、僅か１０秒のリフロー処理で、その配線を完了させることができる。
従って、本実施の形態によれば、従来のワイヤボンディング工程で要されていた時間を、約２０×Ｍ分の１０（１０／（２０×Ｍ））に短縮させることができる。
また、半導体装置１，２では、導電性金属膜４１，４２を固着・支持させた配線基板３１を半導体素子２０ａ，２０ｂの直上に配置している。これにより、半導体装置の薄型化・小型化を図ることができる。
また、半導体素子（第１の半導体素子）２０ａ，２０ｂと、半導体素子（第２の半導体素子）２１の組み合わせについては、上述したパワー半導体素子、制御用ＩＣチップに限ることはない。
例えば、第１の半導体素子としては、半導体メモリであってもよく、第２の半導体素子としては、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、或いは半導体メモリの何れかであってもよい。また、第１の半導体素子、第２の半導体素子が共に、アナログＩＣチップであってもよい。
第１の実施の形態に係る半導体装置の要部図である。 第１の実施の形態に係る半導体装置の要部断面模式図である。 第１の実施の形態の変形例に係る半導体装置の要部断面模式図である。 リードフレーム基板の上面図である。 半導体装置の製造工程を説明する要部図である（その１）。 半導体装置の製造工程を説明する要部図である（その２）。 半導体装置の製造工程を説明する要部図である（その３）。 半導体装置の製造工程を説明する要部図である（その４）。 半導体装置の製造工程を説明する要部図である（その５）。 半導体装置の製造工程を説明する要部図である（その６）。 半導体装置の製造工程を説明する要部図である（その７）。 半導体装置の製造工程を説明する要部図である（その８）。 半導体装置の製造工程を説明する要部図である（その９）。
符号の説明
１，２ 半導体装置
１０ 支持基板
１１，４１ａ，４１ｂ，４２ａ，４２ｂ 半田層
１２，１２ａ，１２ｂ，１２ｃ，１２ｄ 配線
１２ｐ 電極端子
１５ リードフレーム基板
１５ａ，１５ｂ，１５ｃ 素子搭載領域
２０ａ，２０ｂ，２１ 半導体素子
２０ａｅ，２０ａｇ，２０ｂｅ，２０ｂｇ，２１ｐ 電極パッド
２２ 金属ワイヤ
３０ 配線支持基材
３０ａ，３０ｔａ，３０ｔｂ 貫通孔
３１ 配線基板
４１，４２，４３ 導電性金属膜
４１ａｂ，４１ｂｂ，４２ａｂ，４２ｂｂ 半田ボール
４１ｓ シード層
５０ 入出力端子
６０ 樹脂
７０ コア基板
７１ 樹脂層
７２ 絶縁膜
７３ 絶縁膜被覆金属配線板
ＤＬ ダイシングライン

Claims (21)

  1. 支持基板と、
    前記支持基板の主面に選択的に配置された複数の第１の配線と、
    前記支持基板上に搭載された少なくとも一つの第１の半導体素子と、
    前記支持基板上に搭載され、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子と、
    前記主面に対向するように配置された配線支持基材と、
    前記配線支持基材に支持された、複数の第２の配線と、
    前記第１の配線に導通すると共に、前記第２の配線に導通する第１の半田層と、
    前記第１の半導体素子の電極に導通すると共に、前記第２の配線に導通する第２の半田層と、
    を備えたことを特徴とする半導体装置。
  2. 前記支持基板がプリント配線板、セラミック配線板、シリコン配線板、絶縁膜被覆金属配線板、リードフレーム基板の何れかであることを特徴とする請求項１記載の半導体装置。
  3. 前記第２の配線が前記配線支持基材の主面に、選択的に配置させた金属膜であることを特徴とする請求項１記載の半導体装置。
  4. 前記第１の半田層並びに前記第２の半田層が前記第２の配線が配置された前記配線支持基材の第１の主面の反対側の第２の主面に配設され、前記第１の半田層並びに前記第２の半田層が前記配線支持基材を貫通し、前記第２の配線に導通していることを特徴とする請求項１記載の半導体装置。
  5. 前記第１の半田層の高さと、前記第２の半田層の高さとを調節することにより、前記第２の配線と、前記支持基板の主面とが平行状態にあることを特徴とする請求項１記載の半導体装置。
  6. 前記支持基板の前記主面の端部に、前記第１の配線に導通する複数の電極端子が延出され、夫々の前記電極端子に、棒状の入出力端子が電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  7. 連続した支持基板の主面に複数の第１の配線を選択的に配置する工程と、
    前記支持基板の主面に、少なくとも一つの第１の半導体素子と、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子を搭載する工程と、
    複数の第２の配線と、前記第２の配線に導通する複数の半田ボールが選択的に配置された配線支持基材を、前記第１の配線、前記第１の半導体素子の上に、前記半田ボールを介して載置する工程と、
    リフロー処理により、前記半田ボールを溶融させ、前記第１の半導体素子と前記第１の配線とを、前記第２の配線並びに半田層を通じて電気的に接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 前記配線支持基材の第１の主面に、複数の前記第２の配線を選択的に配置する工程と、
    前記第２の配線が配置されている前記第１の主面とは反対側の第２の主面の領域に、前記配線支持基材を貫通する、少なくとも一つの貫通孔を形成する工程と、
    前記貫通孔を通じて、前記第２の配線に導通する半田ボールを、前記第２の主面側に配設することを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記第１の配線に導通し、前記支持基板の主面の端に配置された電極端子に、入出力端子を電気的に接続することを特徴とする請求項７記載の半導体装置の製造方法。
  10. 前記入出力端子を接続後、前記第１の配線、前記第１の半導体素子、前記第２の半導体素子、前記第２の配線並びに前記半田層を、樹脂により封止することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記封止後、連続した前記支持基板、前記配線基板並びに前記樹脂を分割することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 支持基板と、
    前記支持基板の主面に選択的に配置された複数の第１の配線と、
    前記支持基板上に搭載された少なくとも一つの第１の半導体素子と、
    前記支持基板上に搭載され、前記第１の半導体素子を制御する少なくとも一つの第２の半導体素子と、
    を備えた半導体装置に配置する配線基板であって、
    前記第１の半導体素子の電極と、前記第１の配線とを電気的に接続する複数の金属膜を、配線支持基材の主面に選択的に配置したことを特徴とする配線基板。
  13. 前記配線支持基材の材質が、ポリイミド樹脂、液晶ポリマ樹脂、エポキシ樹脂、ガラス−エポキシ樹脂、ビスマレイミドトリアジン樹脂、ガラス−ビスマレイミドトリアジン樹脂、ポリエチレンテレフタレート樹脂、ポリフェニレンエーテル樹脂の少なくとも一つを含む有機材またはアルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）の少なくとも一つを含む無機材であることを特徴とする請求項１２記載の配線基板。
  14. 前記配線支持基材の厚みが１０〜５０μｍであることを特徴とする請求項１２または１３記載の配線基板。
  15. 前記金属膜が前記配線支持基材の第１の主面、または前記第１の主面並びに前記第１の主面とは反対側の第２の主面に選択的に配置されていることを特徴とする請求項１２記載の配線基板。
  16. 前記両面に配置された前記金属膜同士が導通していることを特徴とする請求項１５記載の配線基板。
  17. 前記金属膜の平面形状が矩形状またはＴ字状であることを特徴とする請求項１５または１６記載の配線基板。
  18. 前記金属膜の材質が銅（Ｃｕ）を主たる成分により構成されていることを特徴とする請求項１５乃至１７の何れか一項に記載の配線基板。
  19. 前記金属膜が配置された前記配線支持基材の前記第１の主面の反対側の第２の主面側に、前記金属膜に導通する、複数の半田ボールが配設されていることを特徴とする請求項１５記載の配線基板。
  20. 前記金属膜が配置された前記配線支持基材の第１の主面の反対側の第２の主面側に、前記金属膜に導通する第１の半田ボール並びに第２の半田ボールが配設され、前記第１の半田ボールの径が前記第２の半田ボールの径より大なることを特徴とする請求項１５記載の配線基板。
  21. 複数の前記第２の半田ボールが格子状に、前記配線支持基材の第２の主面側に配設されていることを特徴とする請求項２０記載の配線基板。
JP2008067251A 2008-03-17 2008-03-17 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5233340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008067251A JP5233340B2 (ja) 2008-03-17 2008-03-17 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008067251A JP5233340B2 (ja) 2008-03-17 2008-03-17 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009224549A true JP2009224549A (ja) 2009-10-01
JP5233340B2 JP5233340B2 (ja) 2013-07-10

Family

ID=41241025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067251A Expired - Fee Related JP5233340B2 (ja) 2008-03-17 2008-03-17 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5233340B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243905A (ja) * 2011-05-18 2012-12-10 Shindengen Electric Mfg Co Ltd パワーモジュールおよびその製造方法
JP2013069809A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体装置
WO2014054212A1 (ja) * 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183101A (ja) * 1992-01-06 1993-07-23 Mitsubishi Electric Corp マルチチップ型半導体装置
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
JP2002190498A (ja) * 2000-12-21 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及び電子部品実装体
JP2003031742A (ja) * 2001-07-16 2003-01-31 Rohm Co Ltd チップアレイモジュール
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
WO2007052199A1 (en) * 2005-11-01 2007-05-10 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP2007266435A (ja) * 2006-03-29 2007-10-11 Sumitomo Electric Ind Ltd 半導体装置および半導体パッケージ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH05183101A (ja) * 1992-01-06 1993-07-23 Mitsubishi Electric Corp マルチチップ型半導体装置
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2001339041A (ja) * 2000-05-29 2001-12-07 Toshiba Digital Media Engineering Corp 半導体装置及び半導体装置の製造方法
JP2002190498A (ja) * 2000-12-21 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及び電子部品実装体
JP2003031742A (ja) * 2001-07-16 2003-01-31 Rohm Co Ltd チップアレイモジュール
JP2004228403A (ja) * 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
WO2007052199A1 (en) * 2005-11-01 2007-05-10 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
JP2007266435A (ja) * 2006-03-29 2007-10-11 Sumitomo Electric Ind Ltd 半導体装置および半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243905A (ja) * 2011-05-18 2012-12-10 Shindengen Electric Mfg Co Ltd パワーモジュールおよびその製造方法
JP2013069809A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体装置
WO2014054212A1 (ja) * 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5233340B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
US20120021541A1 (en) Light emitting device and method of fabricating the same
US8994168B2 (en) Semiconductor package including radiation plate
WO2006132151A1 (ja) インタポーザおよび半導体装置
KR20090050751A (ko) 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
US20050116322A1 (en) Circuit module
CN101673790A (zh) 发光二极管及其制造方法
JP5233341B2 (ja) 半導体装置及び半導体装置の製造方法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2003007918A (ja) 回路装置の製造方法
JP5262552B2 (ja) 半導体装置の製造方法及び半導体装置
JP5326481B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003007916A (ja) 回路装置の製造方法
JP5233340B2 (ja) 半導体装置及び半導体装置の製造方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP5233337B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
TWI430418B (zh) 引線架及其製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5233339B2 (ja) 半導体装置及び半導体装置の製造方法
JP5233336B2 (ja) 半導体装置及び半導体装置の製造方法
JP5233338B2 (ja) 半導体装置及び半導体装置の製造方法
JP5182008B2 (ja) 半導体装置の製造方法
JP3826458B2 (ja) ダイボンディング材を接着する方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees