JP2013069809A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013069809A
JP2013069809A JP2011206551A JP2011206551A JP2013069809A JP 2013069809 A JP2013069809 A JP 2013069809A JP 2011206551 A JP2011206551 A JP 2011206551A JP 2011206551 A JP2011206551 A JP 2011206551A JP 2013069809 A JP2013069809 A JP 2013069809A
Authority
JP
Japan
Prior art keywords
electrode
flexible substrate
semiconductor device
conductive member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011206551A
Other languages
English (en)
Other versions
JP5742623B2 (ja
Inventor
Satoru Sasaki
悟 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011206551A priority Critical patent/JP5742623B2/ja
Publication of JP2013069809A publication Critical patent/JP2013069809A/ja
Application granted granted Critical
Publication of JP5742623B2 publication Critical patent/JP5742623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造工程の簡略化が図られた半導体装置を提供する。
【解決手段】半導体装置は、第1の電極11aおよび信号電極11cが設けられた半導体素子11と、第1の電極11aに接合される導電部材(リードフレーム14)と、少なくとも信号配線15aが形成されると共に、導電部材(リードフレーム14)を第1の電極11aに接合する際に、信号配線15aが信号電極11cに接合するように、導電部材(リードフレーム14)に取り付けられているフレキシブル基板15とを備える。これにより、フレキシブル基板15の接合に際して、導電部材(リードフレーム14)の位置決めを通じてフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。
【選択図】図1

Description

本発明は、半導体素子にフレキシブル基板を取り付けてなる半導体装置に関する。
従来、半導体装置としては、例えば特開2006−332579号公報に開示されるように、車両用インバータのパワーモジュールとして用いられるものが知られている。図4は、同公報に開示された装置の一例を示している。この装置は、図4(a)に示すように、制御ICチップ101を搭載したフレキシブル基板102のリード部103をIGBT素子104(半導体素子)の制御電極に接続してなる信号配線を有している。この装置では、図4(a)の一部Pを拡大した図4(b)に示すように、IGBT素子104に対するフレキシブル基板102(のリード部103)の接触が、フレキシブル基板102に挿入された付勢部材105の弾性による圧接によって確保されている。
特開2006−332579号公報
しかし、このような半導体装置では、フレキシブル基板102の可撓性に起因して、付勢部材105の弾性による圧接の管理が難しいので、半導体素子に対するフレキシブル基板の位置決めが不適切になるなど、半導体装置の製造工程が困難となり易い。
そこで、本発明は、製造工程の簡略化が図られた半導体装置を提供しようとするものである。
本発明のある態様によれば、第1の電極および信号電極が設けられた半導体素子と、第1の電極に接合される導電部材と、少なくとも信号配線が形成されると共に、導電部材を第1の電極に接合する際に、信号配線が信号電極に接合するように、導電部材に取り付けられているフレキシブル基板と、を備える半導体装置が提供される。
かかる構成によれば、フレキシブル基板は、少なくとも信号配線が形成されると共に、導電部材を第1の電極に接合する際に、信号配線が信号電極に接合するように、導電部材に取り付けられている。これにより、フレキシブル基板の接合に際して、導電部材の位置決めを通じてフレキシブル基板の位置決めが可能となり、半導体素子に対してフレキシブル基板を容易に位置決めできる。よって、半導体装置の製造工程を簡略化できる。
また、半導体装置が、導電部材を介して第1の電極に接合される第1の電極端子をさらに備え、導電部材が、第1の電極および第1の電極端子に接合されるリードフレームであってもよい。かかる構成によれば、導電部材が、第1の電極および第1の電極端子に接合されるリードフレームであるので、フレキシブル基板を単独で接合する場合のように別途の加圧・加熱部材を用いなくても、リードフレームを加圧・加熱部材としてフレキシブル基板を接合できる。
また、半導体装置が、少なくとも半導体素子の周囲を封止する封止樹脂部をさらに備え、信号電極に接合される信号配線が形成されたフレキシブル基板の一端が、封止樹脂部の一端から露出してもよい。かかる構成によれば、信号電極に接合される信号配線が形成されたフレキシブル基板の一端が封止樹脂部の一端から露出するので、半導体素子から半導体装置の外部に至る信号配線をフレキシブル基板に一体化できる。
また、第1の電極端子の電位が、フレキシブル基板に実装された実装部品の基準電位に等しくてもよい。かかる構成によれば、第1の電極端子の電位が、フレキシブル基板に実装された実装部品の基準電位に等しいので、実装部品のノイズ耐性を向上できる。
また、半導体装置が、第1の電極に接合される第1の電極端子をさらに備え、導電部材が、第1の電極に接合される第1の電極端子であってもよい。かかる構成によれば、フレキシブル基板は、導電部材である第1の電極端子を第1の電極に接合する際に、信号配線が信号電極に接合するように第1の電極端子に取り付けられている。このため、フレキシブル基板の接合に際して、第1の電極に対する第1の電極端子の位置決めを通じて、信号電極に対するフレキシブル基板の位置決めが可能となり、半導体素子に対してフレキシブル基板を容易に位置決めできる。
また、導電部材が、第1の電極に接合されるリードフレームであってもよい。かかる構成によれば、フレキシブル基板は、導電部材であるリードフレームを第1の電極に接合する際に、信号配線が信号電極に接合するようにリードフレームに取り付けられている。このため、フレキシブル基板の接合に際して、第1の電極に対するリードフレームの位置決めを通じて、信号電極に対するフレキシブル基板の位置決めが可能となり、半導体素子に対してフレキシブル基板を容易に位置決めできる。
また、導電部材には、半導体素子と導電部材との間にフレキシブル基板を配置するための空間を形成するために、第1の電極の側に突出した凸部が設けられてもよい。かかる構成によれば、半導体素子と導電部材との間にフレキシブル基板を配置するための空間を形成するために、第1の電極の側に突出した凸部が設けられるので、半導体素子に対してフレキシブル基板を容易に接合できる。
以上説明したように、本発明によれば、製造工程の簡略化が図られた半導体装置を提供することができる。
本発明の実施形態に係る半導体装置を示す断面図である。 半導体装置の第1の変形例を示す断面図である。 半導体装置の第2の変形例を示す断面図である。 フレキシブル基板を用いた従来の半導体装置を示す断面図である。
まず、図1を参照して、本発明の実施形態に係る半導体装置について説明する。図1は、本発明の実施形態に係る半導体装置を示す断面図である。
本発明の実施形態に係る半導体装置は、例えば車両用インバータに用いられるパワーモジュールである。図1に示すように、半導体装置は、半導体素子11と、第1および第2の電極端子12、13と、リードフレーム14と、フレキシブル基板15と、封止樹脂部16とを含む。
半導体素子11は、パワーデバイスとも称され、シリコン、炭化珪素、窒化ガリウムなどの半導体からなる。半導体素子11は、第1の電極11aおよび信号電極11c(信号パッドとも称する)を設けた第1の面(図1では上面)と、第2の電極11bを設けた第2の面(図1では下面)とを有する。
第1および第2の電極端子12、13は、出力電極とも称され、銅、タングステン、モリブデンなどで構成された金属板からなるが、他の金属材料で構成されてもよい。第1および第2の電極端子12、13には、配線端子12a、13aの一端がそれぞれに接続される。第1の電極端子12(N電極)は、接合部17cを介してリードフレーム14の上面に接合される。第2の電極端子13(P電極)は、接合部17bを介して半導体素子11の第2の電極11bに接合されて半導体素子11と電気的に接続される。
リードフレーム14は、第1の電極11aに接合される導電部材として機能する。リードフレーム14は、半導体パッケージの内部配線として使われる薄板の金属であり、外部配線との橋渡しの役目を果たす。リードフレーム14は、プリント回路基板15よりも高い剛性を伴う。リードフレーム14は、その一端が半導体装置の中央に位置し、その他端が半導体装置の側端に位置する。リードフレーム14の一端は、その上面が接合部17cを介して第1の電極端子12の下面に接合されて第1の電極端子12と電気的に接続されると共に、その下面が接合部17aを介して半導体素子11の第1の電極11aに接合されて半導体素子11と電気的に接続される。よって、リードフレーム14は、半導体素子11と第1の電極端子12とを電気的に接続する。
リードフレーム14には、その下面に接着手段(不図示)などを介してフレキシブル基板15が取り付けられる。リードフレーム14の一端は、半導体素子11側に突出した凸部14aを有しており、半導体素子11と第1の電極端子12との間にフレキシブル基板15を配置するための空間を形成する。よって、リードフレーム14の凸部14aは、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する。
フレキシブル基板(FPC基板)15は、プリドライバICなどの実装部品15bを実装すると共に、少なくとも半導体素子11に接続される信号配線15aが形成される。フレキシブル基板15は、その一端が半導体素子11の近傍に位置し、その他端が半導体装置の外部に位置して周辺の制御基板(不図示)に接続される。フレキシブル基板15は、その上面が接着手段などを介してリードフレーム14に取り付けられ、よって、リードフレーム14に一体化される。フレキシブル基板15の一端は、その下面が信号接合部17dを介して半導体素子11の信号電極11cに接合されて半導体素子11と電気的に接続される。
封止樹脂部16は、モールド材とも称され、エポキシモールド樹脂などの絶縁樹脂からなるが、他の絶縁材料で構成されてもよい。封止樹脂部16は、少なくとも半導体素子11の周囲を封止し、図1に示す実施形態では、第1および第2の電極端子12、13の側面、および第1および第2の電極端子12、13の間の空間を封止する。なお、封止樹脂部16は、第1の電極端子12の上面および第2の電極端子13の下面をさらに封止してもよい。第1および第2の電極端子12、13に接続された配線端子12a、13aの他端と、フレキシブル基板15の他端とは、封止樹脂部16から露出する。なお、リードフレーム14の他端は、封止樹脂部16から露出してもよく、露出しなくてもよい。
半導体装置の製造に際して、フレキシブル基板15は、リードフレーム14を半導体素子11の第1の電極11aに接合する際に信号配線15aが半導体素子11の信号電極11cに接合するように、リードフレーム14に取り付けられている。すなわち、フレキシブル基板15は、リードフレーム14(の凸部14a)を第1の電極11aに接合する際に信号配線15aが信号電極11cに接合可能(電気的に接続可能)な位置に配置されるように、リードフレーム14に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対するリードフレーム14の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。フレキシブル基板15を単独で位置決めする場合、半導体素子11の近傍に位置決め用の隙間が必要となり半導体装置の大型化を招く場合があるが、リードフレーム14の位置決めを通じてフレキシブル基板15の位置決めが可能となるので、半導体装置の大型化を抑制できる。
また、半導体素子11の第1の電極11aに接合されるリードフレーム14にフレキシブル基板15が取り付けられているので、第1の電極11aに対するリードフレーム14の接合と、信号電極11cに対するフレキシブル基板15の信号配線15aの接合とをほぼ同時にできる。また、半導体素子11の信号電極11cに接合される信号配線15aがフレキシブル基板15に形成されるので、実装部品15bなどをフレキシブル基板15上で半導体素子11の直近に配置可能となり信号配線15aの寄生インダクタンスを低減できる。
さらに、フレキシブル基板15が取り付けられたリードフレーム14が半導体素子11の第1の電極11aおよび第1の電極端子12に接合されるので、フレキシブル基板15を単独で接合する場合のように別途の加圧・加熱部材を用いなくても、リードフレーム14を加圧・加熱部材としてフレキシブル基板15を接合できる。また、半導体素子11の信号電極11cに接合される信号配線15aが形成されたフレキシブル基板15の一端が封止樹脂部16の一端から露出するので、半導体素子11から半導体装置の外部に至る信号配線15aをフレキシブル基板15に一体化できる。また、第1の電極端子12の電位がフレキシブル基板15に実装された実装部品15bの基準電位に等しいので、実装部品15bのノイズ耐性を向上できる。
つぎに、図2および図3を参照して、半導体装置の第1および第2の変形例について説明する。図2および図3は、半導体装置の第1および第2の変形例をそれぞれに示す断面図である。
図2に示すように、第1の変形例に係る半導体装置では、図1に示した半導体装置において、リードフレーム14に代えて、第1の電極端子22が導電部材として機能する。つまり、第1の電極端子22は、フレキシブル基板15を取り付けると共に、半導体素子11の第1の電極11aに接合される。第1の電極端子22は、プリント回路基板15よりも高い剛性を伴う。なお、第1の電極端子22には、配線端子22aの一端が接続される。
第1の電極端子22の下面には、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する凸部22bが設けられる。よって、半導体装置では、第2の電極端子13が接合部17bを介して半導体素子11の第2の電極11bに接合され、第1の電極端子22の凸部22bが接合部17eを介して半導体素子11の第1の電極11aに接合される。よって、半導体素子11は、第1および第2の電極端子22、13と電気的に接続される。そして、フレキシブル基板15は、フレキシブル基板15を半導体素子11の第1の電極11aに接合する際に、配線回路15aが半導体素子11の信号電極11cに接合するように、第1の電極端子22の(凸部22b以外の)下面に取り付けられている。よって、第1の電極端子22に取り付けられたフレキシブル基板15は、信号接合部17dを介して半導体素子11と電気的に接続される。
半導体装置の製造に際して、フレキシブル基板15は、第1の電極端子22(の凸部22b)を半導体素子11の第1の電極11aに接合する際に、信号配線15aが半導体素子11の信号電極11cに接合するように第2の電極端子22に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対する第2の電極端子22の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。
図3に示すように、第2の変形例に係る半導体装置は、半導体素子11の第1の電極11aに接合される第1の電極端子12、22を有していない半導体装置である。第2の変形例に係る半導体装置では、図2に示した半導体装置において、第2の電極端子22に代えて、リードフレーム24が導電部材として機能する。つまり、リードフレーム24は、フレキシブル基板15を取り付けると共に、半導体素子11の第1の電極11aに接合される。リードフレーム24は、プリント回路基板15よりも高い剛性を伴う。
リードフレーム24の下面には、フレキシブル基板15の配置空間を確保するためのスペーサとして機能する凸部24aが設けられる。よって、半導体装置では、第2の電極端子13が接合部17bを介して半導体素子11の第2の電極11bに接合され、リードフレーム24の凸部24aが接合部17fを介して半導体素子11の第1の電極11aに接合される。よって、半導体素子11は、第2の電極端子13およびリードフレーム24と電気的に接続される。そして、フレキシブル基板15は、信号配線15aが接合部17dを介して半導体素子11の信号電極11cに接合されるようにリードフレーム24の(凸部24a以外の)下面に取り付けられている。よって、リードフレーム24に取り付けられたフレキシブル基板15は、信号接合部17dを介して半導体素子11と電気的に接続される。
半導体装置の製造に際して、フレキシブル基板15は、リードフレーム24(の凸部24a)を半導体素子11の第1の電極11aに接合する際に、信号配線15aが半導体素子11の信号電極11cに接合するようにリードフレーム24に取り付けられている。このため、フレキシブル基板15の接合に際して、半導体素子11の第1の電極11aに対するリードフレーム24の位置決めを通じて、半導体装置の信号電極11cに対するフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。
以上説明したように、本発明の実施形態に係る半導体装置によれば、フレキシブル基板15は、少なくとも信号配線15aが形成されると共に、導電部材(リードフレーム14、24、第1の電極端子22)を第1の電極11aに接合する際に、信号配線15aが信号電極11cに接合するように、導電部材(リードフレーム14、24、第1の電極端子22)に取り付けられている。これにより、フレキシブル基板15の接合に際して、導電部材(リードフレーム14、24、第1の電極端子22)の位置決めを通じてフレキシブル基板15の位置決めが可能となり、半導体素子11に対してフレキシブル基板15を容易に位置決めできる。よって、半導体装置の製造工程を簡略化できる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明は、前述した実施形態に係る半導体装置に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
11…半導体素子、11a…第1の電極、11b…第2の電極、11c…信号電極、12、22…第1の電極端子、13…第2の電極端子、14、24…リードフレーム、15…フレキシブル基板、15a…信号配線、16…封止樹脂部、14a、22b、24a…凸部

Claims (8)

  1. 第1の電極および信号電極が設けられた半導体素子と、
    前記第1の電極に接合される導電部材と、
    少なくとも信号配線が形成されると共に、前記導電部材を前記第1の電極に接合する際に、前記信号配線が前記信号電極に接合するように、前記導電部材に取り付けられているフレキシブル基板と、
    を備える半導体装置。
  2. 前記導電部材を介して前記第1の電極に接合される第1の電極端子をさらに備え、
    前記導電部材が、前記第1の電極および前記第1の電極端子に接合されるリードフレームである、請求項1に記載の半導体装置。
  3. 少なくとも前記半導体素子の周囲を封止する封止樹脂部をさらに備え、
    前記信号電極に接合される前記信号配線が形成された前記フレキシブル基板の一端が、前記封止樹脂部の一端から露出する、請求項1または2に記載の半導体装置。
  4. 前記第1の電極端子の電位が、前記フレキシブル基板に実装された実装部品の基準電位に等しい、請求項2または3に記載の半導体装置。
  5. 前記第1の電極に接合される第1の電極端子をさらに備え、
    前記導電部材が、前記第1の電極に接合される前記第1の電極端子である、請求項1に記載の半導体装置。
  6. 前記導電部材が、前記第1の電極に接合されるリードフレームである、請求項1に記載の半導体装置。
  7. 前記導電部材には、前記半導体素子と前記導電部材との間に前記フレキシブル基板を配置するための空間を形成するために、前記第1の電極の側に突出した凸部が設けられる、請求項1〜6のいずれか一項に記載の半導体装置。
  8. 前記導電部材が前記フレキシブル基板よりも高い剛性を伴う、請求項1〜7のいずれか一項に記載の半導体装置。
JP2011206551A 2011-09-21 2011-09-21 半導体装置 Expired - Fee Related JP5742623B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011206551A JP5742623B2 (ja) 2011-09-21 2011-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011206551A JP5742623B2 (ja) 2011-09-21 2011-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069809A true JP2013069809A (ja) 2013-04-18
JP5742623B2 JP5742623B2 (ja) 2015-07-01

Family

ID=48475171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206551A Expired - Fee Related JP5742623B2 (ja) 2011-09-21 2011-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JP5742623B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038973A (ja) * 2012-08-20 2014-02-27 Hitachi Automotive Systems Ltd パワー半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6171649A (ja) * 1984-09-17 1986-04-12 Seiko Instr & Electronics Ltd Icパツケ−ジ
JPH04146659A (ja) * 1990-10-08 1992-05-20 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0897255A (ja) * 1994-09-29 1996-04-12 Origin Electric Co Ltd 電力用半導体装置
JPH10209363A (ja) * 1997-01-17 1998-08-07 Hitachi Cable Ltd 半導体装置製造方法およびリードフレーム
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置
JP2007201251A (ja) * 2006-01-27 2007-08-09 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法
JP2009224549A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法及び配線基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6171649A (ja) * 1984-09-17 1986-04-12 Seiko Instr & Electronics Ltd Icパツケ−ジ
JPH04146659A (ja) * 1990-10-08 1992-05-20 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0897255A (ja) * 1994-09-29 1996-04-12 Origin Electric Co Ltd 電力用半導体装置
JPH10209363A (ja) * 1997-01-17 1998-08-07 Hitachi Cable Ltd 半導体装置製造方法およびリードフレーム
JP2006005612A (ja) * 2004-06-17 2006-01-05 Shinko Electric Ind Co Ltd 撮像モジュール
JP2006332579A (ja) * 2005-04-28 2006-12-07 Mitsubishi Electric Corp 半導体装置
JP2007201251A (ja) * 2006-01-27 2007-08-09 Seiko Instruments Inc 半導体パッケージ及び半導体パッケージの製造方法
JP2009224549A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法及び配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038973A (ja) * 2012-08-20 2014-02-27 Hitachi Automotive Systems Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JP5742623B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
US9704844B2 (en) Method of manufacturing semiconductor device
JP2010016030A (ja) 電子部品
US20130026616A1 (en) Power device package module and manufacturing method thereof
EP2717310A1 (en) Semiconductor device and wiring substrate
WO2019053840A1 (ja) 電子モジュール及び電子モジュールの製造方法
US10163752B2 (en) Semiconductor device
JP5458517B2 (ja) 電子部品
US20130270706A1 (en) Semiconductor device
JP2009158999A (ja) 圧電デバイス
US20130249008A1 (en) Semiconductor device
JP5742623B2 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
JP5381251B2 (ja) 半導体装置
JP2008294219A (ja) 半導体装置及びその製造方法
US20210050286A1 (en) Lead frame wiring structure and semiconductor module
JP2022143167A (ja) 半導体装置
JP2012253118A (ja) 半導体装置
CN111354709A (zh) 半导体装置及其制造方法
JP2012248774A (ja) 半導体装置およびその製造方法
JP2016004792A (ja) 半導体装置とその製造方法および機器
WO2023162722A1 (ja) 半導体装置および半導体モジュール
JP5804762B2 (ja) 圧電デバイス
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
JP2009218783A (ja) 圧電デバイス
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R151 Written notification of patent or utility model registration

Ref document number: 5742623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees