JP2022165097A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2022165097A
JP2022165097A JP2021070300A JP2021070300A JP2022165097A JP 2022165097 A JP2022165097 A JP 2022165097A JP 2021070300 A JP2021070300 A JP 2021070300A JP 2021070300 A JP2021070300 A JP 2021070300A JP 2022165097 A JP2022165097 A JP 2022165097A
Authority
JP
Japan
Prior art keywords
paste material
circuit pattern
semiconductor device
die bonding
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021070300A
Other languages
English (en)
Other versions
JP7523406B2 (ja
Inventor
佳佑 江口
Keisuke Eguchi
寛之 益本
Hiroyuki Masumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021070300A priority Critical patent/JP7523406B2/ja
Priority to US17/578,799 priority patent/US12080692B2/en
Priority to DE102022105255.9A priority patent/DE102022105255A1/de
Priority to CN202210391309.2A priority patent/CN115223964A/zh
Publication of JP2022165097A publication Critical patent/JP2022165097A/ja
Application granted granted Critical
Publication of JP7523406B2 publication Critical patent/JP7523406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置において、パワー半導体チップに対する放熱性を確保し、かつ、小型化を実現することが可能な技術を提供することを目的とする。【解決手段】半導体装置は、金属板１と、金属板１上に設けられた絶縁パターン２と、絶縁パターン２上に設けられたパワー回路パターン３ａおよび信号回路パターン３ｂと、パワー回路パターン３ａ上に搭載されたパワー半導体チップ５ａ～５ｆと、信号回路パターン３ｂ上に搭載され、かつ、パワー半導体チップ５ａ～５ｆを制御する制御半導体チップ６ａ～６ｄとを備え、パワー半導体チップ５ａ～５ｆは、銅製の第１のダイボンド材４ａによりパワー回路パターン３ａと接合され、制御半導体チップ６ａ～６ｄは、第２のダイボンド材４ｂにより信号回路パターン３ｂと接合されている。【選択図】図２

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。
従来、パワー半導体チップと、パワー半導体チップを制御する制御半導体チップとを１モジュール化した半導体装置が製品化されている。このような半導体装置においてもさらなる小型化が求められている。
例えば、特許文献１には、パワー半導体チップおよび制御半導体チップが接合される回路パターンを、リードフレーム等の薄い金属板で構成した半導体装置が開示されている。回路パターンの厚みを薄くすることで、半導体装置の小型化を実現することが可能となっている。
特開２０１３－１４９７７９号公報
しかしながら、特許文献１に記載の半導体装置では、回路パターンがリードフレーム等の薄い金属板で構成されているため、回路パターンの熱伝導性が低下する。その結果、パワー半導体チップに対する放熱性が悪化するという問題があった。
そこで、本開示は、半導体装置において、パワー半導体チップに対する放熱性を確保し、かつ、小型化を実現することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、金属板と、前記金属板上に設けられた絶縁パターンと、前記絶縁パターン上に設けられた回路パターンと、前記回路パターン上に搭載されたパワー半導体チップと、前記回路パターン上に搭載され、かつ、前記パワー半導体チップを制御する制御半導体チップとを備え、前記パワー半導体チップは、銅製の第１のダイボンド材により前記回路パターンと接合され、前記制御半導体チップは、第２のダイボンド材により前記回路パターンと接合されたものである。
本開示によれば、パワー半導体チップと回路パターンとの接合に銅製の第１のダイボンド材を用いたため、従来のはんだを用いた場合と比較して、パワー半導体チップに対する放熱性が向上する。その結果、回路パターンの薄厚化を行った場合にもパワー半導体チップに対する放熱性を確保することができる。これにより、パワー半導体チップに対する放熱性を確保し、かつ、半導体装置の小型化を実現することが可能となる。
実施の形態１に係る半導体装置の構造を示す上面図である。 図１のＡ－Ａ線断面図である。 実施の形態１に係る半導体装置の回路図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１の変形例１に係る半導体装置の製造方法を示す断面図である。 実施の形態１の変形例２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の構造を示す上面図である。 図７のＢ－Ｂ線断面図である。 実施の形態２の変形例における図８相当図である。 実施の形態２の変形例に係る半導体装置の製造方法を示す断面図である。
＜実施の形態１＞
＜半導体装置の構造＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置の構造を示す上面図である。図２は、図１のＡ－Ａ線断面図である。
図１と図２に示すように、半導体装置は、金属板１と、絶縁パターン２と、複数のパワー回路パターン３ａと、複数の信号回路パターン３ｂと、複数（例えば６つ）のパワー半導体チップ５ａ～５ｆと、複数（例えば４つ）の制御半導体チップ６ａ～６ｄと、Ｐ電極８と、Ｕ電極９と、Ｖ電極１０と、Ｗ電極１１と、Ｎ電極１２と、複数の信号端子１３と、複数のアルミワイヤ１４と、ケース１５とを備えている。
金属板１は、パワー半導体チップ５ａ～５ｆで発生した熱を放熱するための部材である。絶縁パターン２は、セラミックまたは樹脂などで構成され、金属板１の上面全体に設けられている。絶縁パターン２は１つであっても良いし、複数に分割されていても良い。なお、金属板１と絶縁パターン２ははんだを介して接合されていても良い。
複数のパワー回路パターン３ａは、絶縁パターン２の上面におけるパワー側（図１の紙面における下側）に設けられている。複数の信号回路パターン３ｂは、絶縁パターン２の上面における信号側（図１の紙面における上側）に設けられている。ここで、パワー回路パターン３ａと信号回路パターン３ｂが回路パターンに相当する。また、パワー回路パターン３ａと信号回路パターン３ｂとを区別しないときは、単に回路パターンともいう。
パワー半導体チップ５ａ～５ｆは、例えばスイッチング部と還流部が1チップ化されたＲＣ－ＩＧＢＴ（Reverse Conducting insulated gate bipolar transistor）であり、パワー回路パターン３ａ上に搭載されている。パワー半導体チップ５ａ～５ｆは、銅製の第１のダイボンド材４ａによりパワー回路パターン３ａと接合されている。
従来、パワー半導体チップとパワー回路パターンとの接合に材料コストの安いはんだが用いられていたが、本実施の形態では、パワー半導体チップ５ａ～５ｆに対する放熱性を向上させるために、銅製の第１のダイボンド材４ａが用いられている。
ここで、パワー半導体チップ５ａ～５ｆは、第１のＲＣ－ＩＧＢＴ５ａ～第６のＲＣ－ＩＧＢＴ５ｆともいう。図１では、パワー半導体チップ５ａ～５ｆは、第１のＲＣ－ＩＧＢＴ５ａ～第６のＲＣ－ＩＧＢＴ５ｆとして示されている。
なお、パワー半導体チップ５ａ～５ｆは、スイッチング部と還流部が分離されたＩＧＢＴチップとＤｉｏｄｅチップであっても良い。
また、金属板１と絶縁パターン２と回路パターンとは一体的に構成された樹脂絶縁基板であっても良い。この場合、樹脂絶縁基板の回路パターンとして、銅製の第１のダイボンド材４ａに対する接触熱抵抗が優れた銅製の回路パターンが採用されても良い。
制御半導体チップ６ａ～６ｄは、パワー半導体チップ５ａ～５ｆを制御する制御用の半導体チップであり、信号回路パターン３ｂ上に搭載されている。制御半導体チップ６ａ～６ｄは、第２のダイボンド材４ｂにより信号回路パターン３ｂと接合されている。第２のダイボンド材４ｂとして、はんだが用いられる。なお、制御半導体チップ６ａ～６ｄは、第１のＩＣチップ６ａ～第４のＩＣチップ６ｄともいう。
また、第２のダイボンド材４ｂとして、はんだに代えて、銅製のダイボンド材、銀ダイボンド材、またはシリコーン接着剤等の非導電性のダイボンド材が用いられても良い。
ケース１５は、金属板１、絶縁パターン２、パワー回路パターン３ａ、信号回路パターン３ｂ、パワー半導体チップ５ａ～５ｆ、および制御半導体チップ６ａ～６ｄの側面を囲むように形成されている。
Ｐ電極８、Ｕ電極９、Ｖ電極１０、Ｗ電極１１、およびＮ電極１２はケース１５のパワー側に設けられ、パワー回路パターン３ａとアルミワイヤ１４により接続されている。また、信号端子１３はケース１５の信号側に設けられ、信号回路パターン３ｂとアルミワイヤ１４により接続されている。
次に、図３を用いて、半導体装置の回路構成について説明を行う。図３は、実施の形態１に係る半導体装置の回路図である。なお、図３では、制御半導体チップ６ａ～６ｄは、第１のＩＣチップ６ａ～第４のＩＣチップ６ｄとして示されている。
図３に示すように、制御半導体チップ６ａ～６ｄは、出力相および上下アームが異なるパワー半導体チップ５ａ～５ｆを駆動させるために各相に対となるように設けられている。しかし、制御半導体チップ６ｄがパワー半導体チップ５ｄ～５ｆを駆動する回路構成となっているため、制御半導体チップ６ｄは１チップ化されている。
なお、制御半導体チップ６ｄは、パワー半導体チップ５ｄ～５ｆを個別に駆動するように３つの制御半導体チップで構成されていても良い。
＜半導体装置の製造方法＞
次に、図４を用いて、半導体装置の製造方法について説明を行う。図４（ａ）～（ｃ）は、実施の形態１に係る半導体装置の製造方法を示す断面図である。なお、図４（ａ）～（ｃ）ではパワー半導体チップ５ｂのみが示され、パワー半導体チップ５ａ，５ｃ～５ｆは示されていないが、これらは同じ方法で接合されるため、ここでは、パワー半導体チップ５ａ，５ｃ～５ｆの接合については説明を省略する。
先ず、絶縁パターン２上にパワー回路パターン３ａと信号回路パターン３ｂとを設けた金属板１が用意される。図４（ａ）に示すように、スクリーン印刷用のマスク１６がパワー回路パターン３ａ上に配置される。このとき、図示しないが、マスク１６は信号回路パターン３ｂ上にも配置されている。そして、スキージ１７を用いて、パワー回路パターン３ａにおけるマスク１６から露出する箇所に第１のペースト材１４ａが流し込まれる。また図示しないが、信号回路パターン３ｂにおけるマスク１６から露出する箇所に第２のペースト材が流し込まれる。
次に、図４（ｂ）に示すように、マスク１６が除去されることで、第１のペースト材１４ａの塗布と図示しない第２のペースト材の塗布が完了する。
ここで、第１のペースト材１４ａは、第１のダイボンド材４ａの硬化前の状態であり、具体的には銅ペースト材である。また、第２のペースト材は、第２のダイボンド材４ｂの硬化前の状態であり、具体的にははんだペースト材である。
次に、第１のペースト材１４ａ上にパワー半導体チップ５ｂが搭載される。また図示しないが、第２のペースト材上に制御半導体チップ６ａ～６ｄが搭載される。そして、加熱処理が行われ、第１のペースト材１４ａが硬化することで、図４（ｃ）に示すように、第１のダイボンド材４ａが形成され、第１のダイボンド材４ａによりパワー半導体チップ５ｂがパワー回路パターン３ａと接合される。また図示しないが、上記の加熱処理により第２のペースト材が硬化することで、第２のダイボンド材４ｂが形成され、第２のダイボンド材４ｂにより制御半導体チップ６ａ～６ｄが信号回路パターン３ｂと接合される。
上記では、第１のペースト材１４ａと第２のペースト材１４ｂについて同じ工程で加熱処理が行われた。しかし、第１のペースト材１４ａは銅ペースト材であり、第２のペースト材１４ｂははんだペースト材であるため、第２のペースト材１４ｂの硬化温度は第１のペースト材１４ａの硬化温度よりも低い。そのため、第１のペースト材１４ａと第２のペースト材１４ｂについて別の工程で加熱処理が行われても良い。
図５（ａ）～（ｆ）は、実施の形態１の変形例１に係る半導体装置の製造方法を示す断面図である。なお、図５（ａ）～（ｆ）ではパワー半導体チップ５ｂと制御半導体チップ６ｂのみが示され、パワー半導体チップ５ａ，５ｃ～５ｆおよび制御半導体チップ６ａ，６ｃ，６ｄは示されていないが、パワー半導体チップ５ａ～５ｆは同じ方法で接合され、また制御半導体チップ６ａ～６ｄは同じ方法で接合されるため、ここでは、パワー半導体チップ５ａ，５ｃ～５ｆおよび制御半導体チップ６ａ，６ｃ，６ｄの接合については説明を省略する。
図５（ａ）に示すように、スクリーン印刷用のマスク１６が回路パターン上に配置される。そして、スキージ１７を用いて、信号回路パターン３ｂにおけるマスク１６から露出する箇所に第２のペースト材１４ｂが流し込まれる。
次に、図５（ｂ）に示すように、マスク１６が除去されることで第２のペースト材１４ｂの塗布が完了する。
次に、第２のペースト材１４ｂ上に制御半導体チップ６ｂが搭載される。そして、第１のペースト材１４ａよりも低い温度で加熱処理が行われ、第２のペースト材１４ｂが硬化することで、図５（ｃ）に示すように、第２のダイボンド材４ｂが形成され、第２のダイボンド材４ｂにより制御半導体チップ６ｂが信号回路パターン３ｂと接合される。
次に、図５（ｄ）に示すように、スクリーン印刷用のマスク１６が回路パターン上に配置される。このとき、マスク１６は制御半導体チップ６ｂを覆うように配置される。そして、スキージ１７を用いて、パワー回路パターン３ａにおけるマスク１６から露出する箇所に第１のペースト材１４ａが流し込まれる。
次に、図５（ｅ）に示すように、マスク１６が除去されることで第１のペースト材１４ａの塗布が完了する。
次に、第１のペースト材１４ａ上にパワー半導体チップ５ｂが搭載される。そして、第２のペースト材１４ｂよりも高い温度で加熱処理が行われ、第１のペースト材１４ａが硬化することで、図５（ｆ）に示すように、第１のダイボンド材４ａが形成され、第１のダイボンド材４ａによりパワー半導体チップ５ｂがパワー回路パターン３ａと接合される。
上記の２つの製造方法では、第１のペースト材１４ａは上面が平面状となるように塗布されていた。しかし、第１のペースト材１４ａへのパワー半導体チップ５ｂの搭載時に、パワー半導体チップ５ｂが第１のペースト材１４ａに押し込まれるため、第１のペースト材１４ａの這い上がりが発生する場合があった。これを抑制するために、第１のペースト材１４ａの形付けが行われても良い。図６（ａ）～（ｅ）は、実施の形態１の変形例２に係る半導体装置の製造方法を示す断面図である。
なお、図６（ａ）～（ｅ）ではパワー半導体チップ５ｂのみが示され、パワー半導体チップ５ａ，５ｃ～５ｆは示されていないが、これらは同じ方法で接合されるため、ここでは、パワー半導体チップ５ａ，５ｃ～５ｆの接合については説明を省略する。また、制御半導体チップ６ａ～６ｄについては、図４（ａ）～（ｃ）の場合と同じ方法で接合されるため、これらの説明を省略する。
図６（ａ）に示すように、スクリーン印刷用のマスク１６がパワー回路パターン３ａ上に配置される。そして、スキージ１７を用いて、パワー回路パターン３ａにおけるマスク１６から露出する箇所に第１のペースト材１４ａが流し込まれる。
次に、図６（ｂ）に示すように、マスク１６が除去されることで第１のペースト材１４ａの塗布が完了する。
次に、図６（ｃ）に示すように、パワー回路パターン３ａ上に塗布された第１のペースト材１４ａ上に形付け用のマスク１８が配置される。マスク１８の上面視輪郭は、パワー回路パターン３ａ上に塗布された第１のペースト材１４ａの上面視輪郭と同じ大きさに形成されている。マスク１８の下面における外周部を除く部分、すなわち、マスク１８の下面における内周部には、上方に凹む凹み部１８ａが形成されている。凹み部１８ａが第１のペースト材１４ａ上に配置されることで、第１のペースト材１４ａが形付けられる。マスク１８が除去されることで、図６（ｄ）に示すように、第１のペースト材１４ａにおける外周部を除く部分、すなわち、第１のペースト材１４ａにおける内周部が上方に突出する形状となる。
次に、第１のペースト材１４ａ上にパワー半導体チップ５ｂが搭載される。このとき、図示しないが、パワー半導体チップ５ｂが第１のペースト材１４ａの上方に突出する部分に押し込まれる。第１のペースト材１４ａの上方に突出する部分よりも外周側の部分は下方に凹んでいるため、パワー半導体チップ５ｂが押し込まれることで、第１のペースト材１４ａの上面全体がフラットになる。その結果、第１のペースト材１４ａの這い上がりを抑制することができる。
次に加熱処理が行われ、第１のペースト材１４ａが硬化することで、図６（ｅ）に示すように、第１のダイボンド材４ａが形成され、第１のダイボンド材４ａによりパワー半導体チップ５ｂがパワー回路パターン３ａと接合される。
なお、実施の形態１の変形例２における第１のペースト材１４ａの形付けを、実施の形態１の変形例１に採用しても良い。
＜効果＞
以上のように、実施の形態１に係る半導体装置は、金属板１と、金属板１上に設けられた絶縁パターン２と、絶縁パターン２上に設けられたパワー回路パターン３ａおよび信号回路パターン３ｂと、パワー回路パターン３ａ上に搭載されたパワー半導体チップ５ａ～５ｆと、信号回路パターン３ｂ上に搭載され、かつ、パワー半導体チップ５ａ～５ｆを制御する制御半導体チップ６ａ～６ｄとを備え、パワー半導体チップ５ａ～５ｆは、銅製の第１のダイボンド材４ａによりパワー回路パターン３ａと接合され、制御半導体チップ６ａ～６ｄは、第２のダイボンド材４ｂにより信号回路パターン３ｂと接合されている。
したがって、パワー半導体チップ５ａ～５ｆとパワー回路パターン３ａとの接合に銅製の第１のダイボンド材４ａを用いたため、従来のはんだを用いた場合と比較して、パワー半導体チップ５ａ～５ｆに対する放熱性が向上する。その結果、パワー回路パターン３ａの薄厚化を行った場合にもパワー半導体チップ５ａ～５ｆに対する放熱性を確保することができる。これにより、パワー半導体チップ５ａ～５ｆに対する放熱性を確保し、かつ、半導体装置の小型化を実現することが可能となる。
また、金属板１と絶縁パターン２とパワー回路パターン３ａと信号回路パターン３ｂとは一体的に構成されている。
絶縁パターン２がセラミックにより構成されている場合、セラミックは変位に弱い脆性材料であり、半導体装置の駆動時に金属板１の変形に起因する影響を抑えるため、絶縁パターン２を複数に分ける場合があった。金属板１と絶縁パターン２とパワー回路パターン３ａと信号回路パターン３ｂとが一体的に構成された樹脂絶縁基板の場合、絶縁パターンが複数に分割されていなくても金属板１の変形に起因する影響を抑えることが可能となる。そのため、半導体装置における設計レイアウトの自由度が向上し、半導体装置のさらなる小型化を実現することが可能となる。
また、実施の形態１に係る半導体装置の製造方法は、パワー回路パターン３ａ上に第１のダイボンド材４ａの硬化前の状態である第１のペースト材１４ａと、信号回路パターン３ｂ上に第２のダイボンド材４ｂの硬化前の状態である第２のペースト材１４ｂとを塗布する工程（ａ）と、第１のペースト材１４ａ上にパワー半導体チップ５ａ～５ｆを搭載し、第２のペースト材１４ｂ上に制御半導体チップ６ａ～６ｄを搭載する工程（ｂ）と、第１のペースト材１４ａと第２のペースト材１４ｂとを硬化する工程（ｃ）とを備えている。
したがって、スクリーン印刷を行うことで、各相のパワー半導体チップ５ａ～５ｆに対する第１のペースト材１４ａの塗布を一括で行うことが可能となるため、半導体装置の生産性を向上させることができる。
また、実施の形態１の変形例１に係る半導体装置の製造方法は、信号回路パターン３ｂ上に、第２のダイボンド材４ｂの硬化前の状態である第２のペースト材１４ｂを塗布する工程（ｈ）と、第２のペースト材１４ｂ上に制御半導体チップ６ａ～６ｄを搭載する工程（ｉ）と、第２のペースト材１４ｂを硬化する工程（ｊ）と、パワー回路パターン３ａ上に、第１のダイボンド材４ａの硬化前の状態である第１のペースト材１４ａを塗布する工程（ｋ）と、第１のペースト材１４ａ上にパワー半導体チップ５ａ～５ｆを搭載する工程（ｌ）と、第１のペースト材１４ａを硬化する工程（ｍ）とを備え、第２のペースト材１４ｂの硬化温度は第１のペースト材１４ａの硬化温度よりも低い。
したがって、第２のペースト材１４ｂの硬化時間を第１のペースト材１４ａの硬化時間よりも短縮できるため、半導体装置の生産性を向上させることができる。
また、実施の形態１の変形例２に係る半導体装置の製造方法は、工程（ａ）と工程（ｂ）の間、または工程（ｋ）と工程（ｌ）の間に、第１のペースト材１４ａの外周部が内周部よりも下方に凹むように第１のペースト材１４ａの形付けを行う工程（ｎ）をさらに備えている。
第１のペースト材１４ａ上にパワー半導体チップ５ａ～５ｆが搭載されるとき、パワー半導体チップ５ａ～５ｆが第１のペースト材１４ａの上方に突出する部分に押し込まれる。第１のペースト材１４ａの上方に突出する部分よりも外周側の部分は下方に凹んでいるため、第１のペースト材１４ａの上面全体がフラットになる。その結果、第１のペースト材１４ａの這い上がりを抑制することができる。
＜実施の形態２＞
＜半導体装置の構造＞
次に、実施の形態２に係る半導体装置について説明する。図７は、実施の形態２に係る半導体装置の構造を示す上面図である。図８は、図７のＢ－Ｂ線断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図７と図８に示すように、実施の形態２では、半導体装置はさらに、信号回路パターン３ｂ上に搭載された容量性部品７ａ～７ｄを備えている。容量性部品７ａ～７ｄは、例えばコンデンサである。
容量性部品７ａ～７ｄは、銅製の第３のダイボンド材４ｃにより２つの信号回路パターン３ｂと接合され、それぞれ制御半導体チップ６ａ～６ｄと対となるように配置されている。ここで、第３のダイボンド材４ｃの厚みは、第１のダイボンド材４ａの厚みと同じである。また、容量性部品７ａ～７ｄは、アルミワイヤ１４によりパワー半導体チップ５ａ～５ｆと電気的に接続されている。
容量性部品７ａ～７ｄが設けられたことで、半導体装置の駆動時に電圧降下が起きた場合に容量性部品７ａ～７ｄからパワー半導体チップ５ａ～５ｆへ安定した電圧を供給することが可能となる。
なお、第１のダイボンド材４ａの厚みを第３のダイボンド材４ｃの厚みよりも厚く形成することも可能である。図９は、実施の形態２の変形例における図８相当図である。
図９に示すように、パワー半導体チップ５ｂ直下の第１のダイボンド材４ａの厚みを厚くすることで、半導体装置の放熱性をさらに向上させることが可能となる。
＜半導体装置の製造方法＞
次に、半導体装置の製造方法について説明を行う。図８に示すように、第３のダイボンド材４ｃの厚みが第１のダイボンド材４ａの厚みと同じ場合は、図４（ａ）～（ｃ）において、パワー半導体チップ５ａ～５ｆと同じ工程で、第３のダイボンド材４ｃの硬化前の状態である第３のペースト材が塗布され、容量性部品７ａ～７ｄが搭載された後、第３のペースト材１４ｃが硬化される。そのため、図８の場合については説明を省略する。
ここでは、図１０を用いて、図９に示した実施の形態２の変形例に係る半導体装置の製造方法について説明を行う。図１０（ａ）～（ｄ）は、実施の形態２の変形例に係る半導体装置の製造方法を示す断面図である。
なお、図１０（ａ）～（ｄ）ではパワー半導体チップ５ｂと容量性部品７ｂのみが示され、パワー半導体チップ５ａ，５ｃ～５ｆおよび容量性部品７ａ，７ｃ，７ｄは示されていないが、パワー半導体チップ５ａ～５ｆは同じ方法で接合され、また容量性部品７ａ～７ｄは同じ方法で接合されるため、パワー半導体チップ５ａ，５ｃ～５ｆの接合および容量性部品７ａ，７ｃ，７ｄの接合については説明を省略する。
図１０（ａ）に示すように、スクリーン印刷用のマスク１６が回路パターン上に配置される。そして、スキージ１７を用いて、信号回路パターン３ｂにおけるマスク１６から露出する箇所のうち、容量性部品７ｂが搭載される箇所に第３のペースト材１４ｃが流し込まれる。また図示しないが、信号回路パターン３ｂにおけるマスク１６から露出する箇所のうち、制御半導体チップ６ａ～６ｄが搭載される箇所に第２のペースト材が流し込まれる。そして、マスク１６が除去されることで第３のペースト材１４ｃの塗布と図示しない第２のペースト材の塗布が完了する。
次に、図１０（ｂ）に示すように、マスク１６よりも厚みの厚いスクリーン印刷用のマスク１６ａが回路パターン上に配置される。そして、スキージ１７を用いて、パワー回路パターン３ａにおけるマスク１６ａから露出する箇所に第１のペースト材１４ａが流し込まれる。そして、マスク１６ａが除去されることで第１のペースト材１４ａの塗布が完了する。
次に、図１０（ｃ）に示すように、第１のペースト材１４ａ上にパワー半導体チップ５ｂが搭載され、第３のペースト材１４ｃ上に容量性部品７ｂが搭載される。また図示しないが、第２のペースト材上に制御半導体チップ６ａ～６ｄが搭載される。
そして、加熱処理が行われ、第１のペースト材１４ａと第３のペースト材１４ｃが硬化することで、図１０（ｄ）に示すように、第１のダイボンド材４ａと第３のダイボンド材４ｃが形成される。これにより、第１のダイボンド材４ａによりパワー半導体チップ５ｂがパワー回路パターン３ａと接合され、第３のダイボンド材４ｃにより容量性部品７ｂが信号回路パターン３ｂと接合される。また図示しないが、上記の加熱処理により第２のペースト材が硬化することで、第２のダイボンド材４ｂが形成され、第２のダイボンド材４ｂにより制御半導体チップ６ａ～６ｄが信号回路パターン３ｂと接合される。
＜効果＞
以上のように、実施の形態２に係る半導体装置は、信号回路パターン３ｂ上に搭載され、かつ、パワー半導体チップ５ａ～５ｆと電気的に接続された容量性部品７ａ～７ｄをさらに備え、容量性部品７ａ～７ｄは、銅製の第３のダイボンド材４ｃにより信号回路パターン３ｂと接合されている。
したがって、半導体装置の駆動時に電圧降下が起きた場合に容量性部品７ａ～７ｄからパワー半導体チップ５ａ～５ｆへ安定した電圧を供給することが可能となる。これにより、半導体装置の信頼性を向上させることが可能となる。
また、第１のダイボンド材４ａの厚みは第３のダイボンド材４ｃの厚みよりも厚いため、半導体装置の放熱性を向上させることが可能となる。このとき、容量性部品７ａ～７ｄ直下の信号回路パターン３ｂの微細化も可能となるため、半導体装置の小型化に寄与する。
また、実施の形態２の変形例に係る半導体装置の製造方法は、信号回路パターン３ｂ上に、第２のダイボンド材４ｂの硬化前の状態である第２のペースト材１４ｂと、第３のダイボンド材４ｃの硬化前の状態である第３のペースト材１４ｃとを第１のダイボンド材４ａの硬化前の状態である第１のペースト材１４ａの厚みよりも薄く塗布する工程（ｄ）と、パワー回路パターン３ａ上に、第１のペースト材１４ａを塗布する工程（ｅ）と、第１のペースト材１４ａ上にパワー半導体チップ５ａ～５ｆを搭載し、第２のペースト材１４ｂ上に制御半導体チップ６ａ～６ｄを搭載し、第３のペースト材１４ｃ上に容量性部品７ａ～７ｄを搭載する工程（ｆ）と、第１のペースト材１４ａと第２のペースト材１４ｂと第３のペースト材１４ｃとを硬化する工程（ｇ）とを備えている。
したがって、スクリーン印刷を２回に分けることで厚みの異なるペースト材を塗布することができるため、放熱性を向上させた半導体装置を容易に製造することが可能となる。
なお、実施の形態１の変形例２における第１のペースト材１４ａの形付けを、実施の形態２とその変形例に採用しても良い。すなわち、工程（ｅ）と工程（ｆ）の間に、第１のペースト材１４ａの外周部が内周部よりも下方に凹むように第１のペースト材１４ａの形付けを行う工程（ｎ）をさらに備えている。これにより、第１のペースト材１４ａの這い上がりを抑制することができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 金属板、２ 絶縁パターン、３ａ パワー回路パターン、３ｂ 信号回路パターン、４ａ 第１のダイボンド材、４ｂ 第２のダイボンド材、４ｃ 第３のダイボンド材、５ａ～５ｆ パワー半導体チップ、６ａ～６ｄ 制御半導体チップ、７ａ～７ｄ 容量性部品、１４ａ 第１のペースト材、１４ｂ 第２のペースト材、１４ｃ 第３のペースト材。

Claims (8)

  1. 金属板と、
    前記金属板上に設けられた絶縁パターンと、
    前記絶縁パターン上に設けられた回路パターンと、
    前記回路パターン上に搭載されたパワー半導体チップと、
    前記回路パターン上に搭載され、かつ、前記パワー半導体チップを制御する制御半導体チップと、を備え、
    前記パワー半導体チップは、銅製の第１のダイボンド材により前記回路パターンと接合され、
    前記制御半導体チップは、第２のダイボンド材により前記回路パターンと接合された、半導体装置。
  2. 前記回路パターン上に搭載され、かつ、前記パワー半導体チップと電気的に接続された容量性部品をさらに備え、
    前記容量性部品は、銅製の第３のダイボンド材により前記回路パターンと接合された、請求項１に記載の半導体装置。
  3. 前記金属板と前記絶縁パターンと前記回路パターンとは一体的に構成された、請求項１に記載の半導体装置。
  4. 前記第１のダイボンド材の厚みは前記第３のダイボンド材の厚みよりも厚い、請求項２に記載の半導体装置。
  5. 請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
    （ａ）前記回路パターン上に、前記第１のダイボンド材の硬化前の状態である第１のペースト材と、前記第２のダイボンド材の硬化前の状態である第２のペースト材とを塗布する工程と、
    （ｂ）前記第１のペースト材上に前記パワー半導体チップを搭載し、前記第２のペースト材上に前記制御半導体チップを搭載する工程と、
    （ｃ）前記第１のペースト材と前記第２のペースト材とを硬化する工程と、
    を備えた、半導体装置の製造方法。
  6. 請求項２に記載の半導体装置を製造する半導体装置の製造方法であって、
    （ｄ）前記回路パターン上に、前記第２のダイボンド材の硬化前の状態である第２のペースト材と、前記第３のダイボンド材の硬化前の状態である第３のペースト材とを前記第１のダイボンド材の硬化前の状態である第１のペースト材の厚みよりも薄く塗布する工程と、
    （ｅ）前記回路パターン上に、前記第１のペースト材を塗布する工程と、
    （ｆ）前記第１のペースト材上に前記パワー半導体チップを搭載し、前記第２のペースト材上に前記制御半導体チップを搭載し、前記第３のペースト材上に前記容量性部品を搭載する工程と、
    （ｇ）前記第１のペースト材と前記第２のペースト材と前記第３のペースト材とを硬化する工程と、
    を備えた、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
    （ｈ）前記回路パターン上に、前記第２のダイボンド材の硬化前の状態である第２のペースト材を塗布する工程と、
    （ｉ）前記第２のペースト材上に前記制御半導体チップを搭載する工程と、
    （ｊ）前記第２のペースト材を硬化する工程と、
    （ｋ）前記回路パターン上に、前記第１のダイボンド材の硬化前の状態である第１のペースト材を塗布する工程と、
    （ｌ）前記第１のペースト材上に前記パワー半導体チップを搭載する工程と、
    （ｍ）前記第１のペースト材を硬化する工程と、を備え、
    前記第２のペースト材の硬化温度は前記第１のペースト材の硬化温度よりも低い、半導体装置の製造方法。
  8. （ｎ）前記工程（ａ）と前記工程（ｂ）の間、前記工程（ｅ）と前記工程（ｆ）の間、または前記工程（ｋ）と前記工程（ｌ）の間に、前記第１のペースト材の外周部が内周部よりも下方に凹むように前記第１のペースト材の形付けを行う工程をさらに備えた、請求項５から請求項７のいずれか１項に記載の半導体装置の製造方法。
JP2021070300A 2021-04-19 2021-04-19 半導体装置および半導体装置の製造方法 Active JP7523406B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021070300A JP7523406B2 (ja) 2021-04-19 2021-04-19 半導体装置および半導体装置の製造方法
US17/578,799 US12080692B2 (en) 2021-04-19 2022-01-19 Semiconductor device and method for manufacturing semiconductor device
DE102022105255.9A DE102022105255A1 (de) 2021-04-19 2022-03-07 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN202210391309.2A CN115223964A (zh) 2021-04-19 2022-04-14 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021070300A JP7523406B2 (ja) 2021-04-19 2021-04-19 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022165097A true JP2022165097A (ja) 2022-10-31
JP7523406B2 JP7523406B2 (ja) 2024-07-26

Family

ID=83447468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021070300A Active JP7523406B2 (ja) 2021-04-19 2021-04-19 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12080692B2 (ja)
JP (1) JP7523406B2 (ja)
CN (1) CN115223964A (ja)
DE (1) DE102022105255A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026636A (ja) * 2003-07-04 2005-01-27 Sony Corp 半導体装置及びその製造方法
JP4812429B2 (ja) 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
JP2013149779A (ja) 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
JP2015119038A (ja) * 2013-12-18 2015-06-25 ルネサスエレクトロニクス株式会社 半導体装置
CN107949447B (zh) 2015-09-07 2020-03-03 日立化成株式会社 接合用铜糊料、接合体的制造方法及半导体装置的制造方法
JP6602480B2 (ja) * 2016-07-26 2019-11-06 三菱電機株式会社 半導体装置
EP3569329B1 (en) 2017-01-11 2023-11-01 Resonac Corporation Copper paste for pressureless bonding, bonded body and semiconductor device
JP7023298B2 (ja) * 2018-01-25 2022-02-21 三菱電機株式会社 電力変換装置及び電力変換装置の製造方法
TWI700798B (zh) * 2018-07-12 2020-08-01 南韓商三星電子股份有限公司 半導體封裝
JP6987031B2 (ja) * 2018-08-08 2021-12-22 三菱電機株式会社 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN110047765B (zh) * 2019-04-26 2021-03-23 哈尔滨工业大学 一种银纳米焊膏低温无压烧结方法

Also Published As

Publication number Publication date
US20220336429A1 (en) 2022-10-20
DE102022105255A1 (de) 2022-10-20
JP7523406B2 (ja) 2024-07-26
US12080692B2 (en) 2024-09-03
CN115223964A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
US20140327144A1 (en) Complex Semiconductor Packages and Methods of Fabricating the Same
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
WO2014103133A1 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP2010283053A (ja) 半導体装置及びその製造方法
JP2012074543A (ja) 半導体装置
CN111627865A (zh) 一种半导体封装结构及其制造方法
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JP2014154613A (ja) 半導体装置およびその製造方法
JP2015023226A (ja) ワイドギャップ半導体装置
JP2005277014A (ja) 半導体装置
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
US12100665B2 (en) Semiconductor package structure and manufacturing method thereof
JP2010177710A (ja) 半導体装置
JP2022165097A (ja) 半導体装置および半導体装置の製造方法
CN106876350B (zh) 功率模块及其制造方法
CN111354709B (zh) 半导体装置及其制造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2005051109A (ja) パワー半導体モジュール
JP2009224529A (ja) 半導体装置およびその製造方法
JP5613100B2 (ja) 半導体装置の製造方法
JP2004039700A (ja) 半導体パワーモジュール
JP4810898B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240716

R150 Certificate of patent or registration of utility model

Ref document number: 7523406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150