JP2013149779A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013149779A
JP2013149779A JP2012008952A JP2012008952A JP2013149779A JP 2013149779 A JP2013149779 A JP 2013149779A JP 2012008952 A JP2012008952 A JP 2012008952A JP 2012008952 A JP2012008952 A JP 2012008952A JP 2013149779 A JP2013149779 A JP 2013149779A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
region
mounting region
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012008952A
Other languages
English (en)
Inventor
Hideyuki Iwamura
英之 岩村
Akira Ochiai
公 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2012008952A priority Critical patent/JP2013149779A/ja
Priority to CN201310014810.8A priority patent/CN103219313B/zh
Priority to CN201610075119.4A priority patent/CN105529314B/zh
Priority to US13/745,330 priority patent/US8759955B2/en
Priority to EP13151939.9A priority patent/EP2618371B1/en
Priority to DE202013012738.4U priority patent/DE202013012738U1/de
Publication of JP2013149779A publication Critical patent/JP2013149779A/ja
Priority to US14/291,159 priority patent/US20140264807A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】従来の半導体装置では、チップ間のショートを防止し、制御用の半導体チップでの温度検知の精度を向上し難いという問題があった。
【解決手段】本発明の半導体装置では、駆動用の半導体チップ１４を固着する第１の搭載領域８と制御用の半導体チップ１５を固着する第２の搭載領域９とが、分離して形成される。そして、第１の搭載領域８に突出領域８ａが形成され、その突出領域８ａが、第２の搭載領域９側へと延在し、第２の半導体チップ１５は、絶縁性の接着シート材１６を介して突出領域８ａ及び第２の搭載領域９上面に固着される。この構造により、両チップ間のショートが防止され、制御用の半導体チップでの温度検知の精度が向上される。
【選択図】図２

Description

本発明は、例えば、車載用の点火装置（イグナイタ）に用いられる半導体パッケージにおいて、駆動用の半導体チップと、駆動用の半導体チップを制御する制御用の半導体チップとを内蔵する半導体装置に関する。
従来の半導体装置の一実施例として、下記の構造が知られている。
図７に示す如く、半導体装置６１のリードフレームから成るステージ６２上には、半導体素子６３とチップコンデンサ６４とが固着される。ステージ６２は、半導体素子６３よりも大きく形成され、チップコンデンサ６４は、半導体素子６３の周囲のステージ６２上に搭載される。そして、チップコンデンサ６４の搭載領域では、ステージ６２がその表面側からハーフエッチングされることで、凹部６５が形成される。図示したように、凹部６５内には、ポリイミドテープ等の絶縁テープ６６が配置され、その絶縁テープ６６上にチップコンデンサ６４が固着される。この構造により、チップコンデンサ６４が、ステージ６２を介して半導体素子６３とショートすることが防止される（例えば、特許文献１参照。）。
また、従来の半導体装置の一実施例として、下記の構造が知られている。
図８に示す如く、２つに分割された一方のタブ７１の主表面上にはＩＣチップ７２が固着され、他方のタブ７３の主表面上には電子部品７４が固着され、少なくとも分割されたタブ７１、７３の構造により、電子部品７４が、タブ７１、７３を介してＩＣチップ７２とショートすることが防止される。また、砂状のハッチングにて示すように、他方のタブ７３の主表面上に絶縁膜７５を形成しても良い（例えば、特許文献２参照。）。
特開２００６−２４５６１８号公報（第４−５頁、第５−８図） 実開昭６３−１８７３５３号のマイクロフィルム（第４−５頁、第１−２図）
車載用の点火装置の樹脂パッケージ内には、例えば、スイッチング素子として、ＩＧＢＴ等の大電流素子が内蔵された駆動用の半導体チップと、その駆動用の半導体チップを制御する制御用の半導体チップとが内蔵される。制御用の半導体チップは、温度検知素子と、サーマルシャットダウン回路とを備え、駆動用半導体チップの近傍に配置される。そして、制御用の半導体チップは、駆動用の半導体チップの温度を検知し、設定値以上の温度を検知した場合には、駆動用の半導体チップを強制的にオフ動作させ、駆動用の半導体チップが異常に温度上昇することを防止し、駆動用の半導体チップが発火することを防止する。
このとき、図７に示すように、駆動用の半導体チップと制御用の半導体チップとを同一のアイランド上に配置することで、駆動用の半導体チップの温度上昇の状況をより精度良く検知することが可能となる。そして、絶縁テープを用いることで、両半導体チップがショートをすることを防止しているが、両半導体チップが、同一のアイランド上に配置される構造では、絶縁テープの貼り付け工程やダイボンド工程での位置認識誤差等の製造上の誤差により、両半導体チップがショートし易いという問題がある。
また、両半導体チップが、同一のアイランド上に配置される構造では、そのアイランドの電位は、駆動用の半導体チップに印加される電位となる。そのため、制御用の半導体チップへ異なる電位を印加させる場合には、そのアイランド近傍までリードをパターニングする必要があり、パターン設計の自由度が制限されるという問題がある。
一方、図８に示すように、タブが分割される構造では、駆動用の半導体チップと制御用の半導体チップとの離間距離は、リードフレームの加工条件により、一定幅以上縮小することは難しいという問題がある。更に、この構造により、制御用の半導体チップが、駆動用の半導体チップの温度上昇の状況を検知する際には、主に、樹脂パッケージの樹脂を介して検知するため、材料の熱伝導率の関係により、より精度良く検知し難いという問題がある。
前述した各事情に鑑みて成されたものであり、本発明の半導体装置は、第１の搭載領域と、前記第１の搭載領域の近傍に配置され、前記第１の搭載領域と分離して形成される第２の搭載領域と、前記第１及び第２の搭載領域の近傍に配置されるリードと、前記第１の搭載領域上に固着された第１の半導体チップと、前記第１及び第２の搭載領域上に固着され、前記第１の半導体チップを制御する第２の半導体チップと、前記第１及び第２の搭載領域、前記リード及び前記第１及び第２の半導体チップを被覆する樹脂封止体とを有し、前記第１の搭載領域には、前記第２の搭載領域側へと突出する突出領域が形成され、前記第２の半導体チップ下方には少なくとも前記突出領域の一部が配置されるように、前記第２の半導体チップは、絶縁性の接着シート材を介して前記第１及び第２の搭載領域上に固着されることを特徴とする。
本発明では、駆動用の半導体チップと制御用の半導体チップとは、別の搭載領域上に固着されるが、駆動用の半導体チップが固着される搭載領域の一部が、制御用の半導体チップの下方まで配置される。この構造により、制御用の半導体チップは、搭載領域を介しても温度検知を行うことが可能となる。
また、本発明では、制御用の半導体チップの端部の大部分は、第２の搭載領域上に配置されることで、駆動用の半導体チップと制御用の半導体チップとが、ショートし難い構造が実現される。
また、本発明では、制御用の半導体チップは、駆動用の半導体チップの温度検知を精度良く行ない、適宜、駆動用の半導体チップをシャットダウンさせることで、駆動用の半導体チップが発熱により破壊され難くなる。
また、本発明では、駆動用の半導体チップが固着される搭載領域と制御用の半導体チップが固着される搭載領域とが、分離して配置されることで、それぞれ異なる電位を印加することが可能となる。
また、本発明では、絶縁性の接着シート材を用いて制御用の半導体チップを搭載領域上に固着することで、制御用の半導体チップでの温度検知機能を維持しつつ、両チップ間のショートが防止される。
また、本発明では、駆動用の半導体チップが固着される搭載領域に開口部を形成し、その開口部を介して、絶縁性の接着シート材を用いて制御用の半導体チップを固着することで、両チップ間のショートが防止される。
本発明の実施の形態における半導体装置を説明するための斜視図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。 従来の実施の形態における半導体装置を説明するための断面図である。 従来の実施の形態における半導体装置を説明するための斜視図である。
以下に、本発明の第１の実施の形態である半導体装置について説明する。図１は、半導体装置の表面側からの斜視図である。図２（Ａ）は、図１に示す半導体装置に用いられるフレーム構造を説明する平面図である。図２（Ｂ）は、図１に示す半導体装置内の構造を説明する平面図である。図３（Ａ）は、図２（Ｂ）に示すＡ−Ａ線方向を説明する断面図である。図３（Ｂ）は、図２（Ｂ）に示すＢ−Ｂ線方向を説明する断面図である。
図１に示す如く、半導体装置１の樹脂パッケージ２は、直方体形状であり、樹脂パッケージ２の長手方向の側面３から複数のリード４ａ〜４ｆが導出する。一方、樹脂パッケージ２の短手方向の側面５には、ネジ留め用のＵ字孔６が配置される。尚、図示していないが、リード４は、例えば、直角形状に折り曲げ加工され、実装基板の貫通孔内にて半田により固定される。
図２（Ａ）は、樹脂パッケージ２内に配置されるフレーム７を示すが、フレーム７は、一般には銅を主材料とするフレームが用いられるが、Ｆｅを主材料とするフレームの場合でも良い。また、フレーム７の厚みは、例えば、２００μｍである。そして、フレーム７は、エッチング加工や打ち抜き加工等を行うことで、例えば、第１〜第４の搭載領域８、９、１０、１１と、複数のリード領域４ａ〜４ｆに区画される。尚、一点鎖線１２は、樹脂パッケージ２の外形ラインを示す。
図示したように、第１の搭載領域８は、紙面Ｙ軸方向において、リード４ａと一体に形成される。また、第１の搭載領域８は、紙面Ｘ軸方向において、第２の搭載領域９側へと凸形状となる突出領域８ａを有するが、その突出領域８ａは、分離溝１３により第２の搭載領域９とは分離される。そして、突出領域８ａは、第２の搭載領域９に固着される半導体チップ１５（図２（Ｂ）参照）の下方まで延在される構造となり、突出領域８ａは、第２の搭載領域９の幅（Ｘ軸方向の幅）の半分以上まで突出することが好ましい。
一方、第２の搭載領域９は、紙面Ｘ軸方向において、突出領域８ａを囲むように凹形状となる窪み領域９ａを有する。そして、第２の搭載領域９に固着される半導体チップ１５は、この窪み領域９ａ上に配置されるため、窪み領域８ａの幅（Ｙ軸方向の幅）は、半導体チップ１５の幅よりも狭くなる。尚、窪み領域９ａは、分離溝１３の幅を調整することで、少なくとも突出領域８ａの一部を囲むように配置されていれば良い。
複数のリード４ａ〜４ｆは、樹脂パッケージ２の側面３側から導出するように配置される。そして、リード４ｂ〜４ｄは、第１及び第２の搭載領域８、９の近傍に配置される。リード４ｅは、第３の搭載領域１０と一体に形成され、リード４ｆは、第４の搭載領域１１と一体に形成される。
尚、フレーム７には、ＰｄメッキやＡｇメッキやＮｉ／Ｐｄ／Ａｇメッキ等をメッキが施されている。
図２（Ｂ）は、半導体チップ等が固着されたフレームを示すが、第１の搭載領域８には、スイッチング素子（駆動用素子）として、例えば、ＩＧＢＴが内蔵されたディスクリート型の半導体チップ１４が、Ａｇペースト、半田等の接着材２０（図３（Ａ）参照）により固着される。
第２の搭載領域９には、半導体チップ１４を制御するためのＬＳＩ素子が内蔵された半導体チップ１５が、絶縁性の接着シート材１６により固着される。半導体チップ１５には、例えば、その表面側に温度検知素子が配置され、サーマルシャットダウン回路が形成される。そして、半導体チップ１５では、半導体チップ１４の温度上昇の状況を検知し、半導体チップ１４の温度が、設定温度以上に上昇した際には、半導体チップ１４を強制的にシャットダウンさせる。
尚、接着シート材１６は、分離溝１３上も被覆し、第１の搭載領域８側まで配置される場合でも良い。この場合には、接着シート材１６により第１搭載領域８と第２の搭載領域９との平坦性が維持され易く、第２の半導体チップ１５も安定した状態にて固着される。そして、ワイヤーボンディング工程では、金属細線の接続不良も低減し、歩留まりも向上される。
第３の搭載領域１０には、半導体チップ１７が導電性の接着材により固着され、第３及び第４の搭載領域１０、１１には、チップコンデンサ１８が、Ａｇペースト、半田等の接着材２１（図３（Ａ）参照）により固着される。図示したように、金属細線１９により、半導体チップ１４、１５間等が電気的に接続され、サーマルシャットダウン回路を備えた、例えば、車載用のイグナイタの樹脂パッケージ２が形成される。
図３（Ａ）は、樹脂パッケージ２のＡ−Ａ線方向（図２（Ｂ）参照）の断面を示すが、半導体チップ１４は、第１の搭載領域８上に接着材２０により固着され、半導体チップ１５は、第１の搭載領域８の突出領域８ａ及び第２の搭載領域９上に接着シート材１６により固着される。そして、接着シート材１６は、例えば、ポリイミドテープ、シリコンテープやＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）材等、接着性を有し、絶縁性材料から成る。接着シート材１６としてポリイミドテープを用いることで、その厚みを薄くでき、温度検知の感度が向上される。尚、チップコンデンサ１８が、第３及び第４の搭載領域１０、１１に接着材２１により固着される。
図示したように、半導体チップ１４から発生した熱は、第１の搭載領域８へと伝わり、突出領域８ａを介して半導体チップ１５の下方へと伝わる。そして、フレーム７は、銅を主材料として形成されるため、樹脂パッケージ２を構成する樹脂材料よりも熱伝導率に優れる。この構造により、半導体チップ１５は、フレーム７を介しても半導体チップ１４の温度上昇の状況を検知することが可能となり、より精度良く半導体チップ１４の温度状況を検知できる。そして、半導体チップ１４が、異常に温度上昇した際には、直ちに半導体チップ１４をシャットダウンさせることで、半導体チップ１４が発火することが防止される。
また、突出領域８ａは、半導体チップ１５の幅（Ｘ軸方向の幅）の半分以上まで突出させることで、熱伝導率の優れたフレーム７の領域を増大させ、半導体チップ１５は、より精度良く半導体チップ１４の温度状況を検知できる。そして、突出領域８ａでは、少なくとも半導体チップ１５が固着される領域には接着シート材１６が配置されることで、半導体チップ１５が、突出領域８ａを介して半導体チップ１４とショートすることを防止する。
図３（Ｂ）は、樹脂パッケージ２のＢ−Ｂ線方向（図２（Ｂ）参照）の断面を示すが、半導体チップ１５は、第１の搭載領域８の突出領域８ａ及び第２の搭載領域９上に接着シート材１６により固着される。そして、丸印２２にて示すように、接着シート材１６は、半導体チップ１５の端部よりも外側まで配置されることで、上述したショートの問題はない。
また、半導体チップ１５を固着する際に、第１及び第２の搭載領域８、９上面に接着シート材１６を配置した後、接着シート材１６上に半導体チップ１５を配置する。この製造工程時の位置認識誤差等により、半導体チップ１５の端部が第２の搭載領域９へと近づいたり、あるいは接触した場合でも、第１及び第２の搭載領域８、９は、分離溝１３により分離されているため、上述したショートの問題はない。
尚、本実施の形態では、第２の搭載領域９には、特に、電位が印加されていない状態の場合について説明したが、この場合に限定するものではない。例えば、第２の搭載領域９が、半導体チップ１５のＧＮＤ電位として用いる場合でも良い。この場合には、第２の搭載領域９の近傍へと配置するリードの本数が低減することで、フレームのパターニングの設計自由度が向上される。
次に、本発明の第２の実施の形態である半導体装置について説明する。図４（Ａ）は、図１に示す半導体装置に用いられるフレーム構造を説明する平面図である。図４（Ｂ）は、図１に示す半導体装置内の構造を説明する平面図である。図５（Ａ）は、図４（Ｂ）に示すＣ−Ｃ線方向を説明する断面図である。図５（Ｂ）は、図４（Ｂ）に示すＤ−Ｄ線方向を説明する断面図である。尚、第２の実施の形態では、第１の実施の形態と同一の構成部材には、第１の実施の形態と同一の符番を付し、その説明を参照し、ここではその説明を割愛する。
図４（Ａ）は、一点鎖線３２にて示す樹脂パッケージ２内に配置されるフレーム３１を示すが、フレーム３１は、フレーム７と同様に、一般には銅を主材料とするフレームが用いられるが、Ｆｅを主材料とするフレームの場合でも良い。そして、図示したように、フレーム３１は、エッチング加工や打ち抜き加工等を行うことで、例えば、第１〜第３の搭載領域３３〜３５と、複数のリード領域４ａ〜４ｆに区画される。
尚、本実施の形態では、第１の搭載領域３３は、第１の実施の形態の第１及び第２の搭載領域８、９が一体となった形状であり、第２の搭載領域３４は、第１の実施の形態の第３の搭載領域１０に対応し、第３の搭載領域３５は、第１の実施の形態の第４の搭載領域に対応する。
図示したように、第１の搭載領域３３は、紙面Ｙ軸方向において、リード４ａと一体に形成される。また、第１の搭載領域３３は、紙面Ｘ軸方向の左側に、開口部３６が形成され、この開口部３６は、半導体チップ１５よりも大きい開口形状となる。
図４（Ｂ）は、半導体チップ等が固着されたフレームを示すが、半導体チップ１４が、接着材２０を介して第１の搭載領域３３上面に固着される。そして、図５（Ａ）に示す如く、接着シート材３７が、開口部３６を塞ぐように第１の搭載領域３３の裏面側に貼り合される。そして、図５（Ｂ）の丸印３８にて示すように、半導体チップ１５が、開口部３６内にて接着シート材３７上面に固着され、半導体チップ１５の端部は、第１の搭載領域３３から離間して配置される。尚、接着シート材３７は、第１の実施の形態の接着シート材１６と同一の材料からなる。
この構造により、半導体チップ１４、１５同士がショートすることを防止できる。そして、半導体チップ１４、１５が、それぞれ別の搭載領域に固着される構造よりも、半導体チップ１４、１５間の離間距離を短く出来るので、半導体チップ１５は、より精度良く半導体チップ１４の温度状況を検知できる。
尚、上述した第１及び第２の実施の形態では、樹脂パッケージ２内に１つの駆動用の半導体チップ１４が配置され、その半導体チップ１４を１つの制御用の半導体チップにてコントロールする場合について説明したが、この場合に限定するものではない。
例えば、図６（Ａ）に示す如く、一点鎖線３９にて示す樹脂パッケージ内に４つの駆動用の半導体チップ４０が配置され、その４つの半導体チップ４０を１つの制御用の半導体チップ４１にてコントロールする場合でも良い。図示したように、４つの半導体チップ４０は、個別の搭載領域４２〜４５上に固着され、半導体チップ４１は、上述した接着シート材４６上に固着される。そして、上述したように、接着シート材４６により、各搭載領域４２〜４５の平坦性も維持される。
また、図６（Ｂ）に示す如く、一点鎖線４７にて示す樹脂パッケージ内に６つの駆動用の半導体チップ４８が配置され、その６つの半導体チップ４８を１つの制御用の半導体チップ４９にてコントロールする場合でも良い。図６（Ａ）と同様に、６つの半導体チップ４８は、個別の搭載領域５０〜５５上に固着され、半導体チップ４９は、上述した接着シート材５６上に固着される。そして、上述したように、接着シート材５６により、各搭載領域５０〜５５の平坦性も維持される。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
１ 半導体装置
２ 樹脂パッケージ
４ａ リード
７ フレーム
８ 第１の搭載領域
８ａ 突出領域
９ 第２の搭載領域
１４ 半導体チップ
１５ 半導体チップ
１６ 接着シート材
３３ 第１の搭載領域
３６ 開口部
３７ 接着シート材

Claims (8)

  1. 第１の搭載領域と、
    前記第１の搭載領域の近傍に配置され、前記第１の搭載領域と分離して形成される第２の搭載領域と、
    前記第１及び第２の搭載領域の近傍に配置されるリードと、
    前記第１の搭載領域上に固着された第１の半導体チップと、
    前記第１及び第２の搭載領域上に固着され、前記第１の半導体チップを制御する第２の半導体チップと、
    前記第１及び第２の搭載領域、前記リード及び前記第１及び第２の半導体チップを被覆する樹脂封止体とを有し、
    前記第１の搭載領域には、前記第２の搭載領域側へと突出する突出領域が形成され、
    前記第２の半導体チップ下方には少なくとも前記突出領域の一部が配置されるように、前記第２の半導体チップは、絶縁性の接着シート材を介して前記第１及び第２の搭載領域上に固着されることを特徴とする半導体装置。
  2. 前記第２の搭載領域には、少なくとも前記突出領域の一部を囲むように窪み領域が形成され、
    前記第２の半導体チップは、前記突出領域及び前記窪み領域周辺の前記第２の搭載領域上に固着されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体チップは、前記第１の半導体チップの温度を検知し、制御するサーマルシャットダウン回路を有することを特徴とする請求項２に記載の半導体装置。
  4. 前記接着シート材は、ポリイミドテープ、シリコンテープまたはＤＡＦ材から形成されることを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記接着シート材は、前記第２の搭載領域と対向し、前記突出領域が形成される前記第１の搭載領域の側辺を越えて、前記第１の搭載領域側まで配置されることを特徴とする請求項４に記載の半導体装置。
  6. 少なくとも搭載領域と、
    前記搭載領域の近傍に配置されるリードと、
    前記搭載領域の表面側に固着された第１の半導体チップと、
    前記搭載領域に形成された開口部を塞ぐように、前記搭載領域の裏面側に貼り合わされた絶縁性の接着シート材と、
    前記開口部内の前記接着シート上に固着され、前記第１の半導体チップを制御する第２の半導体チップと、
    前記搭載領域、前記リード及び前記第１及び第２の半導体チップを被覆する樹脂封止体とを有することを特徴とする半導体装置。
  7. 前記第２の半導体チップは、前記第１の半導体チップの温度を検知し、制御するサーマルシャットダウン回路を有することを特徴とする請求項６に記載の半導体装置。
  8. 前記接着シート材は、ポリイミドテープ、シリコンテープまたはＤＡＦ材から形成されることを特徴とする請求項７に記載の半導体装置。
JP2012008952A 2012-01-19 2012-01-19 半導体装置 Pending JP2013149779A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012008952A JP2013149779A (ja) 2012-01-19 2012-01-19 半導体装置
CN201310014810.8A CN103219313B (zh) 2012-01-19 2013-01-16 半导体装置
CN201610075119.4A CN105529314B (zh) 2012-01-19 2013-01-16 半导体装置
US13/745,330 US8759955B2 (en) 2012-01-19 2013-01-18 Semiconductor device with chips on isolated mount regions
EP13151939.9A EP2618371B1 (en) 2012-01-19 2013-01-18 Semiconductor device
DE202013012738.4U DE202013012738U1 (de) 2012-01-19 2013-01-18 Halbleitervorrichtung
US14/291,159 US20140264807A1 (en) 2012-01-19 2014-05-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008952A JP2013149779A (ja) 2012-01-19 2012-01-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2013149779A true JP2013149779A (ja) 2013-08-01

Family

ID=47749616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008952A Pending JP2013149779A (ja) 2012-01-19 2012-01-19 半導体装置

Country Status (5)

Country Link
US (2) US8759955B2 (ja)
EP (1) EP2618371B1 (ja)
JP (1) JP2013149779A (ja)
CN (2) CN103219313B (ja)
DE (1) DE202013012738U1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016157394A1 (ja) * 2015-03-30 2017-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018056358A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN110660786A (zh) * 2019-08-21 2020-01-07 深圳市晶导电子有限公司 Led驱动电源的集成电路及其制造方法及led驱动电源

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275394B (zh) * 2016-04-08 2020-08-14 株洲中车时代电气股份有限公司 一种功率半导体模块及其自保护方法
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
CN112928091A (zh) * 2019-12-05 2021-06-08 深圳晶鼎科实业有限公司 一种驱动芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133986A (ja) * 1988-11-15 1990-05-23 Shinko Electric Ind Co Ltd 樹脂封止モジュールとその製造方法
JPH02148758A (ja) * 1988-11-29 1990-06-07 Matsushita Electron Corp 半導体装置用リードフレーム
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
JP2001127099A (ja) * 1999-10-22 2001-05-11 Sharp Corp 半導体装置
JP2005072266A (ja) * 2003-08-25 2005-03-17 Densei Lambda Kk 混成集積回路およびその製造方法
JP2008135682A (ja) * 2006-10-30 2008-06-12 Mitsubishi Electric Corp 電力半導体装置
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114731A (ja) * 1984-06-29 1986-01-22 Nec Kansai Ltd 半導体装置
EP0276450A1 (de) 1987-01-23 1988-08-03 Xmit Ag Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US7138708B2 (en) * 1999-09-24 2006-11-21 Robert Bosch Gmbh Electronic system for fixing power and signal semiconductor chips
JP4651153B2 (ja) * 1999-10-28 2011-03-16 ローム株式会社 半導体装置
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
US6716836B2 (en) * 2001-03-22 2004-04-06 Boehringer Ingelheim (Canada) Ltd. Non-nucleoside reverse transcriptase inhibitors
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
DE10254910B4 (de) * 2001-11-26 2008-12-24 AutoNetworks Technologies, Ltd., Nagoya Schaltkreisbildende Einheit und Verfahren zu deren Herstellung
JP4149438B2 (ja) * 2002-06-05 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
KR101037246B1 (ko) * 2004-10-18 2011-05-26 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
WO2007005864A1 (en) * 2005-07-01 2007-01-11 King Owyang Complete power management system implemented in a single surface mount package
WO2007102042A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag A multi-chip electronic package with reduced stress
JP2006245618A (ja) 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2008140936A (ja) * 2006-11-30 2008-06-19 Toshiba Corp プリント基板
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP4985809B2 (ja) * 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
JP2012008952A (ja) 2010-06-28 2012-01-12 Fuji Xerox Co Ltd 情報処理装置、情報処理システム及びプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133986A (ja) * 1988-11-15 1990-05-23 Shinko Electric Ind Co Ltd 樹脂封止モジュールとその製造方法
JPH02148758A (ja) * 1988-11-29 1990-06-07 Matsushita Electron Corp 半導体装置用リードフレーム
JP2000058744A (ja) * 1998-08-06 2000-02-25 Sanken Electric Co Ltd 半導体装置
JP2001127099A (ja) * 1999-10-22 2001-05-11 Sharp Corp 半導体装置
JP2005072266A (ja) * 2003-08-25 2005-03-17 Densei Lambda Kk 混成集積回路およびその製造方法
JP2008135682A (ja) * 2006-10-30 2008-06-12 Mitsubishi Electric Corp 電力半導体装置
JP2011119489A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体パッケージおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016157394A1 (ja) * 2015-03-30 2017-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018056358A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN110660786A (zh) * 2019-08-21 2020-01-07 深圳市晶导电子有限公司 Led驱动电源的集成电路及其制造方法及led驱动电源
CN110660786B (zh) * 2019-08-21 2024-02-27 深圳市晶导电子有限公司 Led驱动电源的集成电路及其制造方法及led驱动电源

Also Published As

Publication number Publication date
EP2618371A2 (en) 2013-07-24
CN105529314A (zh) 2016-04-27
EP2618371B1 (en) 2018-12-12
DE202013012738U1 (de) 2019-01-08
US20130187261A1 (en) 2013-07-25
US20140264807A1 (en) 2014-09-18
CN103219313A (zh) 2013-07-24
EP2618371A3 (en) 2017-02-22
CN105529314B (zh) 2020-10-13
CN103219313B (zh) 2016-01-06
US8759955B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP2013149779A (ja) 半導体装置
JP6586036B2 (ja) 半導体装置の製造方法
JP2006303006A (ja) パワーモジュール
EP3007219B1 (en) Semiconductor module
KR20120018800A (ko) 반도체 장치
JPWO2007026945A1 (ja) 回路装置およびその製造方法
JP4985809B2 (ja) 半導体装置
JP6226068B2 (ja) 半導体装置
US9666510B2 (en) Dual row quad flat no-lead semiconductor package
KR100208635B1 (ko) 표면 실장형 반도체 장치
JPWO2018180255A1 (ja) 半導体装置および半導体装置の製造方法
JP2019140236A (ja) 半導体装置
JP3195397U (ja) 半導体装置
KR960019683A (ko) 반도체 장치
KR101217434B1 (ko) 반도체 디바이스
JP5742623B2 (ja) 半導体装置
JP2007027403A (ja) 半導体装置
TWI625077B (zh) Chip package structure
US10497618B2 (en) Semiconductor device and semiconductor chip
JP2008218935A (ja) 半導体集積回路パッケージが装着された回路基板および半導体集積回路パッケージ
JP2013207168A (ja) 半導体モジュール
JP2014216458A (ja) ビームリードおよび電源装置
JP2018098370A (ja) 電子制御装置
JP2013175551A (ja) 半導体装置
JP2008306115A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160426