JP3195397U - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3195397U
JP3195397U JP2014005805U JP2014005805U JP3195397U JP 3195397 U JP3195397 U JP 3195397U JP 2014005805 U JP2014005805 U JP 2014005805U JP 2014005805 U JP2014005805 U JP 2014005805U JP 3195397 U JP3195397 U JP 3195397U
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
mounting substrate
resin
functions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014005805U
Other languages
English (en)
Inventor
一郎 下田
一郎 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014005805U priority Critical patent/JP3195397U/ja
Application granted granted Critical
Publication of JP3195397U publication Critical patent/JP3195397U/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】実装基板への挿入高さを安定化させ、かつ小型化された半導体装置を提供する。【解決手段】半導体素子を被覆する樹脂封止体２から複数の外部端子１が導出された樹脂封止型半導体装置１００において、外部端子１は、第１の端子１１と、第２の端子１２とを有し、第１の端子１１は、樹脂封止型半導体装置１００を実装基板に搭載した際に、その先端部が該実装基板の表面に当接してストッパーとして機能する端子であり、第２の端子１２は、半導体素子と電気的に接続され、実装基板に構築された電子回路への接続端子として機能する。【選択図】図１

Description

本考案は、樹脂封止した半導体装置に関し、特に外部端子を樹脂封止型半導体装置から突出した半導体装置に関する。
近年、半導体素子を樹脂等で封止した半導体装置は、高集積化、多機能化への強い要求に応えるため、実装基板との電気的接続を担う外部端子の本数が増加する、いわゆる多ピン化の傾向にある。従来技術として、外部端子を樹脂封止型半導体装置から突出した構造は広く知られている。（例えば、特許文献１参照）
特許４３５０７２７号公報
従来技術によれば、外部端子に突起部を形成することで、実装基板への挿入時に傾かないようにできる。しかしながら、従来技術では小型化により外部端子のピッチ間隔が狭くなった場合、あるいは高機能化によりピン数が増えた場合に外部端子の突起部があるためにピン間距離が狭くなり、結果的に空間距離が狭くなるために絶縁耐圧の確保が困難になるという課題がある。
従って、本考案は、上述した課題を解決するためになされたものであり、実装基板への挿入高さを安定化させ、かつ小型化された半導体装置を提供することを目的とする。
上述の課題を解決するために、本考案は以下に掲げる構成とした。
半導体素子を被覆する樹脂封止体から複数の外部端子１が導出された樹脂封止型半導体装置１００において、外部端子１は、第１の端子１１と、第２の端子１２とを有し、第1の端子１１は、樹脂封止型半導体装置１００を実装基板に搭載した際に、その先端部が該実装基板の表面に当接してストッパーとして機能する端子であり、第２の端子１２は、半導体素子と電気的に接続され、実装基板に構築された電子回路への接続端子として機能することを特徴とする半導体装置。
本考案は、実装基板への挿入高さを安定化させ、狭ピッチで配置する半導体装置を提供することができる。
本考案の実施例１に係る半導体装置１００の斜視図である。 本考案の実施例１に係る半導体装置１００の平面透過概略図である。 本考案の実施例１に係る第１の端子１１のＡ―Ａ断面図である。 本考案の実施例１に係る第２の端子１２のＢ―Ｂ断面図である。 実施例２となる第1の端子１１付近の斜視図である。 実施例３となる半導体装置１００の斜視図である。
以下、本考案を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施の形態は、この考案の技術的思想を具体化するための例示であって、この考案の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この考案の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
以下、図面を参照して本考案の実施例１に係る半導体装置を説明する。図１は、本考案の実施例１に係る半導体装置１００の斜視図である。図２は、本考案の実施例１に係る半導体装置１００の平面透過概略図である。図３は、本考案の実施例１に係る第１の端子１１のＡ―Ａ断面図である。図４は、本考案の実施例１に係る第２の端子１２のＢ―Ｂ断面図である。
図１で示すように、半導体装置１００は、第１の外部端子１１、および第２の外部端子１２を有する外部端子１と、樹脂封止体２と、から成っている。
外部端子１は、例えば、０．５ｍｍ厚の平形状板材をプレス打ち抜き加工や化学的なエッチング加工が適用され、材質は銅または銅合金が多く使用され、表面は銀めっき等を施すことができる。電気的接続および伝熱経路としても用いられるため、材質は銅または銅合金が好ましいが、アルミまたはアルミ合金であってもよい。これにより、軽量化、低価格化が可能である。
図２に示すように、半導体装置１００は、例えばダイパッド４上に半導体素子５が載置されている。半導体素子５は所定の電子回路を構成している。本実施例では、ダイパッド４上に単一の半導体素子５が搭載された実施形態を示しているが、ダイパッド４上に更に多くの半導体素子や受動素子等を搭載して、これらによって電子回路が構築されるようにしても良い。
第１の端子１１は、ストッパーとして機能する端子であり、上述の電子回路とは電気的に接続されていない。一方、第２の端子１２は、ワイヤ６を介して半導体素子５と電気的に接続され、上述の電子回路の導出端子（外部端子）として機能する。
半導体装置１００は、図３および図４に示すように、実装基板３に搭載される。その際、第１の端子１１は、図３に示すように、その先端部が実装基板３の上面に当接し、ストッパーとして機能する。これにより、半導体装置の高さ位置、即ち、樹脂封止体２の底面と実装基板３との間隔が定まる。
本実施形態では、外部端子が樹脂封止体の対向する一対の側面から導出されており、ストッパーとして機能する第１の端子１１は、その外部端子の配列の両端側にそれぞれ一本ずつ、合計４本の第１の端子１１が配置されている。このため、上述した高さ位置が、樹脂封止体２の底面全体に亘ってほぼ一定とすることができ、半導体装置１００が実装基板３に対して傾いて実装されることが防止される。勿論、半導体装置１００が実装基板３に対して意識的に傾けて搭載したい場合は、端子１１の長さ（実装基板３の厚み方向に延伸する長さ）を調整すれば良い。
一方、電子回路の導出端子として機能する第２の端子１２は、図４に示すように、実装基板３に形成されたスルーホールに挿入され、実装基板３に構築された電子回路と電気的に接続される。
樹脂封止体２は、周知のトランスファーモールド成形で形成されたものである。例えば、樹脂封止体２には熱硬化性エポキシ樹脂が使用される。
次に、本考案に係る半導体装置の効果について詳細に説明する。
請求項１に係る半導体装置によれば、第１の端子１１は、半導体装置１００を実装基板に搭載した際に、その先端部が実装基板面３の上面に当接し、ストッパーとして機能し、第２の端子１２は、実装基板に構築された電子回路との電気的接続用の端子として機能する。よって、実装基板３への挿入高さを安定化した半導体装置を得ることができる。更に、従来技術のように外部端子に突起部を設ける必要が無く、外部端子のピッチ間隔が狭くなっても空間距離を確保でき、絶縁耐圧の低下を防止することができる。
請求項２に係る半導体装置によれば、ストッパーとして機能する第１の端子１１にばね構造を有するため、第１の端子１１の先端部を実装基板３に当接させた際の衝撃、即ち半導体装置１００に構築された電子回路へのダメージを緩和することができる。
請求項３に係る半導体装置によれば、第１の端子１１と第２の端子１２が前記樹脂封止体２の異なる側面から導出されているため、電気的接続用の端子として機能する第２の端子１２の設計自由度・端子配置の自由度が向上する。
本考案の実施形態は、上述した形状、構造、配置等に限定されず、実用新案登録請求の範囲において、様々な変更を加えることができる。
例えば、第１の端子１１は、樹脂成型にダイパッド４の位置決めするためのピン（吊りピン）であってもよい。また、第１の端子１１の先端側に折り曲げ加工を施し、この折り曲げ部分を実装基板３の上面に当接させても良い。なお、第１の端子１１の折り曲げ方向は、隣り合う第２の端子１２から離す方向にすべきである。
また、上記の実施形態では、第１の端子１１を半導体装置１００に構築された電子回路に接続されない実施形態を示したが、第１の端子１１を半導体装置１００に構築された電子回路に電気的に接続しても良い。ただし、第１の端子１１を実装基板３に当接させた際の衝撃によって、半導体装置１００に構築された電子回路へのダメージを防止するためには、第１の端子１１を半導体装置１００に構築された電子回路に接続しない形態にする方が望ましい。
第１の端子１１のばね構造は、例えば第１の端子の一部をアーチ状とし、ばね効果を有する構造とすることで達成できる。
請求項３に係る半導体装置を実現する形態としては、例えば図６に示すように、第１の端子１１を樹脂封止体２の短辺側面２２（対向する一方の側面）から導出し、第２の端子１２を樹脂封止体２の長辺側面２１（対向する他方の側面）から導出する。これにより樹脂封止体長辺側面２１を外部端子領域として最大限に活用し、多ピン化に対応することができる。
１、外部端子
１１、第１の端子
１２、第２の端子
２、樹脂封止体
２１、樹脂封止体長手側面
２２、樹脂封止体短手側面
３、実装基板
４、ダイパッド
５、半導体素子
６、ワイヤ
１００、半導体装置

Claims (3)

  1. 半導体素子を被覆する樹脂封止体から複数の外部端子１が導出された樹脂封止型半導体装置１００において、前記外部端子１は、第１の端子１１と、第２の端子１２とを有し、前記第1の端子１１は、前記樹脂封止型半導体装置１００を実装基板に搭載した際に、その先端部が該実装基板の表面に当接してストッパーとして機能する端子であり、前記第２の端子１２は、前記半導体素子と電気的に接続され、前記実装基板に構築された電子回路への接続端子として機能することを特徴とする半導体装置。
  2. 前記第１の端子は、ばね構造を有することを特徴とする半導体装置。
  3. 前記第１の端子と前記第２の端子は、前記樹脂封止体の異なる側面から導出されていることを特徴とする請求項１記載の半導体装置。
JP2014005805U 2014-10-31 2014-10-31 半導体装置 Expired - Fee Related JP3195397U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014005805U JP3195397U (ja) 2014-10-31 2014-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014005805U JP3195397U (ja) 2014-10-31 2014-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JP3195397U true JP3195397U (ja) 2015-01-15

Family

ID=52685103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014005805U Expired - Fee Related JP3195397U (ja) 2014-10-31 2014-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3195397U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール
JPWO2016117015A1 (ja) * 2015-01-20 2017-05-18 三菱電機株式会社 パワーモジュール
US20170345733A1 (en) * 2015-01-20 2017-11-30 Mitsubishi Electric Corporation Power module
US10074585B2 (en) 2015-01-20 2018-09-11 Mitsubishi Electric Corporation Power module with dummy terminal structure

Similar Documents

Publication Publication Date Title
US7687893B2 (en) Semiconductor package having leadframe with exposed anchor pads
US9048593B2 (en) Electronic card connector
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
US20050189626A1 (en) Semiconductor device support structures
US9350091B2 (en) Electrical connector and conductive terminal thereof
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20140080327A1 (en) Shielding socket with a shielding plate extending outside from an insulative housing
US7367814B2 (en) Electrical contacts used in an electrical connector
JP6092645B2 (ja) 半導体装置
JP3176067U (ja) 半導体装置
US9130321B2 (en) Electrical connector having contact for either BGA or LGA package
JP5013596B2 (ja) 裏面実装型ｌｅｄ
KR100407751B1 (ko) 반도체장치
KR20050011714A (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
CN107910313B (zh) 一种新型半导体封装结构及其封装方法及电子产品
JP3195397U (ja) 半導体装置
JP2008021459A (ja) コンタクト及びこれを用いたｉｃソケット
US20200035587A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20140335705A1 (en) Electrical connector
CN210722994U (zh) 电子元件的封装结构
US9356368B2 (en) Low profile electrical connector
JP2011171168A (ja) ソケット、該ソケットと電子装置との接続構造、および半導体装置
KR100792146B1 (ko) 반도체 패키지
JP6923687B2 (ja) 発光装置
US20040219817A1 (en) Bga (ball grid array) electrical connector

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3195397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees