KR100792146B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100792146B1
KR100792146B1 KR1020060111495A KR20060111495A KR100792146B1 KR 100792146 B1 KR100792146 B1 KR 100792146B1 KR 1020060111495 A KR1020060111495 A KR 1020060111495A KR 20060111495 A KR20060111495 A KR 20060111495A KR 100792146 B1 KR100792146 B1 KR 100792146B1
Authority
KR
South Korea
Prior art keywords
chip
hole
connector
semiconductor package
substrate
Prior art date
Application number
KR1020060111495A
Other languages
English (en)
Inventor
조양식
홍양일
양성진
옥정태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060111495A priority Critical patent/KR100792146B1/ko
Application granted granted Critical
Publication of KR100792146B1 publication Critical patent/KR100792146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 커넥터홀을 갖는 기판을 구비하고, 이 기판의 커넥터홀에 전기적 신호 교환 가능하게 칩을 분리 가능하게 꼿아서 이루어진 구조, 그리고 기판없이 칩끼리 서로 결합시킨 구조로 이루어진 소켓형 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 기판의 일측쪽에 커넥터홀을 형성하고, 이 커넥터홀에 칩을 전기적 신호 교환 가능하게 결합할 수 있도록 함으로써, 칩을 자유롭게 교환할 수 있도록 한 반도체 패키지 또는 제1칩의 상면에 커넥터홀 형태의 비아홀을 형성하고, 이 비아홀에 제2 및 제3칩 등을 전기적 신호 교환 가능하게 꼿아서 사용할 수 있도록 한 구조의 반도체 패키지를 제공한다.
반도체 패키지, 소켓형, 비아홀, 커넥터홀, 칩 교환

Description

반도체 패키지{Semicouductor package}
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 분리사시도,
도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 도 1의 A-A선 단면도,
도 3은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 조립사시도,
도 4는 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 도 3의 B-B선 단면도,
도 5 및 도 6은 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 분리사시도 및 조립사시도,
도 7 및 도 8은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 분리사시도 및 조립사시도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 커넥터홀
14 : 수직홀 16 : 접속핀
20 : 하부접속체 22 : 연결체
24 : 상부접속체 26 : 스프링
28 : 관통홀 30 : 전도성 승하강바
32 : 타원형 눌림판 34 : 볼
36 : 본딩패드 38 : 반도체 칩
40 : 제1칩 42 : 플립칩
44 : 비아홀 46 : 제1 칩수용부
48 : 제2 칩수용부 50 : 제2칩
52 : 제3칩 54 : 제3 칩수용부
56 : 커넥터 핀 58 : 제4칩
60 : 범프
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 커넥터홀을 갖는 기판을 구비하고, 이 기판의 커넥터홀에 전기적 신호 교환 가능하게 칩을 분리 가능하게 꼿아서 이루어진 구조, 그리고 기판없이 칩끼리 서로 결합시킨 구조로 이루어진 소켓형 반도체 패키지에 관한 것이다.
주지된 바와 같이, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 그 크기 및 두께 또한 패키지의 종류에 따라 다양하게 제조되고 있다.
통상적인 반도체패키지의 구조 및 그 제조 방법은, 회로 등의 소자를 반도체 칩에 형성하고, 상기의 반도체칩을 기판에 탑재한 후, 기판과 칩간을 신호 교환을 위한 와이어로 연결하고, 패키지의 형태로 몰딩하여 외부의 충격이나 자극으로부터 보호하여 제조되며, 기판을 통해 외부로 노출된 접속단자를 마더보드와 같은 외부단자와 전기적으로 연결하여 사용하게 된다.
최근에는 반도체 패키지 크기를 칩 스케일에 가깝게, 두께는 더 얇게 경박단소화로 제조되고 있고, 단위 생산성을 높이고 경박단소화를 실현하기 위하여 반도체 패키지 영역이 한꺼번에 집약된 기판을 이용하는 추세에 있다.
이에, 기판의 사용없이 칩만으로 이루어진 반도체 패키지, 칩을 범용적으로 사용할 수 있도록 칩 교환형 패키지의 개발이 요구되고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기판의 일측쪽에 커넥터홀을 형성하고, 이 커넥터홀에 칩을 전기적 신호 교환 가능하게 결합할 수 있도록 함으로써, 칩을 자유롭게 교환할 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 제1칩의 상면에 커넥터홀 형태의 비아홀을 형성하고, 이 비아홀에 제2 및 제3칩 등을 전기적 신호 교환 가능하게 꼿아서 사용할 수 있도록 한 구조의 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일구현예에 따른 반도체 패키지는: 일측면에 커넥터홀이 형성된 기판과; 상기 커넥터홀의 내부 표면에 형성된 수직홀에 장착되는 다수의 접속핀과; 상기 접속핀에 전기적 신호 교환 가능하게 접촉되도록 동일배열의 본딩패드를 갖는 반도체 칩으로 구성하여; 상기 기판의 커넥터홀에 상기 반도체 칩을 교체 가능하게 삽입하는 동시에 상기 본딩패드가 다수의 접속핀을 눌러주면서 서로 전기적으로 접속될 수 있도록 한 것을 특징으로 한다.
바람직하게는, 상기 접속핀은: 상기 기판의 수직홀의 바닥쪽에 기판내에 존재하는 전도성패턴과 신호교환 가능하게 연결된 하부접속체와; 상기 하부접촉체와 연결체로 연결되어 수직홀의 상단부에 위치되는 상부접촉체와; 상기 수직홀을 통하여 삽입되어 상기 상부 및 하부접속체 사이에 압축 가능하게 위치되는 스프링과; 상기 상부접촉체에 형성된 관통홀을 통하여 삽입되는 동시에 그 하단은 상기 스프링의 상단에 고정되는 전도성 승하강바와; 상기 전도성 승하강바의 상단에 일체로 형성되어 상기 수직홀 위쪽으로 돌출되는 눌림체로 구성된 것을 특징으로 한다.
더욱 바람직하게는, 상기 눌림체는 수직홀의 위쪽으로 노출된 볼록한 구조의 타원형 눌림판 또는 상기 수직홀의 상단에 눌림 가능하게 위치하는 볼중 어느 하나인 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예에 따른 반도체 패키지는: 플립칩이 저면에 부착되고, 상면에는 다수의 비아홀을 갖는 제1 및 제2칩수용부가 형성된 구조의 제1칩과; 상기 제1칩의 각 칩수용부의 비아홀에 분리 가능하 게 체결되도록 접속수단을 갖는 제2칩 및 제3칩과; 상기 제3칩의 상면에 다수의 비아홀을 가지면서 형성된 제3칩수용부와; 상기 제3칩수용부의 비아홀에 분리 가능하게 체결되도록 접속수단을 갖는 제4칩으로 구성된 것을 특징으로 한다.
바람직하게는, 상기 접속수단은 커넥터 핀 또는 범프인 것을 특징으로 한다.
바람직하게는, 상기 제1칩은 기판 역할을 하는 칩이고, 상기 제2칩은 로직 칩이며, 상기 제3 및 제4칩은 메모리 칩인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 분리사시도이고, 도 2는 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 도 1의 A-A선 단면도이며, 도 3은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 조립사시도이고, 도 4는 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 도 3의 B-B선 단면도이다.
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 제1실시예에 따른 반도체 패키지(100)는 기판에 칩을 분리 가능하게 삽입하여, 어떠한 칩도 범용적으로 교체 사용할 수 있도록 한 점에 특징이 있다.
상기 기판(10)은 인쇄회로기판, 리드프레임 등을 이용하여 제작할 수 있으며, 일측쪽에 커넥터홀을 형성한 구조로 제작하게 된다.
상기 커넥터홀(12)의 내부 표면(상면)에는 상하방향으로 다수의 수직홀(14)이 형성되는 바, 이 수직홀(14)의 바닥쪽에는 기판(10)을 인쇄회로기판을 적용한 경우 소정의 회로 설계로 배열된 전도성 패턴들중 전기적 접속을 위한 전도성패턴(미도시됨)이 노출되어진다.
여기서, 상기 수직홀(14)내에 접속핀(16)이 구성되는데, 이 접속핀(16)은 반도체 칩(38)과 전기적 신호 교환 가능하게 접촉시키는 구성이다.
상기 접속핀(16)의 구성을 보면, 상기 기판(10)의 수직홀(14)의 바닥쪽에 기판(10)내에 존재하는 전도성패턴과 신호교환 가능하게 연결된 하부접속체(20)가 삽입되고, 상기 하부접촉체(20)와 연결체(22)로 연결되면서 수직홀(14)의 상단부에는 상부접촉체(24)가 위치하게 된다.
또한, 상기 수직홀(14)을 통하여 삽입되되, 상기 상부 및 하부접속체(20,24) 사이에 스프링(26)이 압축 가능하게 배치된다.
또한, 상기 상부접촉체(20)에 형성된 관통홀(28)을 통하여 전도성 승하강바(30)가 삽입되는 바, 이 승하강바(30)의 하단은 상기 스프링(26)의 상단에 고정되고, 그 상단에는 상기 수직홀(14) 위쪽으로 돌출되는 눌림체(32,34)가 일체로 부착된다.
이때, 상기 눌림체(32,34)는 커넥터홀(12)을 통하여 삽입되는 반도체 칩(38)에 의하여 가압되어, 그 아래의 스프링(26)을 압축시키면서 하강하는 동시에 반도체 칩(38)의 본딩패드와 전기적으로 접촉하는 부분이 된다.
상기 눌림체(32,34)는 수직홀(14)의 위쪽으로 노출된 볼록한 구조의 타원형 눌림판(32)으로 적용할 수 있고, 또는 상기 수직홀(14)의 상단에 눌림 가능하게 위치하는 동시에 수직홀(14)을 통하여 위쪽으로는 이탈되지 않게 위치되는 볼(34)중 선택하여 채택할 수 있다.
즉, 상기 승하강바(30)의 상단에 타원형 눌림판(32) 또는 볼(34)이 스프링(26)을 압축하면서 눌림 가능하게 배치된다.
여기서, 상기 접속핀(16)의 구성중 타원형 눌림판(32) 또는 볼(34)에 전기적 신호 교환 가능하게 접촉되도록 동일배열의 본딩패드(36)를 갖는 반도체 칩(38)이 구비된다.
따라서, 상기 반도체 칩(38)을 기판(10)의 커넥터홀(12)을 통하여 삽입하면, 반도체 칩(38)이 상기 타원형 눌림판(32) 또는 볼(34)을 아래쪽으로 가압하면서 삽입되는 바, 결국 반도체 칩(38)의 본딩패드(36)와 상기 타원형 눌림판(32) 또는 볼(34)이 서로 전기적 신호 교환 가능하게 접촉되는 상태가 된다.
이와 같이, 필요에 따라 칩(38)을 기판(10)의 커넥터홀(12)에 교체 삽입할 수 있도록 함으로써, 반도체 패키지(100) 하나에 여러 기능을 부가할 수 있게 된다.
여기서, 본 발명에 따른 반도체 패키지의 제2실시예를 설명하면 다음과 같다.
첨부한 도 5 및 도 6은 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 분리사시도 및 조립사시도이다.
본 발명의 제2실시예에 따른 반도체 패키지는 기판의 적용없이 복수개의 칩을 상하로 적층 구성한 점에 특징이 있다.
제1칩(40)은 기판 역할을 하는 칩으로서, 그 저면에 다수의 플립칩(42)이 부 착되고, 상면에는 다수의 비아홀(44)을 갖는 제1 및 제2 칩수용부(46,48)가 형성된 구조를 갖는다.
즉, 상기 제1 및 제2 칩수용부(46,48)는 에칭 공정에 의하여 오목하게 제거된 부분으로서, 후술하는 제2칩 및 제3칩(50,52)이 삽입 안착될 수 있는 크기로 형성된다.
이때, 상기 제1 및 제2칩수용부(46,48)의 표면에는 다수의 비아홀(44)이 형성되는 바, 이 비아홀(44)은 다시 한 번 에칭 공정을 실시하여 형성되며, 후술하는 제2 및 제3칩(50,52)에 형성된 커넥터 핀(56)의 갯수에 맞게 형성된다.
물론, 상기 비아홀(44)의 내부에는 제1칩(40)의 본딩패드 역할을 하는 전기적 신호 교환을 위한 접속부(미도시됨)가 노출되어 있다.
여기서, 상기 제1칩(40)의 제1 및 제2 칩수용부(46,48)의 비아홀(44)에 분리 가능하게 체결되도록 커넥터 핀(56)을 갖는 제2칩 및 제3칩(50,52)이 구비되는 바, 상기 제2칩(50)은 로직을 담당하는 칩으로 채택되고, 상기 제3칩(52)은 메모리 칩으로 채택된 것이다.
즉, 상기 제2 및 제3칩(50,52)의 저면에는 전기적 접속단자로서, 강성을 갖는 전도성 금속재로 만들어진 커넥터 핀(56)이 일체로 형성된다.
이때, 상기 제3칩(52)의 상면에는 다수의 비아홀(44)을 갖는 제3칩수용부(54)가 형성된다.
상기 제3칩수용부(54)도 마찬가지로 에칭 공정에 의하여 제3칩(52)의 상면에 오목하게 형성된 부분이며, 다시 한 번의 에칭으로 제3칩수용부(54)의 상면에 다수 의 비아홀(44)이 형성된다.
이에, 상기 제3칩수용부(54)의 비아홀(44)에 메모리 칩인 제4칩(58)이 분리 가능하게 체결되는 바, 이 제4칩(58)의 저면에도 강성을 갖는 전도성 금속재로 만들어진 커넥터 핀(56)이 일체로 형성된다.
따라서, 상기 제1칩(40)의 제1 및 제2 칩수용부(46,48)에 안착되는 동시에 해당 커넥터 핀(56)이 비아홀(44)에 끼워짐에 따라, 제2 및 제3칩(50,52)의 체결이 이루어지고, 제3칩(52)상의 제3칩수용부(54)의 비아홀(44)에 제4칩(58)을 끼움으로써, 본 발명의 제2실시예에 따른 반도체 패키지(200)가 완성된다.
이와 같이, 기판의 사용없이 다수개의 칩을 적층 구성함으로써, 반도체 패키지의 전체적인 두께를 현격하게 줄일 수 있다.
여기서, 본 발명에 따른 반도체 패키지의 제3실시예를 설명하면 다음과 같다.
첨부한 도 7 및 도 8은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 분리사시도 및 조립사시도이다.
본 발명의 제3실시예에 따른 반도체 패키지(300)는 상술한 제2실시예에 따른 반도체 패키지(200)와 그 구조가 동일하며, 단지 접속단자를 다르게 적용한 점에 주안점이 있다.
즉, 상기 제2 및 제3칩, 제4칩(50,52,58)의 저면에 접속단자로서, 제2실시예와 같이 커넥터 핀을 형성하지 않고, 범프(60)를 일체로 부착시킨 점에 특징이 있다.
마찬가지로, 본 발명의 제3실시예에 따른 반도체 패키지(300)도 기판의 사용없이 복수개의 칩을 적층 구성함으로써, 두께를 현격하게 줄일 수 있고, 고집적화를 실현할 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면,
1) 기판의 일측쪽에 커넥터홀을 형성하고, 이 커넥터홀에 칩을 교체 가능하게 결합할 수 있도록 함으로써, 칩을 자유롭게 교환할 수 있는 범용의 반도체 패키지를 제공할 수 있다.
2) 별도의 기판없이 제1칩의 상면에 커넥터홀 형태의 비아홀을 형성하고, 이 비아홀에 제2 및 제3칩 등을 전기적 신호 교환 가능하게 꼿아서 사용할 수 있도록 함으로써, 기판의 사용없이 두께를 현격하게 줄일 수 있는 반도체 패키지를 제공할 수 있다.

Claims (6)

  1. 일측면에 커넥터홀이 형성된 기판과;
    상기 커넥터홀의 내부 표면에 형성된 수직홀에 장착되는 다수의 접속핀과;
    상기 접속핀에 전기적 신호 교환 가능하게 접촉되도록 동일배열의 본딩패드를 갖는 반도체 칩으로 구성하여;
    상기 기판의 커넥터홀에 상기 반도체 칩을 교체 가능하게 삽입하는 동시에 상기 본딩패드가 다수의 접속핀을 눌러주면서 서로 전기적으로 접속될 수 있도록 한 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기 접속핀은:
    상기 기판의 수직홀의 바닥쪽에 기판내에 존재하는 전도성패턴과 신호교환 가능하게 연결된 하부접속체와;
    상기 하부접촉체와 연결체로 연결되어 수직홀의 상단부에 위치되는 상부접촉체와;
    상기 수직홀을 통하여 삽입되어 상기 상부 및 하부접속체 사이에 압축 가능하게 위치되는 스프링과;
    상기 상부접촉체에 형성된 관통홀을 통하여 삽입되는 동시에 그 하단은 상기 스프링의 상단에 고정되는 전도성 승하강바와;
    상기 전도성 승하강바의 상단에 일체로 형성되어 상기 수직홀 위쪽으로 돌출되는 눌림체;
    로 구성된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 2에 있어서, 상기 눌림체는 수직홀의 위쪽으로 노출된 볼록한 구조의 타원형 눌림판 또는 상기 수직홀의 상단에 눌림 가능하게 위치하는 볼중 어느 하나인 것을 특징으로 하는 반도체 패키지.
  4. 플립칩이 저면에 부착되고, 상면에는 다수의 비아홀을 갖는 제1 및 제2칩수용부가 형성된 구조의 제1칩과;
    상기 제1칩의 각 칩수용부의 비아홀에 분리 가능하게 체결되도록 접속수단을 갖는 제2칩 및 제3칩과;
    상기 제3칩의 상면에 다수의 비아홀을 가지면서 형성된 제3칩수용부와;
    상기 제3칩수용부의 비아홀에 분리 가능하게 체결되도록 접속수단을 갖는 제4칩;
    으로 구성된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 4에 있어서, 상기 접속수단은 커넥터 핀 또는 범프인 것을 특징으로 하는 반도체 패키지.
  6. 청구항 4에 있어서, 상기 제1칩은 전자기기에 대한 실장용 기판의 역할을 하는 칩이고, 상기 제2칩은 로직 칩이며, 상기 제3 및 제4칩은 메모리 칩인 것을 특징으로 하는 반도체 패키지.
KR1020060111495A 2006-11-13 2006-11-13 반도체 패키지 KR100792146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111495A KR100792146B1 (ko) 2006-11-13 2006-11-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111495A KR100792146B1 (ko) 2006-11-13 2006-11-13 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100792146B1 true KR100792146B1 (ko) 2008-01-04

Family

ID=39216889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111495A KR100792146B1 (ko) 2006-11-13 2006-11-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100792146B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015559A (ko) * 1996-08-22 1998-05-25 김광호 칩 온 보드 패키지의 삽입형 테스트 소켓
JPH10213627A (ja) 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
JP2006269625A (ja) 2005-03-23 2006-10-05 Funai Electric Co Ltd 制御用ｉｃチップ及びそれを備えたプリント回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015559A (ko) * 1996-08-22 1998-05-25 김광호 칩 온 보드 패키지의 삽입형 테스트 소켓
JPH10213627A (ja) 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
JP2006269625A (ja) 2005-03-23 2006-10-05 Funai Electric Co Ltd 制御用ｉｃチップ及びそれを備えたプリント回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7378726B2 (en) Stacked packages with interconnecting pins
US8283767B1 (en) Dual laminate package structure with embedded elements
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US7119425B2 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
US8106507B2 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket
US7972149B2 (en) Board with connection terminals
US7341460B1 (en) Electrical connector
US6672882B2 (en) Socket structure for grid array (GA) packages
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20070101579A (ko) 모듈 대 모듈 연결구조를 갖는 패키지 시스템
KR100792146B1 (ko) 반도체 패키지
US20060141667A1 (en) Bare die socket
KR20060074146A (ko) 반도체 패키지 모듈
US7777324B2 (en) Interposer and semiconductor package with reduced contact area
JP2006253388A (ja) 中継基板
JP3195397U (ja) 半導体装置
US6840788B2 (en) BGA (ball grid array) electrical connector
KR101332873B1 (ko) 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지
KR101116731B1 (ko) 듀얼 다이 패키지
KR20080029273A (ko) 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
KR20010056937A (ko) 칩 스캐일 스택 패키지
KR100355745B1 (ko) 반도체 패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13