JPH04162556A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JPH04162556A
JPH04162556A JP2285942A JP28594290A JPH04162556A JP H04162556 A JPH04162556 A JP H04162556A JP 2285942 A JP2285942 A JP 2285942A JP 28594290 A JP28594290 A JP 28594290A JP H04162556 A JPH04162556 A JP H04162556A
Authority
JP
Japan
Prior art keywords
lead frame
copper
resin
oxide film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2285942A
Other languages
English (en)
Inventor
Yoshiaki Ogawa
義明 小川
Hiroyuki Noguchi
博之 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2285942A priority Critical patent/JPH04162556A/ja
Priority to US07/775,549 priority patent/US5252855A/en
Publication of JPH04162556A publication Critical patent/JPH04162556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体パッケージに用いられるリードフレー
ム及びその製造方法に関し、特に一部が樹脂で構成され
るリードフレームの信頼性改善に関する。
［従来の技術］ 半導体パッケージに用いられるリードフレームは、−射
的に銅合金または鉄合金の板材をプレス打ち抜き加工あ
るいはエツチング加工して遣られる。すなわち、１つの
パッケージに用いられるリードフレームは１つの金属か
らなるものであった。
しかしながら、特に集積回路パッケージにおいては、近
年のパッケージの小型化と多様化並びに集積回路素子の
大型化とＩ１０端子数の増加などの諸要因から派生する
様々な理由により、１つのパッケージに用いられるリー
ドフレームを同一の金属材料から構成するのではなく、
金属材料からなる部材と樹脂からなる部材を接合したも
の、異穫の金属材料からなる部材を接合したもの、ある
いはこれらの混合型などが提案されている。
例えば、ＡＳＩＣ（＾ｐｐｌｉｃａｔｉｏｎ　５ｐｅｃ
ｉｆｉｃ　ＩＣ）のパッケージなどでは、多様なサイズ
の集積回路素子を１つのリードフレームで賄うことを狙
って、素子載置部材を金属の代わりに樹脂フィルムで楕
成し、これをインナーリードに接着するようなリードフ
レームが提案されている。
また、４Ｍ　ＤＲＡＭのＺ　Ｉ　Ｐ　（Ｚｉｇ−ｚａｇ
　ＩｎｌｉｎｅＰａｃｋａｇｅ）などでは、パッケージ
サイズの制約に対して集積回路素子が極めて大型化する
ため、インナーリードの引き回しが困難になる。そのた
め、素子載置部材として樹脂フィルムをインナーリード
に接着し、この樹脂フィルム上に素子を載置、接着する
ようなリードフレームが発表されている。
さらには、集積回路素子の大型化と集積度の向上に伴う
消費電力の増加により、回路動作時の発熱量が増大する
ので、従来の一般的なパッケージでは放熱が不十分とな
り、素子の温度上昇が進んで、誤動作や故障の要因とな
ることが懸念される。
このような放熱性が問題となるようなパッケージ、例え
ばパワーＱ　Ｆ　Ｐ　（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋ
ａｇｅ）と呼ばれているパッケージなどでは、素子載置
部材に熱伝導性の良い金属板を用い、これとインナーリ
ードを樹脂材料を介して接着するような構造のリードフ
レームも発表されている。
このようなリードフレームの構造は多種多様であるが、
その基本構造は金属材料からなる部材と樹脂からなる部
材を接着もしくは熱圧着して接合したものであり、代表
例としては第５図に示すような断面構造をしている０図
において、（１）は銅合金または鉄合金からなるリード
フレームの一部をなすインナーリード、（２）はポリイ
ミドなどの樹脂材料からなる樹脂フィルムであり、樹脂
フィルム（２）は樹脂系接着剤（３）によってインナー
リード（１）に接着されている。また、樹脂フィルム（
２〉は素子載置部材として、半導体素子（４）を樹脂系
接着剤（３）で接着し、半導体素子（４）とインナーリ
ード（１）を金属、Ｉ［１ｉＥ（５）でワイヤボンディ
ングして電気的に接続される。
［発明が解決しようとする課題］ 上記のような従来のリードフレームでは、樹脂フィルム
（２）が樹脂系接着剤（３）によって銅合金または鉄合
金からなるインナーリード（１）に直接接着されている
が、一般に樹脂系接着剤とこれらの金属材料との接着力
は必ずしも充分でない、そのため、半導体パッケージの
組み立て工程におけるリードの曲げ加工時に加わる剪断
応力や、種々の加熱環境で加わる熱応力などにより、上
記の接着界面の密着力が低下して、微小な隙間が生じる
ことが懸念される。このような場合、パッケージの吸湿
が起こると、微小なｌｌ！！間に水が凝結し、再び加熱
されることにより、凝結した水が気化して体ＷＩｍ張し
、バックージクラックに繋がるという危険性がある。従
って、樹脂部材と金属部材の接着力の改善は半導体パッ
ケージの信頼性上の課題として重要である。
本発明は上記課題を解決するためになされたものであり
、樹脂部材と金属部材または金属部材どうしが充分な接
着力で接合しているリードフレーム及びその製造方法を
得ることを目的とする。
［課題を解決するための手段］ 本発明の第１実施態様のリードフレームは、リードフレ
ームの一部をなす金属部材の少なくとも一部の表面が銅
あるいは銅合金の陽極酸化膜を備え、且つ該陽極酸化膜
を介して樹脂フィルムまたは樹脂板から実質的になる部
材がリードフレームの一部に接着または熱圧着により設
置されていることを特徴とするものである。
また、本発明の第１実施態様のリードフレームの製造方
法は、少なくとも実質的な表面組成が銅あるいは銅合金
からなるリードフレーム部材を、アルカリ溶液中で陽極
として電解することにより、上記リードフレーム部材の
銅あるいは銅合金からなる表面に、空隙を有する針状結
晶の集合体を主要な構造とする銅の陽極酸化膜を形成し
た後、該陽極酸化膜が形成された表面に、樹脂フィルム
または樹脂板から実質的になる部材を接着または熱圧着
してリードフレームを得ることを特徴とするものである
。
更に、本発明の第２実施態様のリードフレームは、少な
くとも２つ以上の金属部材を樹脂系接着剤で接着してな
るリードフレームであって、前記金属部材の接着面が銅
あるいは銅合金の陽極酸化膜を備え、且つ該陽極酸化膜
を介して各金属部材が接着されていることを特徴とする
ものである。
また、本発明の第２実施態様のリードフレームの製造方
法は、少なくとも実質的な表面組成が銅あるいは銅合金
からなる２つ以上のリードフレーム部材を、アルカリ溶
液中で陽極として電解することにより、前記リードフレ
ーム部材の銅あるいは銅合金からなる表面に空隙を有す
る針状結晶の集合体を主要な構造とする銅の陽極酸化膜
を形成した後、該陽極酸化膜を介して各部材を樹脂系接
着剤で接着してリードフレームを得ることを特徴とする
ものである。
［作　　用コ 本発明によるリードフレームの製造方法は、実質的な表
面組成が銅あるいは銅合金からなるリードフレーム部材
をアルカリ溶液中で陽極として電解することにより、電
極反応生成物として上記部材表面に銅の酸化膜を形成し
、且つ形成される銅の酸化膜は陽極電極の効果により、
空隙を有する針状結晶の集合体を主要な構造となるよう
に結晶成長する。このような構造の銅の酸化膜は、他の
方法による銅の酸化膜の形成方・法、例えば化学反応に
よる銅の酸化膜の形成方法あるいは加熱による銅の酸化
膜の形成方法では形成し得ないものである。
よって、上記陽極酸化工程を経て得られる本発明のリー
ドフレームは、樹脂部材と接着または熱圧着する金属部
材の表面あるいは金属部材どうしを接着する表面に形成
された銅あるいは銅合金の陽極酸化膜を備え、この陽極
酸化膜は空隙を有する針状結晶の集合体を主要な構造と
するので、接着剤あるいは熱圧着工程において流動性を
与えられた樹脂が、上記陽極酸化膜に存在する無数の空
隙に浸透して固化するため、金属部材と接着剤あるいは
金属部材と樹脂部材の界面に働く剪断力や剥菖力に対抗
してアンカー作用を発揮し、この界面の密着性を極めて
強固にする。
［実　施　例］ 第１図は本発明の一実施態様を示すリードフレームの断
面図であり、第２図はこのリードフレームにおける金属
部材と樹脂部材の接合界面を模式的に示す断面図である
。以下、各国において、同一符号は同一もしくは相当部
分を示す、（６）は銅合金からなるリードフレームの一
部をなすインナーリード（１）の表面に形成された銅あ
るいは銅合金の陽極酸化膜であり、金属部材であるイン
ナーリード（１）と樹脂部材であるポリイミド等の樹脂
フィルム（２）は陽極酸化膜（６）を介して樹脂系接着
剤（３）によって接着されている。
この陽極酸化膜（６）は微視的には空隙を有する針状結
晶（７）の集合体が主要な構造となっている。
上記接着界面においては、この針状結晶（７）の気合体
で構成されている無数の空隙に、流動性のある樹脂系接
着剤（３）が浸透して固化している。そのため、針状結
晶（７）がアンカー作用を発揮するので、インナーリー
ド（１）と樹脂フィルム（２）の間に衝撃力や熱応力が
働いても、上記接着界面の剥離が起こりにくい。
第３図は上記のリードフレームを得るための製造方法の
一実施態様を示す工程図であり、各製造工程における断
面構造の変化を表している。まず、プレス打ち抜き加工
もしくはエツチング加工により成形した銅合金からなる
リードフレームの金属部材部分を、アルカリ溶液中で陽
極酸化することにより、インナーリード（１）を含む金
属部材の表面に空隙を有する針状結晶（図示せず）の集
合体を主要な構造とする銅あるいは銅合金の陽極酸化膜
（６）を形成する。
次に、陽極酸化膜（６）を形成した金属部材表面の樹脂
部材と接合する部位、この場合にはインナーリード（１
）の先端部の片面に、樹脂系接着剤（３）を塗布する。
樹脂系接着剤（３）は、耐熱性や樹脂部材（樹脂フィル
ム）との接着性などの観点から選ばれるべきであり、樹
脂部材としてポリイミドを用いる場合は同種のポリイミ
ド系接着剤が好適である０次に、樹脂系接着剤（３）を
塗布した部位に、樹脂部材であるポリイミド等の樹脂フ
ィルム（２）を位置決めして貼付する。この貼付工程で
は、樹脂系接着剤（３）の硬化条件に従い、加熱、加圧
しても構わない０次に、この樹脂フィルム（２）を接着
したリードフレームを酸の溶液で洗浄して上記接着部位
以外の陽極酸化膜（６）を溶解除去する。
リードフレームとしてはこの段階で完成品となり、半導
体素子（４）の実装工程に進んでもよいが、金属細線（
５）によるワイヤボンディングの接合信頼性を増すため
に、インナーリード（１）の先端部の樹脂フィルム（２
）を貼付していない面に、通常の銀、金等のめっきを施
してもよい。
上記実施例では、リードフレームの骨格をなす金属部材
として、銅合金を用いた場合について述べたが、４２合
金等の鉄合金を用いる場合には、−度鉄合金からなるリ
ードフレームの金属部材部分に銅めっきを施すことによ
り、上記説明と同様に銅あるいは銅合金の陽極酸化膜（
６）を形成することが可能で、以下同様の工程で本発明
のリードフレームを得ることができる。
また、樹脂部材としては、上記説明の樹脂フィルム以外
に、ガラスエポキシ板等の樹脂板を用いることができる
０例えば、ガラスエポキシ板を金属部材に接合する方法
としては、ガラス繊維とエポキシ樹脂からなるプリプレ
グに金属部材を位置決めして積層し、加熱圧着すること
により、陽極酸化膜の針状結晶の集合体で構成される無
数の空隙にエポキシ樹脂が流入固化して充分強固な金属
部材と樹脂部材の接合が可能である。
次に、本発明の２つ以上の金属部材を樹脂系接着剤で接
着してなるリードフレームの実施態様について説明する
。
第４図は本発明の別の実施態様であるリードフレームの
断面図であり、（１）はリードフレームの一方の金属部
材の一部である鉄合金からなるインナーリード、（８）
はリードフレームの他方の金属部材である銅板であり、
素子載置部材としての機能を有する。このインナーリー
ド（１）上には銅めっき（９）が施されており、銅めっ
き（９）及び銅板（８）の表面に形成された陽極酸化膜
（６）を介して、樹脂系接着剤（３）によりインナーリ
ード（１〉と銅板（８）が接着されている。この陽極酸
化膜（６）は、上記実施例と同様に、空隙を有する針状
結晶の集合体が主要な構造となっているため、この針状
結晶の集合体で構成される無数の空隙に、樹脂系接着剤
（３）が浸透して固化して針状結晶のアンカー作用を受
けるので、インナーリード（１）と銅板（８）の間に衝
撃力や熱応力が働いても上記接着界面の剥離が起こりに
＜＜、銅板（８）の良好な熱伝導性を妨げることもない
。
次に、本発明の効果を確認するために行った実験結果に
ついて述べる。
本発明のリードフレームの金属部材と樹脂部材の密着性
が、従来のリードフレームにおける密着性よりも優れて
いることを確認するために、金属部材と樹脂部材を接合
し、密着性試験を行った。
ただし、リードフレームのインナーリードのような形状
では、測定精度上接合形状の要因による誤差が出るため
に、樹脂部材上に幅、１０！＋、ｍのストライプ状に金
属部材を接合し、その密着性を評価した。
く本発明方法〉 まず、厚さ０１５１、幅１０ｍｍのストライブ状のＣｕ
−２％５ｎ−０，２％Ｎｉ合金を下記の条件で陽極酸化
し、その表面に空隙−を有する針状結晶の集合体を主要
な構造とする銅の陽極酸化膜を形成した。
隨ｆｆｉ東豆 電解液組成・・　１２モル水酸化ナトリウム陽極電流密
度・・０．２５Ａ／ｄｍ” 温度・　・　　・５０°に うして陽極酸化膜を形成した金属部材である銅合金と樹
脂部材を接合するのであるが、後に行う密着性試験で樹
脂の伸びが生じないように、樹脂部材には、ガラスエポ
キシ板を選んだ。すなわち、ガラス繊維５０％、エポキ
シ樹脂量５０％のプリプレグを上記の陽極酸化膜を形成
した銅合金板と積層し、圧力４０ｋｇ／ｃ論２、温度１
７０℃を保持しながら均一に加圧してボイドや反りのな
ｌ＃）接合部材を作製した。
く′比較方法１〉 次に、上記本発明方法に対する比較方法として、同じ形
状、組成の銅合金板を陽極酸化せずそのまま用い、以下
、本発明方法と全く同一の条件で接合部材を作製した。
く比較方法２〉 上記本発明方法に対する別の比較方法として、同じ形状
、組成の銅合金板を下記の条件で化学的に酸化処理し、
以下、本発明方法と全く同一の条件で接合部材を作製し
た。
他ヱ皿土Ａ１ 浴組成　　・・亜塩素酸ナトリウム３０　ｇ／Ｑ水酸化
ナトリウム　１０ｇ／ｌ りん酸三ナトリウム１０　ｇ／ｌ 温度・・　・　８５℃ こうして得られた本発明方法及び比較方法１．２の各接
合部材を以下の要領で密着性試験に供した。
ｍ友胛 接合部材を引っ張り試験機上で水平一方向に移動可能に
保持し、この接合部材を移動させながら接合している幅
１０ＩＩＩｍの銅合金板の一端を鉛直方向に引っ張り、
そのときの剥離強度を測定した。
密着性試験の結果は第１表に示すように比較方法に対し
本発明方法による接合部材は優れた密着性を示すことが
確かめられた。
以上、本発明の効果を確認するに好適な実験結果を例に
とって述べたが、この実−における接合部位よりも小さ
い接合部位であるリードフレームにおいても、同様の有
意差のある結果が導かれることは言うまでもない。
［発明の効果コ 本発明によれば、リードフレームの金属部材の表面に、
主要な構造が空隙を有する針状結晶の集合体からなる銅
の酸化膜を形成したため、これと接合する樹脂部材との
密着性に優れ、この接合界面を剥離するような力が加わ
っても、剥離の発生を・効果的に防ぐことができるとい
う効果がある。
【図面の簡単な説明】
第１図は本発明の一実施態様によるリードフレームの断
面図であり、第２図はリードフレームにおけるインナー
リードと樹脂フィルムの接合界面を模式的に示す断面図
であり、第３図は本発明の一実施態様のリードフレーム
の製造工程図、第４図は本発明の別の実施例によるリー
ドフレームの断面図であり、第５図は従来のリードフレ
ームの断面図である０図中、１・・・インナーリード、
２・・・樹脂フィルム、３・・・樹脂系接着剤、６・・
・陽極酸化膜、７・・・針状結晶、８・・・銅板、９・
・・銅めっき。 なお、各図中、同一符号は同一部分あるいは相当部分を
示す。

Claims (4)

    【特許請求の範囲】
  1. （１）リードフレームの一部をなす金属部材の少なくと
    も一部の表面が銅あるいは銅合金の陽極酸化膜を備え、
    且つ該陽極酸化膜を介して樹脂フィルムまたは樹脂板か
    ら実質的になる部材がリードフレームの一部に接着また
    は熱圧着により設置されていることを特徴とするリード
    フレーム。
  2. （２）少なくとも実質的な表面組成が銅あるいは銅合金
    からなるリードフレーム部材を、アルカリ溶液中で陽極
    として電解することにより、上記リードフレーム部材の
    銅あるいは銅合金からなる表面に、空隙を有する針状結
    晶の集合体を主要な構造とする銅の陽極酸化膜を形成し
    た後、該陽極酸化膜が形成された表面に、樹脂フィルム
    または樹脂板から実質的になる部材を接着または熱圧着
    してリードフレームを得ることを特徴とするリードフレ
    ームの製造方法。
  3. （３）少なくとも２つ以上の金属部材を樹脂系接着剤で
    接着してなるリードフレームであって、前記金属部材の
    接着面が銅あるいは銅合金の陽極酸化膜を備え、且つ該
    陽極酸化膜を介して各金属部材が接着されていることを
    特徴とするリードフレーム。
  4. （４）少なくとも実質的な表面組成が銅あるいは銅合金
    からなる２つ以上のリードフレーム部材を、アルカリ溶
    液中で陽極として電解することにより、前記リードフレ
    ーム部材の銅あるいは銅合金からなる表面に空隙を有す
    る針状結晶の集合体を主要な構造とする銅の陽極酸化膜
    を形成した後、該陽極酸化膜を介して各部材を樹脂系接
    着剤で接着してリードフレームを得ることを特徴とする
    リードフレームの製造方法。
JP2285942A 1990-10-25 1990-10-25 リードフレーム及びその製造方法 Pending JPH04162556A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2285942A JPH04162556A (ja) 1990-10-25 1990-10-25 リードフレーム及びその製造方法
US07/775,549 US5252855A (en) 1990-10-25 1991-10-15 Lead frame having an anodic oxide film coating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2285942A JPH04162556A (ja) 1990-10-25 1990-10-25 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04162556A true JPH04162556A (ja) 1992-06-08

Family

ID=17697977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2285942A Pending JPH04162556A (ja) 1990-10-25 1990-10-25 リードフレーム及びその製造方法

Country Status (2)

Country Link
US (1) US5252855A (ja)
JP (1) JPH04162556A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653400A (ja) * 1992-07-28 1994-02-25 Nec Corp リードフレーム
JPH06291245A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP2861725B2 (ja) * 1993-04-07 1999-02-24 住友金属鉱山株式会社 半導体装置及びそのリードフレーム
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6909179B2 (en) * 1996-03-18 2005-06-21 Renesas Technology Corp. Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
US6353268B1 (en) 1997-08-22 2002-03-05 Micron Technology, Inc. Semiconductor die attachment method and apparatus
US6646354B2 (en) * 1997-08-22 2003-11-11 Micron Technology, Inc. Adhesive composition and methods for use in packaging applications
US5986332A (en) * 1998-08-12 1999-11-16 National Semiconductor Corporation Integrated circuit leadframe incorporating overhanging leads
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6225683B1 (en) * 1999-05-14 2001-05-01 Analog Devices, Inc. Die size-increasing integrated circuit leads and thermally enhanced leadframe
TW417220B (en) * 1999-07-23 2001-01-01 Advanced Semiconductor Eng Packaging structure and method of semiconductor chip
JP3804747B2 (ja) * 1999-08-24 2006-08-02 ローム株式会社 半導体装置の製造方法
US6573123B2 (en) 1999-09-07 2003-06-03 Sai Man Li Semiconductor chip package and manufacturing method thereof
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6614123B2 (en) * 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6852427B1 (en) * 2003-09-02 2005-02-08 Olin Corporation Chromium-free antitarnish adhesion promoting treatment composition
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP4604893B2 (ja) * 2005-07-19 2011-01-05 住友電気工業株式会社 複合多孔質樹脂基材及びその製造方法
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4248675A (en) * 1980-02-25 1981-02-03 Massachusetts Institute Of Technology Method of forming electrical contact and antireflection layer on solar cells
JP2635722B2 (ja) * 1988-10-21 1997-07-30 新光電気工業株式会社 リードフレームおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653400A (ja) * 1992-07-28 1994-02-25 Nec Corp リードフレーム
JPH06291245A (ja) * 1993-03-31 1994-10-18 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US5252855A (en) 1993-10-12

Similar Documents

Publication Publication Date Title
JPH04162556A (ja) リードフレーム及びその製造方法
KR101069198B1 (ko) 패키지 부품 및 반도체 패키지
US7064012B1 (en) Method of making a semiconductor chip assembly with a pillar and a routing line using multiple etch steps
TWI462253B (zh) 導線架基板及其製造方法
JP5441276B2 (ja) 銀表面と樹脂材料間の接着の改良法
TWI796386B (zh) 導線架、半導體裝置和製造導線架的方法
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
JP2012505307A5 (ja)
JP2014221941A (ja) めっき膜の製造方法
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JPH03283556A (ja) １ｃ用リードフレーム
JP2018056386A (ja) リードフレーム
CN102034781B (zh) 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
JP3852405B2 (ja) 半導体パッケージの製造方法
JP4645114B2 (ja) 配線基板の製造方法
KR20120121799A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP3183283B2 (ja) フレキシブル配線基板上に部材を接合する方法
JP3826776B2 (ja) 半導体装置
TW202410225A (zh) 具有奈米雙晶層的封裝結構的製造方法
JP2002057240A (ja) 電子部品実装用フィルムキャリアテープ
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPS5914658A (ja) 半導体用リ−ドフレ−ム
JP2002124596A (ja) 半導体装置およびその製造方法
JPS6017988A (ja) プリント回路材料