JPH10163400A - 半導体装置及びそれに用いる２層リードフレーム - Google Patents

半導体装置及びそれに用いる２層リードフレーム

Info

Publication number
JPH10163400A
JPH10163400A JP8318141A JP31814196A JPH10163400A JP H10163400 A JPH10163400 A JP H10163400A JP 8318141 A JP8318141 A JP 8318141A JP 31814196 A JP31814196 A JP 31814196A JP H10163400 A JPH10163400 A JP H10163400A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
layer
thickness
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8318141A
Other languages
English (en)
Inventor
Yuji Hotta
祐治 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP8318141A priority Critical patent/JPH10163400A/ja
Priority to US08/978,865 priority patent/US5821628A/en
Priority to KR1019970063654A priority patent/KR19980042865A/ko
Publication of JPH10163400A publication Critical patent/JPH10163400A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 ０．８ｍｍ以下に薄型化しても、樹脂封止時
にダイシフトやボイドの発生が生じにくく、もって薄型
で信頼性および量産性に富んだ構造を持つ半導体装置
と、それに用いるのに適した２層リードフレームを提供
する。 【解決手段】 リード部１１と金属層１２とが積層され
た２層リードフレーム１の、その金属層１２に半導体素
子２を固定するための接着剤層１３の厚みを１００〜３
５０μｍとし、その接着剤層１３内に、半導体素子２を
その素子厚の１／３以上にわたって埋没させた構造とす
ることで、樹脂封止領域内における凹凸の程度を減少さ
せ、ダイシフト並びにボイドの発生を抑制する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は２層リードフレーム
を備えた半導体装置と、それに用いるのに適した２層リ
ードフレームに関する。
【０００２】
【従来の技術】樹脂封止型の半導体装置においては、従
来、その多くがトランスファーモールド法によって樹脂
封止されている。このトランスファーモールド法は、一
般に、トランスファー成形機を用いて、金型キャビティ
内に半導体素子を搭載したリードフレームの一部を挿入
した状態で、そのキャビティ内に溶融状態の樹脂を注入
することによって、半導体素子並びにリードフレームの
一部を樹脂封止する方法であり、既に１０年以上にわた
って広く用いられており、その技術は確立され、従来の
一般的な半導体装置の封止に関しては安定して量産が可
能である。
【０００３】一方、近年、トランスファーモールド法に
おける封止用樹脂の利用効率の悪さに起因する樹脂廃棄
物の大量発生の問題、あるいはトランスファーモールド
法における多品種少量生産に対するフレキシビリティの
低さ等に鑑み、封止用樹脂をラベル状ないしはシート状
に成形するとともに、これを加熱・加圧によって半導体
素子と貼り合わせることで樹脂封止を行う、いわゆるシ
ートモールド法等と称される方法が提案されている（例
えば特開平４−３４０２５８号）。
【０００４】また、樹脂封止型の半導体装置において
は、半導体素子のパワー増大に伴う高い放熱性の要求に
基づき、リードフレームに金属箔を積層し、その金属箔
上に半導体素子を搭載して熱を拡散させるようにした２
層リードフレームが用いられるようになってきている。
【０００５】
【発明が解決しようとする課題】ところで、近年、電子
機器の小型化、薄型化等への移行に伴い、半導体装置の
薄型化が市場において強く要求されており、２層リード
フレームを用いた樹脂封止型の半導体装置においても、
例えば厚み０．８ｍｍ以下程度の極めて薄型のものが要
求されつつある。
【０００６】このように半導体装置を薄型化すると、樹
脂封止に際して以下に示すような問題が生じる。すなわ
ち、キャビティ内に溶融樹脂を流し込む必要のあるトラ
スファーモールド法では、装置全体の厚みを０．８ｍｍ
程度以下としたときにはキャビティが極めて狭くなり、
その狭いキャビティ内に溶融樹脂を流し込むことが困難
となるうえに、その内部の空隙は半導体素子の存在に伴
う凹凸が存在するために、樹脂の未充填部（ボイド）や
ダイシフトなどが発生し、得られた半導体装置の信頼性
が低下するとともに、量産性も大幅に低下するという問
題がある。
【０００７】また、ラベル状ないしはシート状に成形し
た封止用樹脂を用いるシートモールド法においては、上
記のような薄型化に伴う顕著な問題は生じないものの、
このシートモールド法は、元来的に封止樹脂内にボイド
が発生しやすく、得られた半導体装置の信頼性が低いと
いう欠点があり、これを防止するために、ラベル状ない
しはシート状の封止用樹脂と半導体素子を張り合わせる
際に用いる成形用金型として、特殊なエアベントを設け
た複雑な構造のものを用いる等の提案がなされているが
（例えば特開平５−３４３４５８号）、それでもなおボ
イドの発生防止効果は十分であるといは言えず、この点
がシートモールド法を用いた樹脂封止工程の実用化を遅
らせる原因となっている。
【０００８】本発明はこのような実情に鑑みてなされた
もので、０．８ｍｍ程度以下に薄型化しても、トランス
ファーモールド法による樹脂封止に際してボイドやダイ
シフトが殆ど発生せず、また、シートモールド法により
樹脂封止をしてもボイドが生じにくく、もって薄型化し
ても量産性並びに信頼性を損なうことのない構造を持つ
半導体装置と、その半導体装置に用いるのに適した２層
リードフレームの提供を目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、接着剤層を介して半導体素
子を搭載するための金属層と、リード部とが相互に積層
されてなる２層リードフレームを備えた半導体装置で、
上記接着剤層の厚みが１００〜３５０μｍであり、か
つ、半導体素子がその接着剤層の中に少なくとも当該素
子厚の１／３以上埋まっていることによって特徴づけら
れる。
【００１０】以上の基本的構成を有する本発明の半導体
装置は、後述するように薄型の半導体装置に適用して特
に有効であって、従ってその厚みは、４００〜８００μ
ｍとすることができ、また、そのような厚みとすること
が半導体装置の薄型化の趨勢に対応できて好ましい。
【００１１】そして、本発明を適用して上記のような薄
型の半導体装置を得る場合、用いる半導体素子の厚みは
１５０〜４００μｍとされる。ここで、本発明の半導体
装置においては、２層リードフレームの半導体素子固定
側と反対側の面を、当該半導体装置の一方の主面に露出
させた構成を採用することができ、この構成によれば、
半導体装置はいわゆる片面モールドタイプとなって、装
置の薄型化を達成する上においてはより適した構造とな
り得る。
【００１２】また、それとは反対側の主面、つまり半導
体素子の回路面側に相当する装置の他方の主面に、金属
箔層を設けた構成を採用することができ、このような金
属箔層の存在は、薄型化に伴う半導体装置の強度低下を
防止すると同時に、封止樹脂による吸湿を抑制し、放熱
性を向上させる部材としても機能する。
【００１３】一方、本発明の２層リードフレームは、本
発明の半導体装置に用いるのに適した２層フレームであ
って、接着剤層を介して半導体素子を搭載するための金
属層と、リード部とが相互に積層されてなる２層フレー
ムにおいて、接着剤層の厚みが１００〜３５０μｍであ
ることによって特徴づけられる。
【００１４】本発明の半導体装置並びに２層リードフレ
ームにおいて、半導体素子を搭載するための金属層とリ
ード部とを接着する接着剤層の厚みが１００μｍ未満で
あると、半導体素子を埋め込んだ状態において接着剤層
表面と素子表面との間の段差が大きくなり、封止樹脂内
にボイドを含みやすくなるとともに、熱サイクルを受け
るとクラックが発生しやすくなって好ましくない。ま
た、この接着剤層の厚みが３５０μｍを越えると、半導
体素子の固定が難しくなって、同じく好ましくない。
【００１５】ここで、本発明の半導体装置並びに２層リ
ードフレームにおけるリード部の材質は、当分野におい
て多用される銅合金や４２アロイ（４２ニッケル−鉄合
金）等であり、その厚みは、通常、１００〜３００μｍ
とされる。
【００１６】また、同じく本発明の半導体装置並びに２
層リードフレームにおける、半導体素子を搭載・固定す
るための金属層の材質としては任意に選択可能である
が、好ましくはＮｉ，Ｃｕ，Ａｌ、あるいは４２アロ
イ、４５アロイ（４５ニッケル−鉄合金）やステンレス
等の合金とされる。また、その厚みは６〜１５０μｍと
することが好ましい。
【００１７】本発明の半導体装置並びに２層リードフレ
ームにおいて、上記の金属層の上に設けられて半導体素
子を接着固定するための接着剤層は、同時にリード部と
金属層とを接着するための層として機能するが、その材
質は当分野において常用されている各種材料を任意に使
用することができる。具体的には、熱可塑性樹脂として
は例えばポリエーテルイミド樹脂、ポリアミドイミド樹
脂、等のガラス転移点が２００°Ｃ以上の樹脂、熱硬化
性樹脂としては例えばエポキシ樹脂、アクリル樹脂、ポ
リエステル樹脂、ポリイミド樹脂、等を挙げることがで
きる。そして、この接着剤層に用いるのに最も適した材
料は、吸湿性、弾性率が低く、かつ、ガラス転移点の高
いポリカルボジイミド樹脂を挙げることができる。ポリ
カルボジイミド樹脂は、下記の一般式（１）で表され、
この式（１）中の−Ｒ−は式（Ａ）〜（Ｄ）の構造式の
いずれとしてもよい。
【００１８】
【数１】
【００１９】また、この接着剤層には、上記した各樹脂
に各種の添加材、例えばシリカ、アルミナのような充填
材、あるいは硬化触媒、可塑剤等を添加してもよい。こ
の接着剤層を介して半導体素子を金属層に固着する方法
は、加熱により接着剤層が軟化、あるいは溶融した状態
において素子がその厚みの１／３以上埋まるまで圧着す
る方法を採用することができる。これにより、半導体素
子を樹脂封止した際の封止樹脂の半導体素子上の厚み
と、接着剤層の厚みとの差が少なくなるため、封止樹脂
に発生する応力が小さくなり、信頼性が向上する。
【００２０】本発明の半導体装置の樹脂封止には、当分
野において最も通常に用いられているトランスファーモ
ールド法と、公知の材料、例えばエポキシ樹脂、ポリイ
ミド樹脂、マレイミド樹脂、シリコーン樹脂、アクリル
樹脂等の、各種熱硬化性樹脂を用いることができる。こ
の封止樹脂においても、ポリカルボジイミド樹脂は特に
その低吸湿性により本発明の半導体装置における封止樹
脂として最も好ましい材料である。これらの各封止樹脂
には、各種の硬化剤、硬化触媒、可塑剤、充填材、難燃
材、低応力材等、当分野において公知の各種材料を含有
させてもよい。
【００２１】また、本発明の半導体装置の樹脂封止に
は、ラベル状ないしはシート状の封止材料を用いた、前
記したシートモールド法を採用することができ、この方
法の採用により、より生産性を高めることができる。こ
の場合、ラベルないしはシート状の封止材料を、封止用
樹脂と金属箔との積層体、つまり金属箔を基材としてそ
の一面に封止用樹脂を積層した構造とすれば、樹脂封止
時において特別な工程等を付加することなく、片側の主
面が金属箔層で覆われた半導体装置を直ちに得ることが
でき、前記した各種の信頼性、特に耐湿信頼性に富んだ
半導体装置を得ることができる。
【００２２】このラベル状ないしはシート状の封止材料
に用いる樹脂としても、当分野において公知の各種樹脂
を用いることができ、具体的には、エポキシ樹脂、ポリ
イミド樹脂、マレイミド樹脂、シリコーン樹脂、アクリ
ル樹脂、等を挙げることができる。そして、この樹脂と
してもポリカルボジイミド樹脂は特にその低吸湿性によ
り本発明の半導体装置に用いるのに最も好ましい材料で
ある。また、これらの各種樹脂には、トランスファーモ
ールド法で用いる樹脂と同様に、各種の硬化剤、硬化触
媒、可塑剤、充填材、難燃材、低応力材等、当分野にお
いて公知の各種材料を含有させてもよい。
【００２３】また、ラベル状ないしはシート状の封止材
料の基材として用いられる金属箔の材質は任意に選択す
ることができるが、好ましくはＮｉ，Ｃｕ，Ａｌ、ある
いは４２アロイ、４５アロイやステンレスのような合金
とするのがよい。また、その厚みは、金属箔と封止樹脂
間に生じる熱応力をできる限り小さくすべく、６〜１５
０μｍ程度に薄くすることが好ましい。
【００２４】本発明は、半導体素子を２層リードフレー
ムの金属層に固定するための接着剤層の厚みを１００〜
３５０μｍとして、その中に半導体素子をその素子厚の
１／３以上にわたって埋め込んだ構成とすることによ
り、従来の半導体装置の樹脂封止に際して生じていた各
種問題点を解決し、薄型化しても量産性並びに信頼性に
優れた半導体装置を得ようとするものである。
【００２５】すなわち、０．８ｍｍ程度の薄型の半導体
装置をトランスファーモールド法により樹脂封止する際
に生じていたボイドやダイシフトの問題は、半導体素子
をその厚みの１／３以上にわたって接着剤層中に埋め込
むことにより、樹脂充填領域内の空隙の凹凸の程度が緩
和されると同時に、半導体素子の封止樹脂流によるシフ
ト（移動）が阻止される結果、確実に解消される。
【００２６】また、ラベル状ないしはシート状に成形し
た封止用樹脂を用いるシートモールド法における封止樹
脂内でのボイドの発生は、以下の理由により解消ないし
は大幅に低減される。
【００２７】すなわわち、シートモールド法において
は、ラベル状ないしはシート状の封止用樹脂は半導体素
子との貼り合わせ時において加熱により軟化ないしは溶
融し、その状態で成形圧力によって半導体素子の表面に
押しつけられ、これによって封止用樹脂が半導体素子の
周囲部分のギャップに回り込みながら封止領域内に充填
されるのであるが、半導体素子をその厚みの１／３以上
にわたって接着剤層に埋め込んだ本発明の構造によれ
ば、接着剤層からの半導体素子の突出量が小さくなり、
軟化ないしは溶融状態の封止用樹脂は容易にその周囲に
回り込むことが可能となり、ボイドの発生を抑制するこ
とができる。
【００２８】また、金属層に対して半導体素子を接着さ
せるための接着剤層が１００〜３５０μｍの厚みで形成
された本発明の２層リードフレームによれば、前記した
ように加熱により接着剤層を軟化ないしは溶融させた状
態で、半導体素子をその素子厚の１／３以上の所定寸法
だけ埋め込むように圧着するだけで、直ちに本発明の半
導体装置を得ることができる。
【００２９】
【実施例】以下、本発明を適用して実際に半導体装置を
製造した実施例を、幾つかの比較例とともに述べる。
【００３０】＜実施例＞２層リードフレームとして図１
に模式的断面図を示す構造のものを採用した。すなわ
ち、この例において用いた２層リードフレーム１は、銅
合金製の厚み１５０μｍのリード部１１と、銅製の厚み
７０μｍの金属層１２とを相互に積層するとともに、そ
の金属層１２の一面に半導体素子固着用の接着剤層１３
を形成し、その接着剤層１３の厚みは１５０μｍとし
た。この接着剤層１３の材質はポリカルボジイミド樹脂
を主成分とし、また、この接着剤層１３により、金属層
１２とリード部１１とを接着した。この接着時におい
て、リード部１１が接着剤層１３内に１２０μｍの深さ
で埋没するように加熱・加圧によって調整した。
【００３１】以上のような２層リードフレーム１を用い
て、図２に模式的断面図を示すような厚さ０．６ｍｍ、
２０ｍｍ角のＱＦＰ半導体装置を、図３に示すような樹
脂封止プロセスを用いて製造した。なお、図２および図
３では、半導体素子２とリード部１１とを接続するボン
ディングワイヤの図示を省略している。
【００３２】半導体素子２の大きさは１０ｍｍ×１０ｍ
ｍ、厚みは２８０μｍであって、図３の樹脂封止プロセ
スの前に、半導体素子２を２層リードフレーム１に接着
したが、その接着時に、半導体素子２が接着剤層１３内
に深さ１２０μｍで埋没するように加熱・加圧調整し
た。
【００３３】素子の樹脂封止には、図３（Ａ）に示すよ
うなラベル状の封止部材３を用いたシートモールド法を
採用した。ラベル状の封止部材３は、厚み３５μｍの銅
製の金属箔３１の片面にポリカルボジイミド樹脂を主成
分とする封止用樹脂層３２を形成した構造とし、その封
止用樹脂層３２の周囲は斜面として全体として凸形状と
して、封止プロセスにおける半導体素子２への圧着時に
周辺気体を外側に押しやり、その気体の巻き込みを抑制
するように考慮した。そして、同図に示すように、上下
一対の成形金型４１，４２の一方にその封止部材３を挿
入するとともに、他方の金型４２には、前記した２層リ
ードフレーム１と半導体素子２との組立体Ｓを半導体素
子２が封止部材３側を向くようにセットした。
【００３４】次に、封止部材３を加熱することにより封
止用樹脂層３２を軟化ないしは溶融させつつ、（Ｂ）の
ように型締めすることによってその封止用樹脂層３２を
成形した後、（Ｃ）のように型を開くことにより、図２
に示すように、半導体素子２の周辺が樹脂３２′で封止
され、かつ、その一方の主面に金属層１２が露出し、他
方の主面が金属箔３１で覆われた構造を持つ半導体装置
を得た。
【００３５】＜比較例１＞上記の実施例と同等の材料を
用い、同様の樹脂封止プロセスによって半導体装置を成
形したが、半導体素子２を２層リードフレーム１の金属
層１２に固定するための接着剤層１３の厚みは２０μｍ
とした。これにより、図４に模式的断面図を示すような
構造の半導体装置を得た。
【００３６】＜比較例２＞実施例と同等の材料を用い、
同様の樹脂封止プロセスによって半導体装置を成形し
た。ただし、半導体素子２およびリード部１１の接着剤
層１３中への埋没量は共に２０μｍとした。
【００３７】＜比較例３＞実施例と同等の材料を用い、
同様の樹脂封止プロセスによって半導体装置を成形し
た。ただし、半導体素子２を２層リードフレーム１の金
属層１２に固定するための接着剤層１３の厚みは４５０
μｍとし、半導体素子２およびリード部１１の接着剤層
１３中への埋没量は、それぞれ２００μｍおよび１００
μｍとした。
【００３８】この比較例３においては、半導体素子２と
リード部１１とを接続するボンディングワイヤの倒れが
多発し、半導体装置の作成は実質的に不可能であった。 ＜実施例および各比較例で得た装置の評価＞以上の実施
例と、各比較例（製造不能であった比較例３を除く）で
得た半導体装置について、１０００サイクルの熱サイク
ル試験を施した後、Ｘ線透過装置により半導体装置内部
を観察した。
【００３９】その結果、比較例１および２においては素
子端部からインナーリード部に沿ってクラックが観察さ
れたが、本発明実施例においては何らの変化も認められ
なかった。
【００４０】
【発明の効果】以上のように、本発明によれば、半導体
素子と２層リードフレームの金属層に固定するための接
着剤層の厚みを１００〜３５０μｍとするとともに、半
導体素子をその接着剤層中に素子厚の１／３以上にわた
って埋め込まれた構成の採用により、樹脂封止工程にお
ける半導体素子のダイシフトや封止樹脂中のボイドの発
生を抑制することが可能となり、薄型、特に０．８ｍｍ
厚以下の半導体装置に適用して、その信頼性と量産性の
双方を満足することができる。
【図面の簡単な説明】
【図１】本発明実施例で用いた２層リードフレームの構
造を示す模式的断面図
【図２】本発明実施例の半導体装置の構造を示す模式的
断面図
【図３】本発明実施例および各比較例で採用した樹脂封
止プロセスの説明図
【図４】比較例１で得た半導体装置の構造を示す模式的
断面図
【符号の説明】
１ ２層リードフレーム １１ リード部 １２ 金属層 １３ 接着剤層 ２ 半導体素子 ３ ラベル状封止部材 ３１ 金属箔 ３２ 封止用樹脂層 ３２′ 樹脂 ４１，４２ 金型

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 接着剤層を介して半導体素子を固定する
    ための金属層と、リード部とが相互に積層されてなる２
    層リードフレームを備えた半導体装置であって、上記接
    着剤層の厚みが１００〜３５０μｍであり、かつ、半導
    体素子がその接着剤層の中に少なくとも当該素子厚の１
    ／３以上埋まっていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、
    当該半導体装置の厚みが４００〜８００μｍであること
    を特徴とする半導体装置。
  3. 【請求項３】 上記２層リードフレームの金属層の半導
    体素子固定側と反対側の面が、当該半導体装置の一方の
    主面に露出していることを特徴とする、請求項１または
    ２に記載の半導体装置。
  4. 【請求項４】 上記半導体素子の回路面側に相当する当
    該半導体装置の他方の主面に、金属箔層が設けられてい
    ることを特徴とする、請求項１，２または３に記載の半
    導体装置。
  5. 【請求項５】 上記半導体素子をリードフレームに固定
    する接着剤層の主成分がポリカルボジイミド樹脂である
    ことを特徴とする、請求項１，２，３または４に記載の
    半導体装置。
  6. 【請求項６】 接着剤層を介して半導体素子を搭載する
    ための金属層と、リード部とが相互に積層されてなる２
    層リードフレームであって、上記接着剤層の厚みが１０
    ０〜３５０μｍであることを特徴とする２層リードフレ
    ーム。
  7. 【請求項７】 上記接着剤層の主成分がポリカルボジイ
    ミドであることを特徴とする、請求項６に記載の２層リ
    ードフレーム。
JP8318141A 1996-11-28 1996-11-28 半導体装置及びそれに用いる２層リードフレーム Pending JPH10163400A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8318141A JPH10163400A (ja) 1996-11-28 1996-11-28 半導体装置及びそれに用いる２層リードフレーム
US08/978,865 US5821628A (en) 1996-11-28 1997-11-28 Semiconductor device and two-layer lead frame for it
KR1019970063654A KR19980042865A (ko) 1996-11-28 1997-11-28 반도체 장치 및 반도체 장치용 이중-층 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8318141A JPH10163400A (ja) 1996-11-28 1996-11-28 半導体装置及びそれに用いる２層リードフレーム

Publications (1)

Publication Number Publication Date
JPH10163400A true JPH10163400A (ja) 1998-06-19

Family

ID=18095964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8318141A Pending JPH10163400A (ja) 1996-11-28 1996-11-28 半導体装置及びそれに用いる２層リードフレーム

Country Status (3)

Country Link
US (1) US5821628A (ja)
JP (1) JPH10163400A (ja)
KR (1) KR19980042865A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345132A (ja) * 1999-06-01 2000-12-12 Nisshinbo Ind Inc Ｌｃｐ接合方法
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
WO2014188825A1 (ja) * 2013-05-23 2014-11-27 日東電工株式会社 電子部品装置の製造方法、積層シート、及び、電子部品装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JPH10214925A (ja) * 1996-11-28 1998-08-11 Nitto Denko Corp 半導体素子封止用封止ラベル
US6180261B1 (en) 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
US6081037A (en) * 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US5986332A (en) * 1998-08-12 1999-11-16 National Semiconductor Corporation Integrated circuit leadframe incorporating overhanging leads
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6369452B1 (en) 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
JP2002064189A (ja) * 2000-08-21 2002-02-28 Tokin Corp マグネティック・ランダム・アクセス・メモリ
JP3785086B2 (ja) * 2000-11-27 2006-06-14 敏秋 石山 ガラスタッチパネルおよびその作製方法
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
US6501171B2 (en) * 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6746324B2 (en) * 2002-09-13 2004-06-08 John J. Achen Combustion air wall vent
TWI249214B (en) * 2004-11-12 2006-02-11 Advanced Semiconductor Eng Assembly process
DE102006010733A1 (de) * 2006-03-08 2007-09-20 Süss MicroTec AG Substrat mit einer Trägerschicht zur Verhinderung einer Verformung
MY143209A (en) * 2006-10-06 2011-03-31 Hitachi Chemical Co Ltd Liquid resin composition for electronic part sealing, and electronic part apparatus utilizing the same
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
JP7321651B2 (ja) * 2019-11-19 2023-08-07 ホシデン株式会社 防水ケーブル、防水ケーブル製造方法
CN114981958A (zh) * 2020-05-11 2022-08-30 华为技术有限公司 一种封装结构及其制作方法、通信设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345132A (ja) * 1999-06-01 2000-12-12 Nisshinbo Ind Inc Ｌｃｐ接合方法
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
WO2014188825A1 (ja) * 2013-05-23 2014-11-27 日東電工株式会社 電子部品装置の製造方法、積層シート、及び、電子部品装置
JP2014229771A (ja) * 2013-05-23 2014-12-08 日東電工株式会社 電子部品装置の製造方法、積層シート、及び、電子部品装置
CN105210184A (zh) * 2013-05-23 2015-12-30 日东电工株式会社 电子部件装置的制造方法、层叠片、以及电子部件装置

Also Published As

Publication number Publication date
US5821628A (en) 1998-10-13
KR19980042865A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
JPH10163400A (ja) 半導体装置及びそれに用いる２層リードフレーム
US7671453B2 (en) Semiconductor device and method for producing the same
JP2004119465A (ja) 電子回路装置およびその製造方法
JP4760876B2 (ja) 電子装置およびその製造方法
JP3207286B2 (ja) 樹脂封止型半導体装置
JP2501953B2 (ja) 半導体装置
JP2011243929A (ja) 半導体装置及びその製造方法
US6114013A (en) Sealing label for sealing semiconductor element
JP4591362B2 (ja) 電子装置の製造方法
JP4359076B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JPH0817855A (ja) 半導体装置の製造方法およびこれに用いられる積層体
JP5849935B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011155078A (ja) 樹脂封止型電子装置およびその製造方法
JP3550100B2 (ja) 自動車用電子回路装置及びそのパッケージ製造方法
JP2000114280A (ja) 接着材フィルムおよびそれを用いた半導体装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP4115712B2 (ja) 補強効果を具えたヒートシンク装置を具えたチップパッケージ基板の製造方法
JP3976706B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JPH09223760A (ja) 半導体装置およびそれに用いる多層リードフレーム
JP2000124401A (ja) 半導体装置
JP2002261197A (ja) 自動車用電子回路装置
JPH1032303A (ja) 樹脂封止型半導体装置およびその製造方法
JP3736207B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0689947A (ja) 樹脂封止型半導体装置