JPH1032303A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH1032303A
JPH1032303A JP8184534A JP18453496A JPH1032303A JP H1032303 A JPH1032303 A JP H1032303A JP 8184534 A JP8184534 A JP 8184534A JP 18453496 A JP18453496 A JP 18453496A JP H1032303 A JPH1032303 A JP H1032303A
Authority
JP
Japan
Prior art keywords
input
output lead
resin
tape member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8184534A
Other languages
English (en)
Inventor
Shinji Takei
信二 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8184534A priority Critical patent/JPH1032303A/ja
Publication of JPH1032303A publication Critical patent/JPH1032303A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 入出力用リードが狭ピッチの場合でも、封止
樹脂が良好に密着・緻密化し、水分の侵入などによる耐
湿信頼性低下など全面的に解消・回避できる樹脂封止型
半導体装置およびその製造方法の提供。 【解決手段】 樹脂封止型半導体装置の発明は、一主面
に電極端子7aを有する半導体素子7と、前記半導体素子
7の一主面側の選択された領域に配設されたベースフィ
ルムユチを内層とするマウントテープ部材8と、前記マ
ウントテープ部材8の外層8bを成す樹脂層に少なくとも
側面が埋没して配設された入出力用リード9と、前記入
出力用リード9の一端を半導体素子7の電極端子7aに電
気的に接続する配線10と、前記入出力用リード9の他端
を導出して半導体素子7を含む領域をモールド封止する
樹脂層11とを具備したことを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は樹脂封止型半導体装
置およびその製造方法に関する。
【0002】
【従来の技術】近年、電子機器のコンパクト化が進む
中、それら電子機器の主要電子部品である半導体装置
も、高容量化および薄型化が求められている。そして、
これら半導体装置の薄型化手段として、入出力用リード
が並列的に設けられているリードフレームを用い、平面
的に配置された入出力用リード群上に、所要の電気的な
絶縁を確保しながら半導体素子を搭載・実装し(リード
オンチップ構造)、さらに樹脂封止した構成が、製造コ
ストなどの面から注目されている。
【0003】図5は、この種のリードオンチップ構造を
有する樹脂封止型半導体装置の概略構造を断面的に示し
たものである。図5において、1は一主面に電極端子1a
を有する半導体素子、2は前記半導体素子1の一主面側
の選択された領域に配設されたベースフィルム2aを内層
とするマウントテープ部材、3は前記マウントテープ部
材2上に配設された厚さ 150μm 程度の入出力用リー
ド、4は前記入出力用リード3の一端を半導体素子1の
電極端子1aに電気的に接続する配線(ボンディングワイ
ヤ)、5は前記入出力用リード3の他端を導出して半導
体素子1を含む領域をモールド封止する樹脂(たとえば
エポキシ樹脂)層である。
【0004】ここで、マウントテープ部材2は、半導体
素子1と入出力用リード3との一体化を図る一方、確実
な絶縁・離隔を形成するために、所要の耐熱性および形
状保持が前提になるので、厚さ50μm 程度のベースフィ
ルム2a(内層)の両面に、加熱により硬化する熱硬化性
樹脂(未硬化状態の)もしくは熱可塑性樹脂の厚さ25μ
m 程度の樹脂層(外層)2bが形成されたものである。
【0005】また、前記リードオンチップ構造を有する
樹脂封止型半導体装置は、次のようにして製造されてい
る。すなわち、電極端子1aを有する半導体素子1の選択
された領域面に、先ず、ベースフィルム2aを内層として
熱溶融性を有する樹脂2bを外層とするマウントテープ部
材2を配設する。次いで、前記マウントテープ部材2上
に入出力用リード3群が並列的に配置されているリード
フレームを位置決め配置した後、熱圧着してマウントテ
ープ部材2を介して半導体素子1および入出力用リード
3を一体化する。その後、前記入出力用リード3の一端
および半導体素子1の電極端子1aをワイヤボンディング
して電気的に接続してから、前記入出力用リード3の他
端側を導出して半導体素子1を含む領域を樹脂5でモー
ルド封止することによって製造している。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
リードオンチップ構造を有する樹脂封止型半導体装置に
おいては、リーク不良の発生や配線腐食などによる耐湿
信頼性の低下が懸念される。すなわち、半導体素子1お
よび入出力用リード3を、マウントテープ部材2を介し
て加熱圧着するとき、マウントテープ部材2から発生す
る揮発成分が周辺リード表面に付着し、その後の封止樹
脂層5との密着性が損なわれる傾向がある。そして、こ
の密着性の低下が、外部からの水分侵入を招来して、リ
ーク不良発生,Al配線腐食など耐湿信頼性の低下の原因
となっている。本発明者は、この水分侵入経路について
検討・調査した結果、入出力用リード3側面からの侵入
が支配的であることを確認した。
【0007】また、前記入出力用リード3側面の密着性
低下は、上記不揮発成分の付着を原因とする他に、入出
力用リード3の狭ピッチ化に伴う封止樹脂5の流入性低
下も起因している。たとえば、上記構成の樹脂封止型半
導体装置を切断し、入出力用リード3の樹脂モールド部
の状態を観察したところ、図6に要部を拡大して示すよ
うに、入出力用リード3間は、その下側にマウントテー
プ部材2や半導体素子1が介在しているため、封止樹脂
5の流入性が損なわれ(封止樹脂5の滞留)易く、した
がってエアーを巻き込んだボイド6が入出力用リード3
側面に滞留して密着性を低下していることも確認した。
この入出力用リード3側面のボイド6の滞留・残存の問
題は、耐絶縁性もしくは信頼性にも影響するので、半導
体素子の高容量化,多電極端子化が進められている現状
において、さらに由々しい問題を提起することになる。
【0008】したがって、本発明は入出力用リードが狭
ピッチの場合でも、封止樹脂が良好に密着・緻密化し、
水分の侵入などによる耐湿信頼性低下など全面的に解消
・回避できる樹脂封止型半導体装置およびその製造方法
の提供を目的とする。
【0009】
【課題を解決するための手段】請求項1の発明は、一主
面に電極端子を有する半導体素子と、前記半導体素子の
一主面側の選択された領域に配設されたベースフィルム
を内層とするマウントテープ部材と、前記マウントテー
プ部材の外層を成す樹脂層に少なくとも側面が埋没して
配設された入出力用リードと、前記入出力用リードの一
端を半導体素子の電極端子に電気的に接続する配線と、
前記入出力用リードの他端を導出して半導体素子を含む
領域をモールド封止する樹脂層とを具備したことを特徴
とする樹脂封止型半導体装置である。
【0010】請求項2の発明は、電極端子を有する半導
体素子の選択された領域面に、ベースフィルムを内層と
し、外層を成す熱溶融性を有する樹脂層の少なくとも入
出力用リードに対接する側が少なくとも入出力用リード
の側面を埋没できる厚さに設定したマウントテープ部材
を配設する工程と、前記マウントテープ部材上に入出力
用リードを位置決め配置した後、熱圧着してマウントテ
ープ部材の外層樹脂層中に入出力用リードの少なくとも
側面を埋没させながら半導体素子および入出力用リード
を一体化する工程と、記入出力用リードの一端および半
導体素子の電極端子を電気的に配線接続する工程と、前
記入出力用リードの他端を導出して半導体素子を含む領
域を樹脂モールド封止する工程とを具備したことを特徴
とする樹脂封止型半導体装置の製造方法である。
【0011】すなわち、本発明はリードフレーム上に、
いわゆるマウントテープ部材を介して半導体素子をマウ
ントする樹脂封止型半導体装置において、前記マウント
テープ部材の外層を成す樹脂層の厚さを、従来のマウン
トテープ部材の場合に比べて厚くし、リードフレームお
よび半導体素子を加熱圧着したときに、少なくとも入出
力用リード側面がマウントテープ部材の外層を成す樹脂
層に埋設(もしくは埋没)する構造を採るようにしたこ
とを骨子とする。
【0012】本発明において、半導体素子を搭載・実装
するリードフレームは、一般的なリードフレームであ
り、たとえば 0.4mm程度の狭ピッチリードであってもよ
い。
【0013】また、マウントテープ部材は、たとえば厚
さ50〜75μm 程度のポリイミド樹脂系のベースフィルム
を内層(コア層)とし、この内層の両面に外層として、
たとえばエポキシ樹脂などの未硬化な熱硬化性樹脂層、
あるいはポリイミド樹脂などの熱可塑性樹脂層を設けた
ものである。ただし、外層を成す樹脂層の少なくとも一
方の外層(入出力用リードに対接する側)の厚さは、入
出力用リードの少なくとも側面が十分埋設できるよう
に、たとえば 100〜 150μm 程度に設定されたものであ
る。
【0014】本発明に係る半導体装置の製造方法におい
ては、マウントテープ部材を構成している素材の種類,
性状などによって、リードフレームに対する半導体素子
の一体化温度,圧力が適宜選択される。また、半導体素
子を搭載,ワイヤーボンディングして組み立てたモジュ
ールは、たとえばトランスファモールド用金型にセット
し、溶融化されたエポキシ樹脂系組成物などをトランス
ファモールドすることにより樹脂封止される。
【0015】
【発明の実施の形態】以下図1,図2,図3および図4
を参照して実施例を説明する。
【0016】図1は、この実施例に係る樹脂封止型半導
体装置の構成例を示す断面図である。図1において、7
は一主面に電極端子7aを有する半導体素子、8は前記半
導体素子7の一主面側の選択された領域に配設されたベ
ースフィルム8aを内層とするマウントテープ部材、9は
前記マウントテープ部材8の外層を成す樹脂層8bに少な
くとも側面が配設された厚さ 150μm 程度の入出力用リ
ードである。また、10は前記入出力用リード9の一端を
半導体素子7の電極端子7aに電気的に接続する配線(ボ
ンディングワイヤ)、11は前記入出力用リード9の他端
側を導出して半導体素子7を含む領域をモールド封止す
る樹脂(たとえばエポキシ樹脂)層である。 ここで、
マウントテープ部材8は、半導体素子7と入出力用リー
ド9との一体化を図る一方、確実な絶縁・離隔を形成す
るために、所要の耐熱性および形状保持が前提になるの
で、厚さ50μm 程度のベースフィルム8a(内層)の両面
に、加熱により硬化する熱硬化性樹脂(未硬化状態の)
もしくは熱可塑性樹脂の厚さ 100μm 程度の樹脂層(外
層)8bが形成されたものである。つまり、マウントテー
プ部材8としては、少なくとも入出力用リード9に接す
る側の外層8bの厚さを、圧着したときに入出力用リード
9がほぼ埋設できるていどに設定したものが使用されて
いる。そして、半導体素子7と入出力用リード9との間
に配置,介在は、全体的にこのように構成された形態の
ものでもよいが、少なくとも外周側に配置させた構成と
してもよい。
【0017】次に、前記リードオンチップ構造を有する
樹脂封止型半導体装置の製造方法について説明する。
【0018】図2ないし図4は、この製造方法例の実施
態様を模式的に示したもので、ベースフィルム8aに比較
的薄く未硬化状態の熱硬化性樹脂もしくは熱可塑性樹脂
層を設けたマウントテープ部材8′、ベースフィルム8a
の一方の面に比較的厚く未硬化状態の熱硬化性樹脂もし
くは熱可塑性樹脂層を設けたマウントテープ部材8をそ
れぞれ用意した。この実施例では、ポリイミド系樹脂テ
ープをベースフィルム8aとし、未硬化状態のポリイミド
系樹脂を外層8bとしたマウントテープ部材8,8′を用
意した。一方、予め用意されたリードフレームの、並列
的に配置されている入出力用リード3群の選択された領
域面に、前記マウントテープ部材8,8′を配設する。
【0019】次いで、前記マウントテープ部材8,8′
に対向させて、所要の電極端子7aを有する半導体素子7
位置決め配置した後、前記入出力用リード9の一端およ
び半導体素子7の電極端子7aをワイヤボンディングして
電気的に接続10し、図2に断面的に示すようなモジュー
ルを作製する。図3は、この段階において、マウントテ
ープ部材8に対すして入出力用リード9が対接した状態
を拡大して示したものである。
【0020】その後、前記図2に図示したモジュールを
熱圧着し、マウントテープ部材8,8′を介して半導体
素子7および入出力用リード9を一体化する。この熱圧
着によって、図4に拡大して断面的に示すごとく、入出
力用リード9は、ほぼ全周に亘ってマウントテープ部材
8の比較的膜厚の大きい外層樹脂8b中に埋め込まれた状
態を採りながら、マウントテープ部材8′の熱圧着作用
と相俟って密に一体化する。
【0021】なお、この熱圧着においては、熱溶融性を
呈し易く、かつ膜厚な外層樹脂8b中に、ボイド発生ない
しボイド残存などを発生することなく入出力用リード9
が埋め込まれるので、入出力用リード9の側面に空隙が
残存しない緻密な埋め込み状態を採っている。つまり、
入出力用リード9の側面を主体とする一次的な、水分侵
入路を有しないモジュールを形成することになる。
【0022】次いで、常套的な樹脂モールド手段によっ
て、前記モジュールの入出力用リード9他端側を導出し
た状態で、半導体素子7を含む領域をポリイミド系樹脂
11でモールド封止する。この一連の工程によって前記図
1に図示したような構成の樹脂封止型半導体装置が製造
される。
【0023】上記構成の樹脂封止型半導体装置は、入出
力用リード9がマウントテープ部材8の外層樹脂8bを介
して密着し、かつ緻密にモールド樹脂で封止されている
ため、外部からの水分侵入が容易,確実に阻止され、リ
ーク不良や配線腐食などの発生が解消し、すぐれた耐湿
信頼性を付与することができる。たとえば、上記構成の
樹脂封止型半導体装置50個を用意し、プレッシャークッ
カー試験( 100〜 500時間)を行って、不良数の発生を
目安として耐湿性を評価したところ、表1に示すごとく
であった。
【0024】また、比較のため、前記従来の樹脂封止型
半導体装置(図5参照)50個を用意し、同様の条件で耐
湿性を評価した結果を、表1に併せて示す。
【0025】 上記耐湿性の比較評価から明らかのように、本発明に係
る樹脂封止型半導体装置の場合は、プレッシャークッカ
ー試験 500時間後でも、リーク不良の発生が認められ
ず、良好な耐湿信頼性を呈することが確認された。
【0026】本発明は上記例示の構成に限定されるもの
でなく、本発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば、マウントテープ部材
の構成は、両面外層(熱圧着時に熱溶融性を呈する樹脂
層)とも比較的厚くしてもよいし、また、ベーステー
プ,外層の樹脂ともポリイミド系樹脂以外の樹脂製であ
ってもよい。
【0027】
【発明の効果】上記説明から分かるように、請求項1の
発明によれば、外部からの水分侵入が容易かつ確実に阻
止され、リーク不良や配線腐食などの発生が解消して、
良好な耐湿信頼性を呈する樹脂封止型半導体装置が提供
される。
【0028】また、請求項2の発明によれば、良好な耐
湿信頼性を呈する樹脂封止型半導体装置を容易に、かつ
歩留まりよく提供することができる。
【図面の簡単な説明】
【図1】実施例の樹脂封止型半導体装置の要部構成を示
す断面図。
【図2】実施例の樹脂封止型半導体装置のモジュール組
み立て状態の要部を示す断面図。
【図3】実施例の樹脂封止型半導体装置のモジュール組
み立てにおいて入出力用リードがマウントフィルム部材
に対接状態を模式的に示す拡大断面図。
【図4】実施例の樹脂封止型半導体装置のモジュール組
み立てにおいて入出力用リードをマウントフィルム部材
に熱圧着した状態を模式的に示す拡大断面図。
【図5】従来の樹脂封止型半導体装置の要部構成を示す
断面図。
【図6】従来の樹脂封止型半導体装置における入出力用
リードの樹脂封止の状態を模式的に示す拡大断面図。
【符号の説明】
1,7……半導体素子 1a,7a……電極端子 2,8……マウントテープ部材 2a,8a……ベースフィルム 2b,8b……樹脂外層 3,9……入出力用リード 4,10……ボンディングワイヤ(配線) 5,11……封止樹脂層 6……ボイド(封止樹脂層部の空隙)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一主面に電極端子を有する半導体素子
    と、 前記半導体素子の一主面側の選択された領域に配設され
    たベースフィルムを内層とするマウントテープ部材と、 前記マウントテープ部材外層に少なくとも側面が埋設し
    て配設された入出力用リードと、 前記入出力用リードの一端を半導体素子の電極端子に電
    気的に接続する配線と、 前記入出力用リードの他端を
    導出して半導体素子を含む領域をモールド封止する樹脂
    層とを具備したことを特徴とする樹脂封止型半導体装
    置。
  2. 【請求項2】 電極端子を有する半導体素子の選択され
    た領域面に、ベースフィルムを内層とし、外層を成す熱
    溶融性を有する樹脂層の少なくとも入出力用リードに対
    接する側が少なくとも入出力用リードの側面を埋没でき
    る厚さに設定されたマウントテープ部材を配設する工程
    と、 前記マウントテープ部材上に入出力用リードを位置決め
    配置した後、熱圧着してマウントテープ部材の外層樹脂
    層中に入出力用リードの少なくとも側面を埋没させなが
    ら半導体素子および入出力用リードを一体化する工程
    と、 前記入出力用リードの一端および半導体素子の電極端子
    を電気的に配線接続する工程と、 前記入出力用リードの他端を導出して半導体素子を含む
    領域を樹脂モールド封止する工程とを具備することを特
    徴とする樹脂封止型半導体装置の製造方法。
JP8184534A 1996-07-15 1996-07-15 樹脂封止型半導体装置およびその製造方法 Pending JPH1032303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8184534A JPH1032303A (ja) 1996-07-15 1996-07-15 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8184534A JPH1032303A (ja) 1996-07-15 1996-07-15 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1032303A true JPH1032303A (ja) 1998-02-03

Family

ID=16154889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8184534A Pending JPH1032303A (ja) 1996-07-15 1996-07-15 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1032303A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211573B1 (en) 1997-06-12 2001-04-03 Nec Corporation Semiconductor device with an improved lead-chip adhesion structure and lead frame to be used therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211573B1 (en) 1997-06-12 2001-04-03 Nec Corporation Semiconductor device with an improved lead-chip adhesion structure and lead frame to be used therefor

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH08167629A (ja) 半導体装置及びその製造方法
JPH09270480A (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
JPH10125826A (ja) 半導体装置及びその製法
CN103943526B (zh) 制造和测试芯片封装的方法
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JPH10163400A (ja) 半導体装置及びそれに用いる2層リードフレーム
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
US5539253A (en) Resin-sealed semiconductor device
JPH0332912B2 (ja)
JP2586835B2 (ja) 半導体集積回路
CN107293499A (zh) 用于倒装芯片封装件的热超声接合的连接
JP2939404B2 (ja) 半導体装置及びその製造方法
US8772912B2 (en) Electronic device
JPH1032303A (ja) 樹脂封止型半導体装置およびその製造方法
JP2012191057A (ja) 電力用半導体装置
JPH10135249A (ja) 樹脂封止型半導体装置
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP7452040B2 (ja) 半導体装置および半導体装置の製造方法
US20220302036A1 (en) Manufacturing method of semiconductor device
JPH06163737A (ja) 半導体装置および半導体装置の製造方法
US20020123223A1 (en) Method of manufacturing a semiconductor device and a device obtained by means of said method
JP3736207B2 (ja) 樹脂封止型半導体装置の製造方法
JPH07263487A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205