JP2002064189A - マグネティック・ランダム・アクセス・メモリ - Google Patents

マグネティック・ランダム・アクセス・メモリ

Info

Publication number
JP2002064189A
JP2002064189A JP2000249452A JP2000249452A JP2002064189A JP 2002064189 A JP2002064189 A JP 2002064189A JP 2000249452 A JP2000249452 A JP 2000249452A JP 2000249452 A JP2000249452 A JP 2000249452A JP 2002064189 A JP2002064189 A JP 2002064189A
Authority
JP
Japan
Prior art keywords
magnetic
memory
random access
access memory
granular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000249452A
Other languages
English (en)
Inventor
Yuji Ono
裕司 小野
Eikichi Yoshida
栄吉 吉田
Toshiaki Masumoto
敏昭 増本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP2000249452A priority Critical patent/JP2002064189A/ja
Priority to US09/927,974 priority patent/US6657246B2/en
Priority to TW090120078A priority patent/TW495969B/zh
Priority to NO20014004A priority patent/NO20014004L/no
Priority to DE60101074T priority patent/DE60101074T2/de
Priority to EP01119925A priority patent/EP1182665B1/en
Priority to SG200105075A priority patent/SG100748A1/en
Priority to CN01125743A priority patent/CN1339800A/zh
Priority to KR1020010050200A priority patent/KR20020015293A/ko
Publication of JP2002064189A publication Critical patent/JP2002064189A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ノイズ発生が少なく、同時にノイズ耐性が高
く、実質的に高速のデータ読み出し及び書き込みが可能
な、大容量の不揮発性メモリを提供すること。 【解決手段】 グラニュラー磁性薄膜などから成る高周
波電流抑制体をマグネティック・ランダム・アクセス・
メモリ（ＭＲＡＭ）の内部構造として、あるいはモール
ド体の少なくとも一部に含ませる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主としてメモリ・
デバイスに関し、特に不揮発性磁気メモリ・セルを用い
る高速の大容量メモリに関する。
【０００２】
【従来の技術】現在、高速の読み出し及び書き込みが可
能な、大容量の不揮発性メモリであるマグネティック・
ランダム・アクセス・メモリ（ＭＲＡＭ）の開発が進ん
でいる。このメモリは記憶素子として磁性体を用いてお
り、トンネル接合を用いた磁気抵抗効果素子を使用する
構成が有力である。即ち、非磁性の膜を隔てた２層の磁
性体の間のトンネル接合において、２層の磁性層のスピ
ンが平行であるか、反平行であるかによって電気抵抗が
異なることを利用するものである。また、書き込み・読
み出しのために特定のメモリ・セルを選択するための素
子として半導体素子であるトランジスタが用いられる。
【０００３】図７、図８を参照して、従来のマグネティ
ック・ランダム・アクセス・メモリ（ＭＲＡＭ）の説明
を行う。
【０００４】図７は、メモリ・セルの記憶素子部を示す
断面図である。７３は基板、７４は第１の導体、７５は
第１の絶縁層、７６は第２の絶縁層、７７は第１の強磁
性体、７８は第２の強磁性体、７９は第３の絶縁層、７
０ａと７０ｂは第４の絶縁層、７２は第２の導体であ
る。
【０００５】 第１の強磁性体７７、第２の絶縁層７
６、及び第２の強磁性体７８によって、記憶素子部であ
る磁気的トンネル接合素子が形成されている。また、第
１の導体７４と第２の導体７２は、第２の強磁性体７８
に磁界を印加するように配置される。
【０００６】第１及び第２の導体の両方に電流が流れた
場合に、その合成磁界によって、第２の強磁性体の磁化
が反転するようになっている。他方、第１の強磁性体
は、例えば、高い飽和磁化を持つ強磁性体とすることに
より磁化方向が固定されている。
【０００７】第１の強磁性体にはＣoＰt合金、第２の強
磁性体にはＮiＦe合金、第２の絶縁層としてはＡl２Ｏ
３ などが用いられて記憶素子部が構成される。
【０００８】なお、書き込み・読み出しのために特定の
メモリ・セルを選択するためのトランジスタ部は、図７
には示されていないが、記憶素子部とともに同一の基板
上に形成される。
【０００９】図８は、従来例としての、モールド後のマ
グネティック・ランダム・アクセス・メモリ（ＭＲＡ
Ｍ）を示す断面図である。８１は基板、８２はトランジ
スタや図７で示した記憶素子部を集積してなる集積素子
部、８３はモールド体、８４ａ、８４ｂはリード線、８
５a、８５bはリードである。
【００１０】上述のようなマグネティック・ランダム・
アクセス・メモリ（ＭＲＡＭ）は、不揮発性の高速、大
容量メモリとして開発が進められている。
【００１１】ところで、マグネティック・ランダム・ア
クセス・メモリ（ＭＲＡＭ）の他にも、高速動作の高集
積化半導体素子がある。その例として、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）、リード・オ
ンリ・メモリ（ＲＯＭ）、マイクロプロセッサ（ＭＰ
Ｕ）、あるいは画像プロセッサ算術論理演算装置（ＩＰ
ＡＬＵ）などがある。これらの素子における演算速度や
信号処理速度の高速化はめざましく、一方で、回路を伝
搬する電気信号は、電流の急激な変化による誘導性の高
周波ノイズの主要因となっている。
【００１２】一方、電子部品や電子機器の軽量化、薄型
化、小型化も急速に進行している。それに伴い、半導体
素子の集積度や、プリント配線基板への実装密度が上が
っている。その結果、高密度に集積あるいは実装された
電子部品においては、信号線が互いに極めて接近するこ
とになり、前述した信号処理速度の高速化と併せて、高
周波放射ノイズが誘発され易い状況となっている。
【００１３】このような電子回路においては、配線基板
上の各部品の配置やその間の配線を最適に設計すること
により、ノイズを低減したり、電源ラインにデカップリ
ング・コンデンサなどの集中定数部品を挿入するなどの
対策がとられてきた。
【００１４】
【発明が解決しようとする課題】しかしながら、高速化
された電子集積素子あるいは配線基板においては、発生
するノイズが高調波成分を含むために、信号の経路が分
布定数的な振る舞いをするようになり、従来の集中定数
回路を前提にしたノイズ対策が効果的でない状況が発生
していた。また、電子部品の配置と配線を最適化するこ
とによるノイズの低減にも限界があった。
【００１５】上述のマグネティック・ランダム・アクセ
ス・メモリの動作においては、他の半導体のランダム・
アクセス・メモリ（ＲＡＭ）と同様に、電流が高速で変
化するときに生じる高調波歪が高周波放射ノイズの主要
因となる。一方、書き込み電流や磁性層に加えられるノ
イズは、磁性層の磁化の大きさをばらつかせる。その結
果、書き込みの際に余分な操作が必要となる。また、読
み出しの際に信号にノイズが混入すると、読み出し動作
を繰り返すなどの余分な処理が必要となる。即ち、ノイ
ズ対策が効果的でないと、データの書き込み及び読み出
しの実質的な速度が低下する。
【００１６】従って、マグネティック・ランダム・アク
セス・メモリの動作においては、他にノイズをもたらさ
ないだけでなく、ノイズによる書き込み及び読み出しの
実質的な速度の低下を起こさないことが重要である。
【００１７】そこで、本発明はノイズの発生が少なく、
同時にノイズ耐性が高く、実質的に高速の読み出し及び
書き込みが可能な、大容量の不揮発性メモリを提供する
ことを課題とする。
【００１８】
【課題を解決するための手段】発明者らは、以前に高周
波での磁気損失の大きな複合磁性体を発明し、これを不
要放射源の近傍に配置する事で、半導体素子や電子回路
から発生する不要放射を効果的に抑制しうる方法を見出
している。このような磁気損失を利用した不要放射減衰
の作用機構については、最近の研究から、不要放射源と
なっている電子回路に対して等価的な抵抗成分が付加さ
れることによることが分かっている。ここで、等価的な
抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさ
に依存している。より詳しくは、電子回路に等価的に挿
入される抵抗成分の大きさは、磁性体の面積が一定の場
合には、μ″と磁性体の厚さに略比例する。従って、よ
り小さな、あるいは、より薄い磁性体で所望の不要放射
減衰を得るためには、より大きなμ″が必要になってく
る。例えば、半導体素子のモールド内部のような微小領
域において磁気損失体を用いた不要放射対策を行う為に
は、磁気損失項μ″が極めて大きな値である必要があ
る。
【００１９】発明者らは、スパッタ法あるいは蒸着法に
よる軟磁性体の研究過程において、微小な磁性金属粒子
が、セラミックスのような非磁性体中に均質に分散され
たグラニュラー磁性体の優れた透磁率特性に着目し、磁
性金属粒子とそれを囲む非磁性体の微細構造を研究した
結果、グラニュラー磁性体中に占める磁性金属粒子の濃
度が特定の範囲にある場合に、高周波帯域において優れ
た磁気損失特性が得られる事を見出した。
【００２０】ここで、グラニュラー磁性薄膜とは、磁性
を担う粒子の大きさが数ｎｍ〜数十ｎｍと極めて小さ
く、各々の粒子がセラミックス成分からなる粒界にて区
切られた微細構造を有し、数十ＭＨz〜数ＧＨzの高周波
帯域において非常に大きな磁気的損失を示す磁性薄膜の
ことを言い、微結晶薄膜とも呼ばれている。
【００２１】Ｍ-Ｘ-Ｙ（Ｍは磁性金属元素、Ｙは酸素、
窒素、あるいはフッ素のいずれかの元素、ＸはＭ、Ｙ以
外の元素）なる組成を有するグラニュラー磁性について
は、これまでに多くの研究がなされ、低損失で大きな飽
和磁化を有する事が知られている。このＭ-Ｘ-Ｙグラニ
ュラー磁性体において、大きな飽和磁化を得るために
は、Ｍ成分の比率を高くする必要がある。そのため、高
周波インダクタ素子あるいはトランス等の磁心として用
いるような一般的な用途にはＭ-Ｘ-Ｙグラニュラー磁性
体中のＭ成分の割合は、Ｍ成分のみから成るバルク金属
磁性体の飽和磁化の約８０％以上の飽和磁化が得られる
範囲に限られていた。
【００２２】本発明者らは、Ｍ-Ｘ-Ｙ（Ｍは磁性金属元
素、Ｙは酸素、窒素、あるいはフッ素のいずれかの元
素、ＸはＭ、Ｙ以外の元素）なる組成を有するグラニュ
ラー磁性体において、Ｍ成分の占める割合を広い範囲で
検討した結果、いずれの組成系でも磁性金属Ｍが特定の
濃度範囲にある場合に、高周波帯域で大きな磁気損失を
示すことを見出した。
【００２３】Ｍ成分の比率が、Ｍ成分のみから成るバル
ク金属磁性体の飽和磁化に対して８０％以上の飽和磁化
を示すような最も高い領域は、従来より盛んに研究され
ている高飽和磁化で低損失なＭ-Ｘ-Ｙグラニュラー磁性
体の領域である。この領域にある材料は、実数部透磁率
μ′と飽和磁化の値が共に大きいため、前述した高周波
インダクタのような高周波マイクロ磁気デバイスに用い
られるが、電気抵抗を左右するＸ、Ｙ成分の占める割合
が少ないので、電気抵抗が小さい。そのために膜厚が厚
くなると高周波帯域でのうず電流損失の発生に伴って高
周波での透磁率が劣化するので、ノイズ対策に用いるよ
うな磁性膜には不向きである。
【００２４】Ｍ成分の比率が、Ｍ成分のみから成るバル
ク金属磁性体の飽和磁化の８０％以下で６０％以上とな
る飽和磁化を示す領域は、電気抵抗率が約１００μΩ・
ｃｍ以上と比較的大きいために、材料の厚さが数μｍ程
度あっても、うず電流による損失が少なく、磁気損失は
ほとんど自然共鳴による損失となる。そのため、磁気損
失項μ″の周波数分散幅が狭くなるので、狭帯域な周波
数範囲でのノイズ対策（高周波電流抑制）に適してい
る。
【００２５】Ｍ成分の比率が、Ｍ成分のみから成るバル
ク金属磁性体の飽和磁化の６０％以下で３５％以上とな
る飽和磁化を示す領域は、電気抵抗率が約５００μΩ・
ｃｍ以上と更に大きいために、うず電流による損失は極
めて小さく、Ｍ成分間の磁気的な相互作用が小さくなる
ことで、スピンの熱攪乱が大きくなり、自然共鳴の生じ
る周波数に揺らぎが生じ、その結果、磁気損失項μ″は
広い周波数範囲で大きな値を示すようになる。従って、
この組成領域は広帯域な高周波電流の抑制に適してい
る。
【００２６】一方、Ｍ成分の比率が更に小さい組成領域
は、Ｍ成分間の磁気的相互作用がほとんど生じなくなる
ので超磁性となる。
【００２７】ノイズ放射部の間近に磁気損失材料を配設
して高周波電流を抑制する際の材料設計の目安は、磁気
損失項μ″のと磁気損失材料の厚さδの積μ″・δで与
えられ、数１００ＭＨzの周波数の高周波電流に対して
効果的な抑制を得るには、約μ″・δ≧１０００（μ
ｍ）が必要となる。
【００２８】即ち、μ″＝１０００の磁気損失材料で
は、１μｍ以上の厚さが必要になり、うず電流の発生し
易い低電気抵抗な材料は好ましくなく、電気抵抗率が１
００μΩ・ｃｍ以上となるような組成、即ち本発明で用
いた組成系では、Ｍ成分の比率が、Ｍ成分のみから成る
バルク金属磁性体の飽和磁化の８０％以下となる飽和磁
化を示し、かつ超磁性の発現しない領域、即ちＭ成分の
みから成るバルク金属磁性体の飽和磁化に対して３５％
以上の飽和磁化を示す領域が適している。
【００２９】本発明者は、上述のような磁性材料をマグ
ネティック・ランダム・アクセス・メモリに適用し、本
発明をなすに至ったものである。
【００３０】本発明によれば、磁性体の記憶素子と半導
体素子によってメモリ・セルを構成するマグネティック
・ランダム・アクセス・メモリにおいて、その内部構造
に高周波電流抑制体を付加して成るメモリが得られる。
【００３１】また、本発明によれば、磁性体の記憶素子
と半導体素子によってメモリ・セルを構成するマグネテ
ィック・ランダム・アクセス・メモリであって、そのモ
ールド体の少なくとも一部に高周波電流抑制体を付加し
て成ることを特徴とするメモリが得られる。
【００３２】また、本発明によれば、前記高周波電流抑
制体がグラニュラー磁性体薄膜であるメモリが得られ
る。
【００３３】また、本発明によれば、前記グラニュラー
磁性体薄膜が、Ｍ-Ｘ-Ｙ（Ｍは磁性金属元素、Ｙは酸
素、窒素、あるいはフッ素のいずれかの元素、ＸはＭ、
Ｙ以外の元素）なる組成を有するグラニュラー磁性体で
あって、Ｍ成分のみから成るバルク金属磁性体の飽和磁
化の３５％以上となる飽和磁化を有するメモリが得られ
る。
【００３４】更に、本発明によれば、前記グラニュラー
磁性体薄膜が、Ｍ-Ｘ-Ｙ（Ｍは磁性金属元素、Ｙは酸
素、窒素、あるいはフッ素のいずれかの元素、ＸはＭ、
Ｙ以外の元素）なる組成を有するグラニュラー磁性体で
あって、電気抵抗率が約１００μΩ・ｃｍ以上であるメ
モリが得られる。
【００３５】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態について、図面を参照して説明する。図
１は、高周波電流抑制体を含むマグネティック・ランダ
ム・アクセス・メモリのセルの一部を示す模式的な断面
図である。１と２は第１及び第２の高周波電流抑制体、
３は基板、４は第１の導体、５は第１の絶縁層、６は第
２の絶縁層、７は第１の強磁性体、８は第２の強磁性
体、９は第３の絶縁層、１０ａと１０ｂは第４の絶縁
層、１１は第２の導体である。
【００３６】 第１の強磁性体７、第２の絶縁層６、及
び第２の強磁性体８によって、記憶素子部である磁気的
トンネル接合素子を形成している。また、第１の導体４
と第２の導体１１は、第１の強磁性体７に磁界を印加す
るように配置される。
【００３７】第１及び第２の導体の両方に電流が流れた
場合に、その合成磁界によって、第２の強磁性体の磁化
が反転するようにする。他方、第１の強磁性体は、例え
ばより高い飽和磁化を持つ強磁性体とすることにより磁
化方向を固定する。
【００３８】第１の強磁性体にはＣoＰt合金、第２の強
磁性体にはＮiＦe合金、第２の絶縁層としてはＡl２Ｏ
３ などを用いて記憶素子部を構成することができる。
【００３９】第１の導体４あるいは第２の導体１１に流
れるパルス電流の高調波歪を抑制するように、あるいは
高周波の放射ノイズを抑制するように、更には、第１の
強磁性体７と第２の強磁性体８の間に流す読みとり電流
にノイズが重畳されないように基板３の下側に第１の高
周波電流抑制体１が配置され、第２の導体１１の上側に
第２の高周波電流抑制体２が配置されている。
【００４０】なお、記憶素子部と基板の間の層に配置さ
れるトランジスタは図１には示されていない。
【００４１】図２は、モールド後のマグネティック・ラ
ンダム・アクセス・メモリを示す断面図である。２１は
第１の高周波電流抑制体、２２は基板、２３はトランジ
スタや記憶素子部から成る集積素子部、２５a、２５bは
リード、２６a、２６bはリード線、２４は第２の高周波
電流抑制体である。
【００４２】次に、第１及び第２の高周波電流抑制体の
成膜方法を説明する。ここで用いた高周波電流抑制体
は、Ｆe、Ａl、Ｏから成るグラニュラー磁性体薄膜であ
る。
【００４３】酸素ガス供給装置を備えた真空チャンバー
内で、蒸着法によりポリイミド板上に成膜した。蒸着母
材はＦe７０Ａl３０合金であり、成膜前の真空度は１.
３３×１０−４Ｐa以下であり、成膜時の酸素ガス流量
は３.０sccmである。蒸着後、３００℃で、２時間、真
空磁場中で熱処理を行い、グラニュラー磁性体薄膜を得
た。
【００４４】膜厚は２.０μｍ、直流抵抗率は５３０μ
Ω・ｃｍ、異方性磁界ＨＫは１８Ｏe（１４２２Ａ/
ｍ）、飽和磁化ＭＳは１６８００Gauss（１.６８Ｔ）、
中心周波数で規格化した磁気損失項μ″の半値幅である
μ″５０は１４８％であった。また、得られた膜の飽和
磁化と磁性体金属のみから成るバルク磁性体の飽和磁化
の比は７２.２％であった。図５には、磁気損失項μ″
の周波数特性を示す。横軸には周波数が、縦軸には磁気
損失項である複素透磁率の虚数部μ″がとられている。
【００４５】得られたグラニュラー磁性体薄膜の高周波
電流抑制効果を調べるために、これを線路長７５ｍｍ、
特性インピーダンス５０Ωのマイクロストリップ線路の
直上に配置し、ネットワークアナライザを用いて、伝送
特性を測定した。その結果を図６に示す。グラニュラー
磁性体薄膜の配置により、Ｓ２１特性は１００ＭＨz付
近から単調に減少し、約３ＧＨzで−１０dＢを示した。
これらの結果は、Ｓ２ １伝送特性がμ″の分散に依存す
るとともに、抑制効果の大きさがμ″と厚さδの積に依
存することを示している。
【００４６】本実施の形態では、真空蒸着法による成膜
の例を示したが、スパッタ法、イオンビーム蒸着やガス
・デポジション法などの製造方法でもよく、磁気損失材
料が均一に実現できる方法であれば、製法に限定されな
い。
【００４７】（第２の実施の形態）次に、図３を参照し
て、本発明の第２の実施の形態について説明する。図３
は、本形態の構成を示す断面図であって、３１はグラニ
ュラー磁性体薄膜からなる高周波電流抑制体、３２は基
板、３３はトランジスタや記憶素子部から成る集積素子
部、３４はモールド体、３５ａ，３５ｂはリード線、３
６ａ，３６ｂはリードである。
【００４８】基板３２の上面にトランジスタや記憶素子
部から成る集積素子部３３を作製するとともに基板３２
の下面にグラニュラー磁性体薄膜３１を成膜している。
グラニュラー磁性体薄膜３１の製法は、第１の実施の形
態における場合と、ほぼ同様であるが、蒸着などによる
成膜後に熱処理を必要としない膜の材質や組成が好まし
い。
【００４９】（第３の実施の形態）図４を参照して、本
発明の第３の実施の形態について説明する。モールド体
の一部に高周波電流抑制体を含む構成となっている。
【００５０】図４は、その構成を示す断面図であって、
４１は基板、４２はトランジスタや記憶素子部から成る
集積素子部、４４は高周波電流抑制体、４５はモールド
体である。
【００５１】高周波電流抑制体４４の作製は、例えば、
ポリイミド板の上に、第１の実施の形態の場合と同様に
して、作製することができる。このようにして得た高周
波電流抑制体４４を集積素子部４２の上に配置するよう
に、ポリイミドなどのモールド体４５によってモールド
を行う。
【００５２】以上、第１から第３の実施の形態におい
て、本発明のマグネティック・ランダム・アクセス・メ
モリにおいては、信号パルス電流の高調波歪が低減さ
れ、それに伴い不要な放射も低減することができた。結
果として、実質的なデータの書き込み速度の低下と実質
的なデータの読み出し速度の低下を避けることができ
る。
【００５３】ところで、第１の実施の形態においては、
ノイズの抑制効果が最も強く、第２の実施の形態におい
ては、基板を共用して、高周波電流抑制体を作製できる
利点があり、第３の実施の形態においてはマグネティッ
ク・ランダム・アクセス・メモリの上側へのノイズ放射
を抑制するのに効果的である。
【００５４】
【発明の効果】以上、説明したように、本発明によれ
ば、信号の高調波歪が低減され、ノイズ発生が少なく、
同時にノイズ耐性が高く、実質的に高速の読み出し及び
書き込みが可能な、大容量の不揮発性メモリを提供する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるマグネティ
ック・ランダム・アクセス・メモリのセルの一部を示す
断面図。
【図２】本発明の第１の実施の形態におけるマグネティ
ック・ランダム・アクセス・メモリを示す断面図。
【図３】本発明の第２の実施の形態におけるマグネティ
ック・ランダム・アクセス・メモリを示す断面図。
【図４】本発明の第３の実施の形態におけるマグネティ
ック・ランダム・アクセス・メモリを示す断面図。
【図５】本発明に用いたグラニュラー磁性体薄膜の磁気
損失項μ″の周波数特性を示す図。
【図６】本発明に用いたグラニュラー磁性体薄膜を間近
に配置したマイクロストリップ線路における伝送特性Ｓ
２１の周波数特性を示す図。
【図７】従来のマグネティック・ランダム・アクセス・
メモリの一例におけるセルの一部を示す断面図。
【図８】従来のマグネティック・ランダム・アクセス・
メモリの一例を示す断面図。
【符号の説明】
１，２，２１，２４，３１，４４ 高周波電流抑制体 ３，２２，３２，４１，７３，８１ 基板 ４，１１，７２，７４ 導体 ５，６，９，１０ａ，１０ｂ，７０ａ，７０ｂ，７５，
７６，７９ 絶縁層 ７，８，７７，７８ 強磁性体 ２３，３３，４２，８２ 集積素子部 ２５ａ，２５ｂ，３６ａ，３６ｂ，８５ａ，８５ｂ
リード ２６ａ，２６ｂ，３５ａ，３５ｂ，８４ａ，８４ｂ
リード線 ２７，３４，４５，８３ モールド体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 43/08 Ｈ０１Ｌ 27/10 ４４７ Ｆターム(参考） 5E049 AA01 AA04 AA07 AA09 AC05 BA06 BA27 CB02 5F083 FZ10 GA01 GA13 ZA23

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 磁性体の記憶素子と半導体素子によって
    メモリ・セルを構成するマグネティック・ランダム・ア
    クセス・メモリ（ＭＲＡＭ）において、その内部構造に
    高周波電流抑制体を付加して成ることを特徴とするメモ
    リ。
  2. 【請求項２】 磁性体の記憶素子と半導体素子によって
    メモリ・セルを構成するマグネティック・ランダム・ア
    クセス・メモリ（ＭＲＡＭ）において、そのモールド体
    の少なくとも一部に高周波電流抑制体を付加して成るこ
    とを特徴とするメモリ。
  3. 【請求項３】 前記高周波電流抑制体はグラニュラー磁
    性体薄膜であることを特徴とする請求項１または２記載
    のメモリ。
  4. 【請求項４】 前記グラニュラー磁性体薄膜が、Ｍ-Ｘ-
    Ｙ（Ｍは磁性金属元素、Ｙは酸素、窒素、あるいはフッ
    素のいずれかの元素、ＸはＭ、Ｙ以外の元素）なる組成
    を有するグラニュラー磁性体であって、Ｍ成分のみから
    成るバルク金属磁性体の飽和磁化の３５％以上となる飽
    和磁化を有することを特徴とする請求項３記載のメモ
    リ。
  5. 【請求項５】 前記グラニュラー磁性体薄膜が、Ｍ-Ｘ-
    Ｙ（Ｍは磁性金属元素、Ｙは酸素、窒素、あるいはフッ
    素のいずれかの元素、ＸはＭ、Ｙ以外の元素）なる組成
    を有するグラニュラー磁性体であって、電気抵抗率が約
    １００μΩ・ｃｍ以上であることを特徴とする請求項３
    記載のメモリ。
JP2000249452A 2000-08-21 2000-08-21 マグネティック・ランダム・アクセス・メモリ Pending JP2002064189A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000249452A JP2002064189A (ja) 2000-08-21 2000-08-21 マグネティック・ランダム・アクセス・メモリ
US09/927,974 US6657246B2 (en) 2000-08-21 2001-08-10 MRAM with an effective noise countermeasure
TW090120078A TW495969B (en) 2000-08-21 2001-08-16 MRAM with an effective noise countermeasure
NO20014004A NO20014004L (no) 2000-08-21 2001-08-16 Magnetisk direktelager med et effektivt mottiltak mot stöy
DE60101074T DE60101074T2 (de) 2000-08-21 2001-08-17 MRAM mit wirksamen Massnahmen gegen elektromagnetische Störungen
EP01119925A EP1182665B1 (en) 2000-08-21 2001-08-17 MRAM with an effective noise countermeasure
SG200105075A SG100748A1 (en) 2000-08-21 2001-08-18 Mram with an effective noise countermeasure
CN01125743A CN1339800A (zh) 2000-08-21 2001-08-21 能有效克服噪声的mram
KR1020010050200A KR20020015293A (ko) 2000-08-21 2001-08-21 효과적인 소음 대책을 가지는 엠램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000249452A JP2002064189A (ja) 2000-08-21 2000-08-21 マグネティック・ランダム・アクセス・メモリ

Publications (1)

Publication Number Publication Date
JP2002064189A true JP2002064189A (ja) 2002-02-28

Family

ID=18739188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000249452A Pending JP2002064189A (ja) 2000-08-21 2000-08-21 マグネティック・ランダム・アクセス・メモリ

Country Status (9)

Country Link
US (1) US6657246B2 (ja)
EP (1) EP1182665B1 (ja)
JP (1) JP2002064189A (ja)
KR (1) KR20020015293A (ja)
CN (1) CN1339800A (ja)
DE (1) DE60101074T2 (ja)
NO (1) NO20014004L (ja)
SG (1) SG100748A1 (ja)
TW (1) TW495969B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903396B2 (en) * 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6950577B2 (en) * 2002-07-01 2005-09-27 Intel Corporation Waveguide-based Bragg gratings with spectral sidelobe suppression and method thereof
JP4424298B2 (ja) * 2005-10-26 2010-03-03 Ｔｄｋ株式会社 電子部品
DE102007049786A1 (de) * 2007-10-17 2009-04-23 Qimonda Ag Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
US20090102015A1 (en) * 2007-10-17 2009-04-23 Ulrich Klostermann Integrated Circuit, Memory Cell Array, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing an Integrated Circuit
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
AU2371795A (en) * 1994-05-17 1995-12-05 Olin Corporation Electronic packages with improved electrical performance
JPH0935927A (ja) 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
US5741435A (en) * 1995-08-08 1998-04-21 Nano Systems, Inc. Magnetic memory having shape anisotropic magnetic elements
CN1143332C (zh) * 1996-03-18 2004-03-24 精工爱普生株式会社 稀土类粘合磁铁的制造方法及稀土类粘合磁铁
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
JPH10307902A (ja) 1997-05-01 1998-11-17 Tokin Corp Ｉｃカードのための保護具及び保護方法
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
SG100666A1 (en) * 2000-04-04 2003-12-26 Nec Tokin Corp Wiring board comprising granular magnetic film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽

Also Published As

Publication number Publication date
EP1182665A2 (en) 2002-02-27
KR20020015293A (ko) 2002-02-27
US6657246B2 (en) 2003-12-02
TW495969B (en) 2002-07-21
NO20014004D0 (no) 2001-08-16
EP1182665A3 (en) 2002-03-06
EP1182665B1 (en) 2003-10-29
NO20014004L (no) 2003-02-24
US20020020865A1 (en) 2002-02-21
SG100748A1 (en) 2003-12-26
CN1339800A (zh) 2002-03-13
DE60101074D1 (de) 2003-12-04
DE60101074T2 (de) 2004-07-15

Similar Documents

Publication Publication Date Title
US6430085B1 (en) Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
CN100527930C (zh) 在相对侧面上具有磁屏蔽的电子电路
KR101360991B1 (ko) 기억 소자 및 메모리
JP4210016B2 (ja) 通信ケーブル
TWI235451B (en) Magnetic nonvolatile memory device
JP2002520883A (ja) 低抵抗磁気トンネル接合
JP2009295954A (ja) 半導体装置およびその製造方法
JP4398056B2 (ja) 樹脂モールド体
TW502261B (en) Electronic component comprising a metallic case provided with a magnetic loss material
JP2002064189A (ja) マグネティック・ランダム・アクセス・メモリ
JP4417521B2 (ja) 配線基板
US10510680B2 (en) Semiconductor device having electromagnetic wave attenuation layer
KR20010095320A (ko) 과립형 자기막을 포함하는 배선기판
US6635961B2 (en) Electronic component of a high frequency current suppression type and bonding wire for the same
JP4287020B2 (ja) 高周波電流抑制型放熱板
KR20010095323A (ko) 전자기 노이즈 억제기, 전자기 노이즈 억제기를 이용하는반도체 소자 및 이를 제조하는 방법
JP4271825B2 (ja) 半導体ベアチップおよび半導体ウエーハ
JP2003347123A (ja) 薄膜インダクタ及びそれを利用した電子機器
JP2001210518A (ja) 磁気損失材料とその製造方法およびそれを用いた高周波電流抑制体
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP2001284132A (ja) 磁気コア
JP2001291816A (ja) 高周波電流抑制型電子部品
JP2001284947A (ja) 高周波電流抑制体を用いたアンテナ
JP2001068758A (ja) トンネル磁気抵抗（ｔｍｒ）素子の形態およびその製造方法