JP3852405B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP3852405B2
JP3852405B2 JP2002531483A JP2002531483A JP3852405B2 JP 3852405 B2 JP3852405 B2 JP 3852405B2 JP 2002531483 A JP2002531483 A JP 2002531483A JP 2002531483 A JP2002531483 A JP 2002531483A JP 3852405 B2 JP3852405 B2 JP 3852405B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor chip
semiconductor
wiring conductor
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002531483A
Other languages
English (en)
Other versions
JPWO2002027787A1 (ja
Inventor
文男 井上
玲子 山口
康彦 阿波野
良明 坪松
順雄 岩崎
洋人 大畑
教夫 森池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2002027787A1 publication Critical patent/JPWO2002027787A1/ja
Application granted granted Critical
Publication of JP3852405B2 publication Critical patent/JP3852405B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/45028—Side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/4503—Stacked arrangements
    • H01L2224/45032—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体搭載用基板、半導体パッケージおよびそれらの製造方法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子には、パッケージの周辺に一列配置するタイプと、パッケージ周辺だけでなく内部まで多列に配置するタイプ（アレイタイプ）とがある。
【０００３】
前者としては、ＱＦＰ（Quad Flat Package）が代表的である。これを多端子化するためには、端子ピッチを縮小することが必要である。 特に０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要とされる。
【０００４】
後者のアレイタイプは、比較的大きなピッチで端子配列が可能である。そのため、多ピン化に適している。従来のアレイタイプとしては、接続ピンを有するＰＧＡ（Pin Grid Array）が一般的である。しかし、配線板との接続は挿入型であり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ball Grid Array）と称するパッケージが開発されている。
【０００５】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この要求に対応するため、半導体チップとほぼ同等サイズの、いわゆるＣＳＰ（ Chip Size Package）が提案されている。このパッケージは、半導体チップの周辺部でなく、実装領域内に、外部配線基板との接続部を有する。例えば、NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p18-19には、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したパッケージが開示されている。また、The Second VLSI Packaging Workshop of Japan,p46-50,1994には、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファモールドしたSmallest Flip-Chip-Like Packageが開示されている。
【０００６】
また、本発明者らは、特開平１０−１８９８２０号において、絶縁性支持基板の前記半導体チップ搭載領域内の前記配線相互間にベントホールが設けら半導体パッケ−ジ用チップ支持基板とその製造方法を提案した。これにより、パッケージクラックを防止し、信頼性に優れる小型の半導体パッケ−ジの製造を可能とする。しかしながら、半導体パッケージの小型化および高密度化をあまりにも重視すると、ベントホールを形成する箇所を確保するのが困難になる。また、ベントホールを構成する工程が複雑であったためコスト高になる傾向があった。
【０００７】
【発明が解決しようとする課題】
本発明は、小型化および高密度化に優れ、パッケージクラック性や温度サイクル性等の信頼性に優れ、安価で生産効率の優れた、半導体搭載用基板および半導体パッケージおよびそれらの製造方法を提供する。
【０００８】
【発明を解決するための手段】
本発明は、以下のことを特徴とする。
【０００９】
本発明は、可とう性の絶縁基材と配線導体とを備える基板であって、前記絶縁基材が高透湿性である半導体搭載用基板に関する。
【００１０】
絶縁基材は、好ましくは、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基またはシリコーン結合を少なくとも1つ以上含む樹脂；液晶ポリマ；含フッ素樹脂；またはエポキシ樹脂からなる群から選択される樹脂を含む。
【００１１】
絶縁基材は、複数の層から成っていてもよい。
【００１２】
絶縁基材と配線導体とは積層されており、絶縁基材は配線導体に達する貫通穴を有していてもよい。
【００１３】
貫通穴内に導電性物質を充填してもよい。
【００１４】
充填された導電性物質が、配線導体が張り合わせられていない側の貫通穴の外にまで突出して接続用導体を形成していてもよい。
【００１５】
配線導体の必要な部分に金めっきが施されていてもよい。
【００１６】
また、本発明は、高透湿性である可とう性の絶縁基材と、配線導体となる金属箔とを貼り合わせる工程を有する半導体搭載用基板の製造方法に関する。
【００１７】
配線導体となる金属箔に、高透湿性である可とう性の絶縁基材となる樹脂ワニスをキャスティングする工程を有していてもよい。
【００１８】
高透湿性である可とう性の絶縁基材に、配線導体となる金属を蒸着またはめっきする工程を有していてもよい。
【００１９】
金属のうち不要な部分をエッチング除去して配線導体を形成する工程を有していてもよい。
【００２０】
絶縁基材の必要な箇所にのみ無電解めっきを行い、配線導体を形成する工程を有していてもよい。
【００２１】
絶縁基材に形成した前記配線導体の必要な部分に、金めっきを施す工程を有していてもよい。
【００２２】
絶縁基材に、前記配線導体の裏面に達する貫通穴を設ける工程を有していてもよい。
【００２３】
貫通穴に、導電性物質を充填する工程を有していてもよい。
【００２４】
貫通穴内に充填した前記導電性物質が、貫通穴の外にまで突出され接続用導体を形成する工程を有していてもよい。
【００２５】
さらに、本発明は、これらの半導体搭載用基板または製造方法により製造された半導体搭載用基板に半導体チップが搭載された半導体パッケージに関する。
【００２６】
半導体チップと配線導体とが電気的に接続されていてもよい。
【００２７】
電気的な接続が、ボンディングワイヤによる接続であってもよい。
【００２８】
半導体チップは、半導体搭載基板に接着剤により接着されて搭載されていてもよい。
【００２９】
接着剤は、ダイボンディングフィルムであってもよい。
【００３０】
接着剤は、高透湿性であってもよい。
【００３１】
半導体チップが、封止樹脂によって封止されていてもよい。
【００３２】
貫通穴にはんだボールを搭載または前記貫通穴内に充填された導電性物質にはんだボールを搭載してもよい。
【００３３】
さらに、本発明は、これらの半導体搭載用基板または製造方法により製造した半導体搭載用基板の配線導体の上に、半導体チップを搭載する工程を備える半導体パッケージの製造方法に関する。
【００３４】
配線導体の上に、接着剤を塗布または接着して半導体チップを搭載する工程を有していてもよい。
【００３５】
配線導体の上に、裏面に接着剤を塗布または接着した半導体チップを搭載する工程を有していてもよい。
【００３６】
接着剤としてダイボンディングフィルムを使用してもよい。
【００３７】
接着剤として高透湿性の接着剤を使用してもよい。
【００３８】
半導体チップと前記配線導体とを電気的に接続する工程を有していてもよい。
【００３９】
電気的な接続にワイヤボンディングが使用されてもよい。
【００４０】
半導体チップを樹脂で封止する工程を有していてもよい。
【００４１】
絶縁基材に形成された貫通穴にはんだボールを搭載または貫通穴内に充填された導電性物質にはんだボールを搭載する工程を有していてもよい。
【００４２】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを備える半導体搭載用基板に対してフィルム状接着剤を用いて半導体チップを実装する工程、および前記絶縁基材の少なくとも前記半導体チップ搭載側を樹脂封止する工程を有する半導体パッケージの製造方法であって、前記絶縁基材として透湿度が１(ｇ/ｍ２・２４ｈ)以上の基材を用い、前記フィルム状接着剤が半硬化の状態で前記樹脂封止を行う工程を有する半導体パッケージの製造方法に関する。
【００４３】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを備える半導体搭載用基板に対してフィルム状接着剤を用いて半導体チップを実装する工程、および前記絶縁基材の少なくとも前記半導体チップ搭載側を樹脂封止する工程を有する半導体パッケージの製造方法であって、実装後における前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出るように実装する工程、および前記フィルム状接着剤が半硬化の状態で前記樹脂封止を行う工程を有する半導体パッケージの製造方法に関する。
【００４４】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを備える半導体搭載用基板に対して、フィルム状接着剤を用いて半導体チップを実装する工程、および前記絶縁基材の少なくとも前記半導体チップ搭載側を樹脂封止する工程を有する半導体パッケージの製造方法であって、前記絶縁基材として透湿度が１(ｇ/ｍ２・２４ｈ)以上の基材を用い、実装後における前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出るように実装する工程を有する半導体パッケージの製造方法に関する。
【００４５】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを備える半導体搭載用基板に対して、フィルム状接着剤を用いて半導体チップを実装する工程、および前記絶縁基材の少なくとも前記半導体チップ搭載側を樹脂封止する工程を有する半導体パッケージの製造方法であって、前記絶縁基材として透湿度が１(ｇ/ｍ２・２４ｈ)以上の基材を用い、実装後における前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出るように実装する工程、および前記フィルム状接着剤が半硬化の状態で前記樹脂封止を行う工程を有する半導体パッケージの製造方法に関する。
【００４６】
さらに、本発明は、配線導体が、絶縁基材の半導体チップを搭載する領域に少なくとも１本以上形成する工程を有していてもよい。
【００４７】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを有する半導体搭載用基板と、半導体チップを実装するためのフィルム状接着剤とを備え、前記絶縁基材の前記半導体チップ搭載側を樹脂封止してなる半導体パッケージであって、前記絶縁基材の透湿度が１(ｇ/ｍ２・２４ｈ)以上であって、前記半導体チップと前記半導体搭載用基板の空隙が前記フィルム状接着剤で充填されている半導体パッケージに関する。
【００４８】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを有する半導体搭載用基板と、半導体チップを実装するためのフィルム状接着剤とを有し、前記絶縁基材の前記半導体チップ搭載側を樹脂封止してなる半導体パッケージであって、前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出しており、前記半導体チップと前記半導体搭載用基板との空隙が前記フィルム状接着剤で充填されている半導体パッケージに関する。
【００４９】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを有する半導体搭載用基板と、半導体チップを実装するためのフィルム状接着剤とを備え、前記絶縁基材の前記半導体チップ搭載側を樹脂封止してなる半導体パッケージであって、前記絶縁基材の透湿度が１(ｇ/ｍ２・２４ｈ)以上であって、前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出している半導体パッケージに関する。
【００５０】
さらに、本発明は、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とを有する半導体搭載用基板と、半導体チップを実装するためのフィルム状接着剤とを備え、前記絶縁基材の前記半導体チップ搭載側を樹脂封止してなる半導体パッケージであって、前記絶縁基材の透湿度が１(ｇ/ｍ２・２４ｈ)以上であって、前記フィルム状接着剤が前記半導体チップの少なくとも１辺以上からはみ出しており、前記半導体チップと前記半導体搭載用基板の空隙が前記フィルム状接着剤で充填されている半導体パッケージに関する。
【００５１】
可とう性の絶縁基材の少なくとも一方の面に形成された配線導体が、半導体チップを搭載する領域に少なくとも１本以上形成されていてもよい。
【００５２】
本発明者らは、鋭意検討の結果、封止された半導体チップを支持する半導体搭載用基板が、高透湿性である可とう性の絶縁基材であれば、ベントホール数の低減または削除を行っても、パッケージクラックを起こさないという知見を得た結果、本発明をなすに至った。
【００５３】
本発明において、透湿性とは水分の透過性を示し、具体的には、透湿度（測定方法：ＪＩＳ Ｚ０２０８）によって示すことができる。可とう性の絶縁基材として、高透湿度のものを用いる。
【００５４】
より具体的には、透湿度（Ｑ）とは、可とう性の絶縁基材の材質や構造に依存する透湿率（Ｐ）と、その厚み（ｄ）とを考慮したものであり、これらは下記一般式（１）で表される関係にある（新・包装技術便覧、日本生産性本部（財）発行、1971）。
【００５５】
ｑ／（ａ×ｔ）＝ Ｐ（ｐ１−ｐ２）／ｄ ＝ Ｑ 式（１）
ここで、ａ；絶縁基材の表面積、ｐ１；絶縁基材の高湿度側の水蒸気分圧、ｐ２；絶縁基材の低湿度側の水蒸気分圧、ｄ；絶縁基材の厚さ、ｔ；透過時間、ｑ；定常状態における時間ｔに透過する水蒸気の量である。
【００５６】
したがって、同一材質・同質構造の基材であれば、厚さ（ｄ）を薄くすることによって透湿度（Ｑ）は大きくなる。逆に、厚さ（ｄ）を厚くすることによって、透湿度（Ｑ）が小さくなる。例えば、透湿率（Ｐ）が１×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であり、厚み（ｄ）が１００μｍの基材と、透湿率（Ｐ）が１×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であり、厚み（ｄ）が１０μｍの基材とは、同等の透湿度（Ｑ）を有すると考えられる。
【００５７】
また、本発明者らは、可とう性の絶縁基材の透湿度（Ｑ）が１(ｇ/ｍ2・２４ｈ)以上であると、リフロー時の熱によってパッケージ内の水分が蒸発した時に、蒸気が外部に逃げやすく、パッケージにクラックを発生しにくいという知見を得て、本発明をなすことができた。
【００５８】
さらに、本発明者らは、ａ）半導体チップを実装するためのフィルム状接着剤を半導体チップの少なくとも一辺以上からはみ出させること、かつ、ｂ）半導体チップと半導体搭載用基板の空隙をフィルム状接着剤で充填することを満たした半導体パッケージにおいて、ベントホール数の低減または削減を行ってもパッケージクラックを発生することなく良好な温度サイクル性を維持するという知見を得て、本発明をなすことができた。この発明によると、半導体チップを実装するためのフィルム状接着剤を半導体チップの少なくとも一辺以上からはみ出させることによって、半導体チップの下に封止樹脂が侵入することを防ぐことを可能とする。また、半導体チップと半導体搭載用基板の空隙をフィルム状接着剤で充填することにより、気泡を排除することを可能とする。それゆえ、パッケージ内部の気密性と配線導体の保護作用を高めることが可能となり、優れた耐リフロー性および温度サイクル性が得られると考えられる。
【００５９】
さらに、本発明者らは、上記ａ）かつｃ）高透湿度の絶縁基材を用いること、を満たす半導体パッケージであっても同様の効果を示すという知見を得て、本発明をなすことができた。この発明によると、半導体チップを実装するためのフィルム状接着剤を半導体チップの少なくとも一辺以上からはみ出させることによって、半導体チップの下に封止樹脂の侵入を防ぐことを可能とする。また、高透湿度の絶縁基材を用いることによって、フィルム状接着剤或いは絶縁基材中に残存する水分をパッケージの外部に容易に放出することを可能とする。そのゆえ、優れた耐リフロー性および温度サイクル性が得られるものと考えられる。
【００６０】
さらに、本発明者らは、上記ｂ）かつ上記ｃ）を満たす半導体パッケージであっても同様の効果を示すという知見を得て、本発明をなすことができた。この発明によると、半導体チップと半導体搭載用基板の空隙をフィルム状接着剤で充填することにより、気泡を排除し、パッケージ内部の気密性と配線導体の保護作用を高めることを可能とする。また、高透湿度の絶縁基材を用いることによって、フィルム状接着剤或いは絶縁基材中に残存する水分をパッケージの外部に容易に放出することができる。それゆえ、優れた、耐リフロー性および温度サイクル性が得られるものと考えられる。したがって、ａ）及びｂ）及びｃ）を満たす半導体パッケージであっても同様の効果を示す。
【００６１】
さらに、本発明者らは、半導体チップと半導体搭載用基板の空隙をフィルム状接着剤で充填することを満たした半導体パッケージは、フィルム状接着剤が半硬化の状態で前記樹脂封止を行う工程を有するという知見を得て、本発明をなすことができた。即ち、本発明は、半導体チップを搭載する工程において、フィルム状接着剤を半硬化の状態で止めておく。次に、樹脂封止の工程において、封止時の熱と圧力によって半導体チップと半導体搭載用基板の空隙部分をフィルム状接着剤でほぼ完全に充填する。その次に、フィルム状接着剤を本硬化する。これにより、半導体チップと半導体搭載用基板の空隙部分に気泡のない半導体パッケージを得ることを可能とする。
【００６２】
本発明の、フィルム状接着剤が半硬化の状態で樹脂封止を行う工程を有する半導体パッケージの製造方法によれば、可とう性の絶縁基材とその少なくとも一方の面に形成された配線導体とが、半導体チップを搭載する領域に少なくとも１本以上形成されたファン−インタイプの半導体パッケージに対して、半導体チップと半導体搭載用基板の空隙部分にフィルム状接着剤を効果的に充填することが可能となる。それゆえ、本発明は、優れた耐リフロー性および温度サイクル性を得ることができる。
【００６３】
本出願に開示の内容は、２０００年９月２７日に出願された日本国出願 特許出願番号２０００−２９４３４７に包含された発明に関するものであって、この日本国出願を全体的に本明細書に組み込む。
【００６４】
【発明の効果】
以上に説明したとおり、本発明は、小型化、高密度化に優れ、かつ、パッケージクラックの防止及び温度サイクル性の向上等の信頼性に優れ、ベントホール数を低減または削除することができる半導体搭載用基板、半導体パッケ−ジを製造するのに適している。
【００６５】
【発明の実施の形態】
可とう性の絶縁基材には、上記したように透湿度が高いものを用いる。絶縁基材の透湿度としては、好ましくは、１(ｇ/ｍ2・２４ｈ)以上であり、さらに好ましくは、１０(ｇ/ｍ2・２４ｈ)以上である。透湿度が１(ｇ/ｍ2・２４ｈ)未満では、リフロー時の熱によってパッケージ内の水分が蒸発したときに、蒸気が外部に逃げにくい。そのため、その圧力でパッケージにクラック発生するおそれがある。なお、絶縁基材の入手が容易であることから、７００(ｇ/ｍ2・２４ｈ)以下が一般に用いられる。
【００６６】
透湿度は、可とう性の絶縁基材の材質、厚み、構造によって変化するため、これらを変化させることにより必要に応じた透湿度を得ることができる。
【００６７】
可とう性の絶縁基材の材質としては、以下の例には限定されないが、例えば、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基またはシリコーン結合を少なくとも１つ以上含む樹脂、液晶ポリマ、含フッ素樹脂、およびエポキシ樹脂のいずれかを含むことができる。
【００６８】
具体的には、以下の例には限定されないが、イミド基を少なくとも１つ以上含む樹脂としては、ポリイミドやポリアミドイミドがあり、アミド基を少なくとも１つ以上含む樹脂としては、ポリアミドやアラミドがあり、フェニレン基を少なくとも１つ以上含む樹脂としては、ポリフェニレンサルファイドがあり、エステル基を少なくとも１つ以上含む樹脂としては、ポリエチレンナフタレートやポリアリレートがあり、エーテル基を少なくとも１つ以上含む樹脂としては、ポリエーテルエーテルケトンやポリエーテルイミドがあり、サルホン基を少なくとも１つ以上含む樹脂としては、ポリサルホンやポリエーテルサルホンがあり、カーボネート基を少なくとも１つ以上含む樹脂としては、ポリカーボネートがあり、シリコーン結合を少なくとも１つ以上含む樹脂としては、シロキサン変性ポリアミドイミドが挙げられる。
【００６９】
可とう性の絶縁基材の厚みについては、厚みを薄くすることによって透湿性を上げることができる。例えば、透湿率が７．５×１０-5(ｇ・ｍ/ｍ2・２４ｈ)のポリイミドを用いた場合に、厚みが７５μｍ以下であれば、透湿度が１(ｇ/ｍ2・２４ｈ)以上となり好ましい。ただし、基材の熱膨張率やその厚みにおける強度を考慮して、厚みを適宜選択する。
【００７０】
可とう性の絶縁基材の構造については、透湿率の比較的低い基材、例えば、アラミド、を多孔質状にすることによっても透湿度を高めることができる。このような多孔質状のフィルムの作製方法は特に制限するものではなく、相転換法、延伸法、溶融法および燒結法など公知の分離膜の製造法を用いることができる。また、繊維状の樹脂を漉いた不織布および織った織布を、多孔質状フィルムとして利用することも可能である。このように多孔質状にすることによって透湿度を５００(ｇ/ｍ2・２４ｈ)程度まで高めることが可能である。
【００７１】
また、可とう性の絶縁基材は、材質、構造および厚みの異なる複数の層から構成されていてもよい。絶縁基材トータルの透湿度としては、前記の通り、好ましくは、１(ｇ/ｍ2・２４ｈ)以上、さらに好ましくは、１０(ｇ/ｍ2・２４ｈ)以上である。なお、透湿度は高ければ高い程よいが、入手容易性の観点からトータルで７００(ｇ/ｍ2・２４ｈ)以下が一般的である。
【００７２】
可とう性の絶縁基材は、吸水性の低いものであることが好ましい。具体的には、ＪＩＳ Ｋ７２０９による吸水率が０．５ｗｔ％未満であることが好ましい。 吸水率が０．５ｗｔ％を超えると透過した水分が基材中に残り、リフロー時の熱によって一瞬に蒸発してその圧力でパッケージにクラックを発生するおそれがある。
【００７３】
これらの樹脂を可とう性を有する絶縁基材とするには、絶縁樹脂ワニスを、支持フィルムや支持金属に対して、キスコータ、ロールコータまたはコンマコータなどを用いて塗布する。次に、これらを、１２０℃〜３５０℃で２０〜１８０分間程度加熱し、完全に硬化させて形成する方法がある。加熱は、使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。
【００７４】
(半導体搭載用基板の製造)
半導体搭載用基板を製造するには、このような高透湿性である可とう性の絶縁基材層と金属層とを有する積層材のうち、不要な箇所の金属層をエッチング除去して配線導体を形成する方法によって行うことができる。この他にも、高透湿性である可とう性の絶縁基材の必要な箇所にのみ、無電解めっきにより配線導体を形成する方法によって行うことができる。
【００７５】
(接着材による貼り合わせ)
高透湿性である可とう性の絶縁基材層と金属層とを備える積層材を製造するために、絶縁基材に金属箔を貼り合わせることができる。この場合には、基材と金属箔とを接着剤で貼り合わせる方法や、半硬化した基材を直接金属箔と貼り合わせる方法がある。
【００７６】
接着剤を使用する場合は、透湿性の高いものを用いるのが好ましい。具体的には、絶縁基材と接着剤とのトータルでの透湿度が１(ｇ/ｍ2・２４ｈ)以上であることが好ましく、さらに好ましくは１０(ｇ/ｍ2・２４ｈ)以上である。
接着剤の中に、可とう性を有する絶縁基材に含まれる樹脂と同様の樹脂を、含ませることができる。
【００７７】
これらの樹脂としては、以下の例には限定されないが、前記と同様に、例えば、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基またはシリコーン結合を少なくとも１つ以上含む樹脂、または、液晶ポリマ、含フッ素樹脂またはエポキシ樹脂が挙げられる。これらの中でも、ポリイミド系接着剤は、耐熱性が高く好ましい。
【００７８】
具体的に接着剤として、例えば、厚み５〜１５μｍのポリイミド系接着剤であるＮ４(日立化成工業株式会社製、商品名)が挙げられる。この接着剤は、透湿度が１５０〜６００(ｇ/ｍ2・２４ｈ)であるため、本発明の透湿度に適合する。また、この接着剤は、耐熱性が高い等の配線板としての他の特性も備えているので、好ましい。
【００７９】
さらに、接着剤は、吸水性が低いことが好ましい。具体的には、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましい。吸水率が０．５ｗｔ％を超えると、透過した水分が基材中に残るおそれがある。残留した水が、リフロー時の熱によって一瞬のうちに蒸発すると、この時の圧力でパッケージにクラックが発生するおそれがある。
【００８０】
また、接着剤の特性としては、接着力、特に熱衝撃下での接着力が重要である。具体的には、接着力が３００(Ｎ/ｍ)以下であると、配線導体を接着する力が弱く、実用的でない傾向がある。
【００８１】
接着剤とするには、上記の樹脂をワニスとし、これを、支持フィルム、支持金属または被接着体に対して、キスコータ、ロールコータまたはコンマコータなどを用いて塗布し、５０〜２００℃で１０〜１００分間、加熱および乾燥し、半硬化状態の接着フィルムを形成する方法がある。加熱条件は、使用する樹脂によって、適宜選択して適切に行う。
【００８２】
配線導体を形成するために、絶縁基材上の接着剤に、金属箔を貼り合わせた後、金属箔の不要な箇所をエッチング除去する。金属箔の厚みは５〜５０μｍの範囲であることが好ましい。金属箔の厚みが５μｍ未満の場合は、貼り合わせることが困難な傾向にある。また、金属箔の厚みが５０μｍを超えると、回路をエッチング形成する時に微細な形状に形成することが困難になるおそれがある。
【００８３】
金属箔の種類としては、限定はされないが、銅箔を用いるのが一般的である。
【００８４】
金属箔と可とう性の絶縁基材を張り合わせるのに、可とう性の絶縁基材の少なくとも一方の面に接着剤を塗布した後、加熱および乾燥して半硬化状にする工程を有することが好ましい。もしくは、可とう性の絶縁基材の少なくとも一方の面に、予め半硬化フィルム状に形成された接着剤を加熱および加圧接着する工程を有することが好ましい。これらの工程によると、前述の銅箔を貼り合わせるのに、半硬化状の接着剤の上に銅箔を重ねて、加熱・加圧して積層一体化することにより、貼り合わせを効率的に行うことができる。
【００８５】
可とう性の絶縁基材の他方の面、すなわち、外層側にも接着剤を形成することができる。可とう性の絶縁基材の両面に接着剤を用いることによって、熱膨張や加工による寸法変化を表裏で調整でき、基板のそりを少なくできる。
【００８６】
この外層側に形成する接着剤も、前述と同様に、透湿性の高い接着剤を用いることが好ましい。可とう性絶縁基材と接着剤とのトータルの透湿度が１(ｇ/ｍ2・２４ｈ)以上であることが好ましく、さらに１０(ｇ/ｍ2・２４ｈ)以上であることがより好ましい。なお、透湿度は高ければ高い程よいが、入手容易性の観点から７００(ｇ/ｍ2・２４ｈ)以下が一般的である。
【００８７】
可とう性の絶縁基材の両面に接着剤を塗布する場合には、同時に両方の面に接着剤を塗布するのではなく、一方の面に接着剤を塗布し、加熱および乾燥した後で、他面に接着剤を塗布し、加熱および乾燥する。配線導体を接着する側の接着剤を半硬化状にする工程を、後に有することが好ましい。これにより、外側の接着剤、すなわち、配線導体を接着しない側の接着剤は、２度の加熱および乾燥で完全に硬化することができる。そのため、その後の工程で、穴をあけてから金属箔を貼り合わせても、穴の縁の接着剤が穴の内部に崩れ込むことがなく、はんだボールなどの外部接続端子の配置させる際にじゃまにならない。さらに、基材の両面に同じ性質の接着剤を使用した場合は、基材がそりにくく、加工が容易となる。
【００８８】
（キャスティングによる金属層の形成）
金属箔に対して、高透湿度である可とう性の絶縁基材となる絶縁ワニスをキャスティングして製造することもできる。この場合、金属箔の表面が適切な粗さを持つように調整されていれば、接着剤を用いる必要がないので経済的である。
【００８９】
例えば、銅箔に、絶縁ワニスとしてポリイミドをキャスティングする場合、銅箔の表面粗さは、２〜１５μｍであることが好ましい。そのような粗さに調整するために一般に知られている酸化剤による表面処理をすることができる。具体的には、以下の例には限定されないが、例えば、亜塩素酸ナトリウム、過硫酸アルカリ、塩素酸カリウム、過塩素酸カリウム又はペルオキソ硫酸アルカリのアルカリ性水溶液等の酸化剤を含む処理液に、金属箔を浸漬するか又は金属箔にその処理液を吹き付ける。
【００９０】
（表面処理液の組成）
この銅の酸化処理液の組成は、例えば以下の通りである。
【００９１】
ＮａＣｌＯ2：３０〜１５０ｇ／ｌ
Ｎａ3ＰＯ4・１２Ｈ2Ｏ：１０〜６０ｇ／ｌ
ＮａＯＨ：５〜３０ｇ／ｌ
その処理条件は、液温が５５〜９５℃である。
【００９２】
酸化銅を形成するための銅表面の前処理として脱脂を行い、過硫酸アンモニウム水溶液又は塩化第二銅と塩酸とを含む水溶液等に接触させて銅表面を粗化することが好ましい。この様に酸化処理することによって、銅箔の表面に２〜１５μｍの粗化表面を形成することができる。この後に、酸化銅を還元剤で還元して、凹凸を残したまま粗化された表面を有する金属銅を得ることもできる。
【００９３】
還元剤として、例えば、水素化ホウ素アルカリが挙げられる。水素化ホウ素アルカリとしては、以下の例には限定されないが、例えば、水酸化ホウ素ナトリウムおよび水素化ホウ素カリウムが挙げられる。
【００９４】
還元剤の濃度は、酸化処理した銅表面の電位の変化する速度と、還元後の外観の均一性とに影響を及ぼす。還元剤の濃度は、好ましくは０．１ｇ／ｌ 以上、より好ましくは０．２〜５ｇ／ｌ である。
【００９５】
還元剤として水素化ホウ素アルカリを用いる場合は、自然分解し易い。これを抑制するために酢酸鉛、塩化鉛、硫酸鉛又はチオグリコール酸を添加するか、もしくは、ｐＨを１０〜１３．５に維持することが好ましい。
【００９６】
酸化処理した銅表面と水素化ホウ素アルカリとの接触時間は極めて重要である。両者を接触させると、酸化銅が還元され始め、酸化処理した銅表面の電位が負の方へ変化していく。電位が−１０００ｍＶ以下になる程度、長時間接触させると、外観的に不均一を発生し、接着強度が大きくならないことがある。このような問題の発生しない電位の範囲は、−１０００ｍＶ以上、−４００ｍＶ以下である。実際には、常に電位の監視をする必要はなく、水素化ホウ素アルカリを含む水溶液の組成と温度によって、望ましい接触時間が決定できる。例えば、水素化ホウ素ナトリウムの濃度；１ｇ／ｌ、ｐＨ；１２．５、温度；４０℃の場合、望ましい接触時間は３〜１８０秒である。
【００９７】
さらに、ホルムアルデヒドと接触させて金属銅に還元する処理を完成することができる。ホルムアルデヒドとして３６％ホルマリンを使用した場合、ホルムアルデヒド水溶液の濃度は、０．５ｍｌ／ｌ 以上、２〜１５ｍｌ／ｌ が好ましい範囲である。このとき、ホルムアルデヒド水溶液の濃度が０．５ｍｌ／ｌ 未満の場合は、十分に金属銅を還元できないおそれがある。
【００９８】
ホルムアルデヒドの水溶液のｐＨは、好ましくは９以上、より好ましくは１０．５以上である。このｐＨを調整するには、水酸化アルカリ等を用いる。この水溶液のｐＨが９未満の場合は、ホルマリンの還元力が低下する傾向にある。
【００９９】
ホルムアルデヒドの水溶液に、塩類を添加してもよい。塩類としては、例えば、Ｎａ2ＳＯ4、Ｋ2ＳＯ4、ＨＣＯＯＮａおよびＮａＣｌ等の溶解度の高いものが挙げられる。これらの塩は、単独で用いても組み合わせて用いてもよい。
【０１００】
塩類の添加量は、上記還元剤またはその塩と合わせて、好ましくは０．０１モル／ｌ 以上、より好ましくは０．１モル／ｌ 以上である。０．０１モル／ｌ 以下の場合は、ホルマリンの還元力が低下する傾向にある。
【０１０１】
このホルムアルデヒドと還元剤またはその塩を含む水溶液を酸化処理した後、水素化ホウ素アルカリによる還元処理をした銅表面を接触させると、初期の銅の電位は−１０００ｍＶ〜−４００ｍＶの範囲にあり、接触を継続すると金属銅の電位である−１０００ｍＶ以下に変化する。この接触時間は、少なくとも金属銅の電位に変化するまでである。
【０１０２】
このようにして表面を粗化した銅箔に、樹脂ワニスをキャスティングする。
【０１０３】
例えば、銅箔の上にポリイミド層を形成する場合、まず、ポリイミド前駆体を有機溶媒に溶解してワニスを調整し、このワニスを銅箔にキャスティングする。次に、これに加熱処理を行いイミド化し、ポリイミド層を形成することができる。 加熱処理してイミド化させる時の温度は、１００〜４００℃の範囲内で、材料に応じた温度を適宜選択する。
【０１０４】
ポリイミドを溶媒に溶解する場合には、まず、ポリイミド前駆体をイミド化し、得られたポリイミドを有機溶媒に溶解してワニスを調整する。次に、得られたワニスを銅箔にキャスティングしてもよい。このイミド化の温度は、１００℃〜３５０℃が好ましい。その後、キャスティングした後に加熱処理し、溶媒を揮発させて銅箔上にポリイミド層を形成させる。 この加熱処理の温度は、８０〜１５０℃程度であるが、溶媒に応じた温度を適宜選択することが好ましい。
【０１０５】
ポリイミド前駆体を得るためには、ピロメリット酸などのテトラカルボン酸誘導体またはこれらの二無水物と、ヘキサメチレンジアミンなどのジアミンとを反応および重合させる。テトラカルボン酸誘導体としては、テトラカルボン酸二無水物を用いるのが一般的である。この場合の、テトラカルボン酸二無水物とジアミンのモル数比は０．８から１．２であることが好ましい。通常の重縮合反応と同様に、このモル比が１に近いほど生成する重合体の重合度は大きくなる。
【０１０６】
ポリイミドワニスを構成する溶媒は、ポリイミドやポリイミド前駆体を溶解するものであれば、特に限定されない。これらの溶媒として、例えば、乳酸エチルエステルなどの乳酸誘導体、Ｎ-メチルピロリドンおよびＮ,Ｎ-ジメチルアセトアミドなどが挙げられる。
【０１０７】
最終的に形成されたポリイミド塗膜と銅箔との密着性を向上させる目的で、ポリイミドワニスの成分の１つとして、カップリング剤などの添加剤を加えることも可能である。
【０１０８】
ポリイミドワニスのキャスティング方法は、特に限定させるものではないが、スピンコート、ロールコート、オフセット印刷、グラビア印刷などが一般的である。
【０１０９】
ポリイミド層を形成させるための加熱処理温度は、ポリイミドワニスがポリイミド前駆体溶液である場合は、ポリイミド前駆体をポリイミドに転化させるための温度が必要である。具体的には、１００℃から３５０℃の任意の温度を選択できる。また、ポリイミドワニスがポリイミド溶液である場合の加熱処理温度は、溶媒が蒸発する温度であればよいため、通常は８０℃〜２５０℃で充分である。 キャスティングの条件は、使用する樹脂ワニスによって異なるが、反り等が発生しないような条件を選択する必要がある。
【０１１０】
(蒸着またはめっきによる金属層の形成)
高透湿性である可とう性の絶縁基材に、蒸着またはめっきによって金属層を形成してもよい。
【０１１１】
例えば、ポリイミド樹脂フィルムに銅を蒸着する場合には、まず、接着金属となるニッケルやクロムを５〜１００ｎｍ蒸着し、その上に銅を１０〜６００ｎｍ蒸着する。さらに、銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することができる。また、高透湿性である可とう性の絶縁基材に銅を０．５〜３μｍ無電解めっきし、さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することもできる。
【０１１２】
（エッチングによる配線導体の形成）
このようにして作製した積層材の、金属層の配線導体となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線導体を形成することができる。
【０１１３】
金属箔として銅箔を用いる場合は、エッチングレジストは、通常のプリント配線板に用いられるエッチングレジスト材料を用いることができる。配線導体を形成するためには、まず、レジストインクを銅箔の上にシルクスクリーン印刷するか、または、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートする。次に、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光する。その次に、露光しなかった箇所を現像液で除去して形成する。
【０１１４】
化学エッチング液としては、通常のプリント配線板に用いる化学エッチング液であればよい。具体的には、以下の例には限定されないが、例えば、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液および過硫酸アンモニウム溶液を挙げることができる。
【０１１５】
（めっきによる配線導体の形成）
配線導体は、前記したように、前記の高透湿性である可とう性の絶縁基材の必要な箇所にのみ無電解めっきを行うことで形成することができる。通常の無電解めっきの技術を、配線導体の形成に用いることができる。
【０１１６】
配線導体の形成は、例えば、まず、可とう性の絶縁基材に無電解用めっき用触媒を付着させ、めっきが行われない表面部分にめっきレジストを形成する。次に、これを無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その次に、必要があればめっきレジストを除去して半導体搭載用基板とする。
【０１１７】
このときの無電解めっき用触媒として、通常は、パラジウムを用いることが多い。可とう性の絶縁基材に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、これに可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま還元剤を用いて金属パラジウムに還元することによって可とう性の絶縁基材表面に、めっきを開始するための核を形成することができる。通常は、このような操作をするために、被めっき物をアルコールや酸で洗浄して、表面に付着した人体の指からの脂肪分や加工機械からの油分を除去し、可とう性の絶縁基材表面にめっき用触媒を付着させやすくするクリーナ−コンディショナー工程、可とう性の絶縁基材表面に金属パラジウムを付着させる増感工程、めっき金属の密着力を高めあるいはめっきを促進する密着促進工程、めっき金属を析出させる無電解めっき工程、および必要な場合には中和などの後処理工程を行う。
【０１１８】
前記した方法で形成した配線導体表面の必要な部分に、ニッケル、金めっきを順次施すことができる。これらのめっきが施されるのは、一般的には、半導体チップと電気的に接続される１次接続端子（ワイヤボンド端子等）と、マザーボードと電気的に接続される２次接続端子（はんだボール等が搭載される外部接続端子）である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じてパラジウムを併用してもよい。
【０１１９】
(貫通穴)
可とう性の絶縁基材には、その配線導体の裏面に達する貫通穴を設けることができる。貫通穴は、パッケージ内部の配線導体と、はんだボールのような接続導体であって、他のプリント配線板の接続ランドとの電気的な接続を行うための接続端子とを、電気的に接続するために設けられたものである。
【０１２０】
貫通穴を設ける方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工およびプラズマを用いたドライエッチング法などがある。
【０１２１】
レーザー加工、化学エッチング加工およびドライエッチング法を用いた場合は、貫通穴はテーパーがつく。そのため、絶縁基材として高透湿性のものを用いた場合には、外部接続端子との間に隙間を作ることが可能になり、貫通穴からの水蒸気放出性がさらによくなり、より好ましい。
【０１２２】
接続端子を設けるための貫通穴をあける工程と、金属箔を重ね積層一体化する工程とは、必要に応じてどちらを先に行ってもよい。
【０１２３】
また、貫通穴の金属箔が露出した部分には、金属めっきや導電性ペーストなどの導電性物質を充填させることもできる。これは、パッケージを組み立てる際に、はんだボールを搭載させやすいことや、外部接続端子の接続信頼性を向上させるなどの効果がある。さらに、必要に応じて導電性物質を貫通穴の外にまで形成し、導電性物質を直接外部接続端子として用いることもできる。
【０１２４】
金属箔を重ね積層一体化するときの加熱・加圧の条件は、用いる接着剤の種類によっても適宜選択する。
【０１２５】
例えば、好ましいポリイミド系の接着剤を用いるときには、加熱温度を１２０〜２８０℃、圧力を０．５〜５ＭＰａ、加熱・加圧時間を２０〜１８０分くらいとするのが好ましい。この場合に、加熱温度が１２０℃未満では硬化速度が極端に遅くなるおそれがある。また、加熱時間を１８０分以上にしても完全に硬化しない場合がある。さらに、圧力が０．５ＭＰａ未満では、接着剤と金属箔の密着が不足し、気泡が残り、接着しない箇所が発生するおそれがある。さらに、加熱および加圧の時間が２０分未満では硬化が不足し、未硬化の部分があると、後の工程での加熱により配線導体との位置精度が低下し、またはリフローなどの加熱により変形するおそれがある。加熱温度が２８０℃を超えると、金属箔の酸化が激しくなる場合があり、後の工程で酸化物を除去するなどの手間がかかることがある。圧力が５ＭＰａを超える場合、または加熱および加圧の時間が１８０分を超える場合は特性に大きく影響することはない。しかしながら、生産にかかるコストが大きくなり、生産効率が低下するおそれがある。また、接着剤によってはラミネートによって積層することもできるが、効率的で好ましい。
【０１２６】
このようにして、高透湿性であって可とう性の絶縁基材と配線導体とを備える半導体搭載用基板と、配線導体の裏面に達する貫通穴を有する半導体搭載用基板と、その貫通穴内に導電性物質を充填した半導体搭載用基板と、その貫通穴内に充填した導電性物質が貫通穴の外にまで延長され、すなわち、突出して接続用導体を形成している半導体搭載用基板と、配線導体の必要な部分に金めっきを施した半導体搭載用基板とを作製することができる。
(半導体チップ搭載)
このように作製された半導体搭載用基板の配線導体の上に、半導体チップを搭載することができる。
【０１２７】
半導体チップと配線導体との接着剤には、ダイボンディング用接着剤を用いる。ダイボンディング用接着剤は、特にどんなものを用いてもよいが、絶縁性で接着力の強いものであることが好ましい。この様な接着剤としては、以下の例には限定されないが、例えば、ＤＦ−１００(日立化成工業株式会社製、商品名)等のダイボンディングフィルムが好ましい。
【０１２８】
また、ダイボンディング用接着剤も、高透湿性であることが好ましい。この様な接着剤の透湿度は、１(ｇ/ｍ2・２４ｈ)以上が好ましく、さらに好ましくは１０(ｇ/ｍ2・２４ｈ)以上である。なお、透湿度は高ければ高い程よいが、入手困難性の観点から２０００(ｇ/ｍ2・２４ｈ)以下が一般的に用いられる。
【０１２９】
この半導体チップと金めっきを施した配線導体との電気的な接続は、ボンディングワイヤで行うことができる。この場合は、半導体チップの固定に前述のダイボンディング用接着剤を用いることができる。
【０１３０】
ボンディングワイヤとしては、金線を用いるのが一般的である。また、異方導電性フィルム、またはチップまたは配線導体上に設けたバンプを用いて、配線導体に対向するように半導体チップを重ねて、加熱および加圧することにより搭載することもできる。
【０１３１】
フィルム状接着剤が半硬化の状態で樹脂封止を行う工程を有する場合における半硬化の程度については、フィルム状接着剤としてダイボンディングフィルムまたは異方導電性フィルムを用いる場合は、樹脂封止時にこれらが流動して配線導体と半導体チップの空隙部分のほぼ全域を埋める程度であればよい。半導体チップに貼り付け時または半導体チップ搭載時に、多少硬化が進んでもよい。実際の硬化状態はものによって異なるので、実験によって適当な条件を求めて使用すればよい。
【０１３２】
フィルム状接着剤は、半導体搭載用基板にフィルム状接着剤を仮固定した後、半導体チップをさらにフィルム状接着剤に搭載してもよい。
【０１３３】
フィルム状接着剤としてダイボンディングフィルムまたは異方導電性フィルムを用いる場合であって、これらが半導体チップの少なくとも１辺以上からはみ出るように実装する場合には、これらの端部の辺が半導体チップ端部の辺から少なくとも５μｍ以上はみ出ることが好ましい。また、半導体チップの全辺ではみ出るように実装することがより好ましい。
【０１３４】
(半導体パッケージ)
半導体チップは、封止樹脂によって封止されていることが耐湿性の点で好ましい。
【０１３５】
このような封止樹脂としては、以下の例には限定されないが、例えば、熱硬化性樹脂である、フェノール樹脂、メラミン樹脂、エポキシ樹脂およびポリエステル樹脂を挙げることができる。
【０１３６】
封止方法としては、例えば、半導体チップを包み込むように樹脂ワニスで固めるポッティング、およびコンパウンドによるトランスファモールドなどが挙げられる。
【０１３７】
半導体チップを配線導体と対向するように搭載したフリップチップ実装の場合は、チップと半導体搭載用基板の間にアンダーフィル材などを用いて封止することもできる。また、封止樹脂に熱硬化性樹脂を用いた場合は、トランスファモールド後またはポッティング後に、樹脂を完全硬化させるための熱処理を行うのが一般的である。
【０１３８】
熱処理条件は使用する封止樹脂により異なるが、１４０〜２００℃で３〜６時間程度である。
【０１３９】
フィルム状接着剤を半硬化状態で封止した場合は、封止樹脂とフィルム状接着剤を同時に完全硬化することも可能であり、効率的である。
【０１４０】
半導体搭載用基板の配線導体裏面に設けられた貫通穴は、外部接続端子として使用でき、はんだボール等を搭載できる。使用するはんだボールは、鉛・錫の共晶はんだが一般的である。それ以外にも、接続信頼性を向上させるために、銀、アンチモン等を添加した高強度はんだや、環境対応として、錫・銀系、錫・ビスマス系などの脱鉛はんだを使用することもできる。脱鉛はんだを使用した場合は、リフロー温度を従来と比較して２０℃程度高温にする必要があり、リフロー時のパッケージクラックは、より一層発生しやすくなる傾向にある。
【０１４１】
このようにして、前述の製造方法で作製された半導体搭載用基板に半導体チップを搭載した半導体パッケージと、配線導体と半導体チップとを電気的に接続した半導体パッケージと、半導体チップの搭載にダイボンディング用接着剤を用いた半導体パッケージと、半導体チップを封止樹脂で封止した半導体パッケージと貫通穴にはんだボールを搭載した半導体パッケージとを製造することができる。
【０１４２】
【実施例】
以下、本発明の具体的実施例、参考例及び比較例を説明する。
【０１４３】
なお、可とう性の絶縁基材１と接着剤２のトータル透湿度測定用サンプルの作製方法は、まず、基材１に接着剤２を所望の厚さとなるように塗布し、次に銅箔を重ねた、さらに、温度１２０〜２８０℃、圧力０．５〜５ＭＰａ、時間２０〜１８０分の範囲から適当な条件を接着剤によって適宜選択して加熱加圧した。その後、エッチングによって銅箔を除去して、測定に供した。
【０１４４】
（参考例１）
基材１として、厚み５０μｍのポリアミドイミドフィルムを用いた。
【０１４５】
図１（ａ）に示すように、基材１の一方の面に、接着剤２であるポリイミド系接着剤を１０μｍの厚みに塗布し、２００℃で１０分間、加熱および乾燥して、半硬化状にした。次に、図１（ｂ）に示すように、接続端子３となる箇所に（図１（ｈ）参照）ドリルを用いて直径０．４ｍｍの貫通穴４をあけた。次に、図１（ｃ）に示すように厚み１８μｍの銅箔５を重ね、２５０℃で、２ＭＰａの条件で加熱・加圧して、６０分間保持することで積層一体化した。更に、図１（ｄ）に示すように、不要な銅箔の箇所をエッチング除去して配線導体６を形成し、配線導体表面に無電解のニッケル、金めっきを施した。
【０１４６】
基材１と接着剤２のトータルの透湿度は、４０±０．５℃、９０±２％ＲＨで５０(ｇ/ｍ2・２４ｈ)であった。
【０１４７】
次に、配線導体６の上に、図１（ｅ）に示すような、半導体チップ７の裏面にダイボンディングフィルム８を貼ったものを、図１（ｆ）に示すように接着固定した。使用したダイボンディングフィルムの透湿度は、４０±０．５℃、９０±２％ＲＨで１５０(ｇ/ｍ2・２４ｈ)であった。
【０１４８】
次に、図１（ｇ）に示すように、ワイヤボンダーＵＴＣ２３０（株式会社新川製、商品名）により、半導体チップ上の端子と半導体搭載用基板の配線導体６とを、直径２５μｍの金ワイヤ９でワイヤボンドして接続した。さらに、図１（ｈ）に示すように、半導体チップ７を封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止した。最後に、接続端子３に鉛・錫の共晶はんだボールの一部を溶融して配線導体６に融着した。
【０１４９】
このようにして作製した半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプル数２２をリフローし、クラックの発生を調べた。その結果を表１に示す。
【０１５０】
（参考例２）
基材１として厚み５０μｍのポリサルホンフィルムを用いた以外は、参考例１と同様にして、半導体パッケージを作製し試験を行った。その結果を表１に示す。
【０１５１】
なお、基材１と接着剤２のトータルの透湿度は、４０±０．５℃、９０±２％ＲＨで１００(ｇ/ｍ2・２４ｈ)であった。
【０１５２】
（参考例３）
接着剤２にエポキシ系接着剤を用いた以外は、参考例１と同様にして、半導体パッケージを作製し試験を行った。その結果を表１に示す。
【０１５３】
なお、接着剤２と可とう性絶縁基材１のトータルの透湿度は、４０±０．５℃、９０±２％ＲＨで１０(ｇ/ｍ2・２４ｈ)であった。
【０１５４】
（参考例４）
図２（ａ）に示すように、厚み１８μｍの銅箔５に、可とう性の絶縁基材１としてポリイミドの絶縁ワニスを厚み５０μｍになるようにキャスティングし、２００℃、１２０分の条件で加熱および乾燥して、銅箔とポリイミドの積層材を作製した。次に、絶縁基材１の接続端子となる箇所をレーザによって穴あけし、図２（ｂ）に示すような銅箔の裏面に達する直径０．４ｍｍの貫通穴４を形成した。更に図２（ｃ）に示すように、銅箔の不要な箇所をエッチング除去して配線導体６を形成した。更に配線導体６表面に無電解のニッケル、金めっきを施した。
【０１５５】
この可とう性の絶縁基材１の透湿度は４０±０．５℃、９０±２％ＲＨで２５(ｇ/ｍ2・２４ｈ)であった。
【０１５６】
次に、導体６の上に、参考例１と同様に、図２（ｄ）に示すような半導体チップ７の裏面にダイボンディングフィルム８を貼ったものを、図２(e)に示すように搭載した。さらに、半導体チップ７と配線導体６とを、金ワイヤ９で図２（ｆ）に示すようにワイヤボンドして接続した。次に、半導体チップを封止樹脂１０で図２（ｇ）のように、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止し、最後に接続端子３に鉛・錫共晶はんだボールの一部を溶融して配線導体６に融着した。
【０１５７】
このようにして作製した半導体パッケージを、参考例１と同様にして試験を行った。その結果を表1に示す。
【０１５８】
（参考例５）
基材１として、厚み５０μｍのポリエーテルエーテルケトンを用いた。図３（ａ）に示すように、基材１の一方の面に、接着金属１２としてニッケルを１０ｎｍ蒸着し、その上に銅を２００ｎｍ蒸着した。この銅の上に更に銅を電気めっきし、図３（ｂ）のように総厚み１８μｍの銅箔５を形成した。絶縁基材１の接続端子となる箇所をレーザによって穴あけし、直径０．４ｍｍの銅箔５の裏面に達する貫通穴４を図３（ｃ）に示すように形成した。次に、銅箔５の不要な箇所をエッチング除去して配線導体６を図３（ｄ）に示すように形成した。更に配線導体６表面に無電解のニッケルおよび金めっきを施した。
【０１５９】
この絶縁基材の透湿度は、４０±０．５℃、９０±２％ＲＨで１０(ｇ/ｍ2・２４ｈ)であった。
【０１６０】
次に、導体６の上に、参考例１と同様に図３（ｅ）に示すような裏面にダイボンディングフィルム８を貼った半導体チップ７を、図３（ｆ）に示すように接着固定した。次に、半導体チップ７と配線導体６とを、金ワイヤ９を用いて図３（ｇ）に示すようにワイヤボンドして接続した。次に、半導体チップ７を封止樹脂１０によって、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして図３（ｈ）のように封止し、最後に接続端子３に鉛・錫共晶はんだボールの一部を溶融して、配線導体６に融着した。
【０１６１】
このようにして作製した半導体パッケージを、参考例１と同様にして試験を行った。その結果を表１に示す。
【０１６２】
（実施例６）
図２（ａ）に示すように、厚み１８μｍの銅箔５に、基材１となるポリアミドイミドの絶縁ワニスを、厚み５０μｍになるようにキャスティングし、２００℃、１２０分の条件で加熱および乾燥して銅箔とポリアミドイミドの積層材を作製した。次に、絶縁基材１の接続端子となる箇所を、レーザによって穴あけし、図２（ｂ）に示すように、直径０．４ｍｍの銅箔の裏面に達する貫通穴４を形成した。更に図２（ｃ）に示すように、銅箔の不要な箇所をエッチング除去して配線導体６を形成した。更に配線導体６表面に無電解のニッケル、金めっきを施した。
【０１６３】
この可とう性の絶縁基材１の透湿度は、４０±０．５℃、９０±２％ＲＨで２５(ｇ/ｍ2・２４ｈ)であった。
【０１６４】
次に、導体６の上に、図２（ｄ）に示すような半導体チップ７の裏面にダイボンディングフィルム８を貼ったものを、図２（ｅ）に示すように接着固定した。 ２２のサンプルの中から、１つを抜き取って、超音波探査装置ＨＹＥ−ＦＯＣＵＳ（日立建機（株）製、製品名）を用いて、導体６間へのダイボンディングフィルム８の充填具合を観察した。その結果、未充填箇所が多く残っていた。使用したダイボンディングフィルムの透湿度は、４０±０．５℃、９０±２％ＲＨで１５０(ｇ/ｍ2・２４ｈ)であった。
【０１６５】
次に、図２（ｆ）に示すように、ワイヤボンダーＵＴＣ２３０（株式会社新川製、商品名）を用いて、半導体チップ上の端子と導体６とを、直径２５μｍの金ワイヤ９でワイヤボンドして接続した。さらに、図２（ｇ）に示すように、半導体チップ７を、封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止した後、１８０℃／５時間の熱処理を行い、封止樹脂とダイボンディングフィルムを完全硬化させた。最後に、接続端子３に鉛・錫の共晶はんだボールの一部を溶融して配線導体６に融着した。
【０１６６】
このようにして作製した半導体パッケージを、参考例１と同様にしてリフロー試験を行った。その結果を表１に示す。
【０１６７】
また、作製した半導体パッケージ２２個を、−６５℃／１５０℃ 各３０分の条件で温度サイクル試験１０００サイクルを行った。結果を表２に示す。
【０１６８】
なお、評価後のパッケージサンプルを前述の超音波探査装置を用いて観察した。その結果は、半導体搭載用基板の配線導体６間はダイボンディングフィルム８によってほぼ完全に充填されていた。
【０１６９】
（参考例７）
基材１として、厚み５０μｍのアラミドを用いた。図４（ａ）に示すように、基材１の一方の面に、接着剤２であるポリイミド系接着剤を１０μｍの厚みに塗布し、２００℃で１０分間、加熱・乾燥して、半硬化状にした。次に、図４（ｂ）に示すように、接続端子３となる箇所に（図４（３）参照）、ドリルを用いて直径０．４ｍｍの貫通穴４をあけた。次に、図４（ｃ）に示すように、厚み１８μｍの銅箔５を重ね、２５０℃で、２ＭＰａの条件で加熱・加圧して、６０分間保持することで積層一体化した後、貫通穴４に電解銅めっきを行った。更に、図４（ｄ）に示すように、不要な銅箔の箇所をエッチング除去して配線導体６を形成した後、配線導体表面に無電解のニッケル、金めっきを施した。
【０１７０】
この可とう性の絶縁基材１と接着剤２のトータルの透湿度は、４０±０．５℃、９０±２％ＲＨで０．３（ｇ／ｍ２・２４ｈ）であった。
【０１７１】
導体６の上に、１０ｍｍ角の半導体チップ７の裏面に１１ｍｍ角のダイボンディングフィルム８を図４（ｅ）に示すようにダイボンディングフィルム８が半導体チップ７の全辺から５μｍ以上はみ出るように貼ったものを、図４（ｆ）に示すように、接着固定した。サンプルを１つ抜き取って、超音波探査装置ＨＹＥ−ＦＯＣＵＳ（日立建機（株）製、製品名）を用いて半導体搭載用基板の配線導体６間へのダイボンディングフィルム８の充填具合を観察した結果、未充填箇所が多く残っていた。使用したダイボンディングフィルム８の透湿度は、１５０（ｇ／ｍ２・２４ｈ）であった。次に、図４（ｇ）に示すように、ワイヤボンダーＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体搭載用基板の配線導体６とを、直径２５μmの金ワイヤ９でワイヤボンドして接続し、さらに図４（ｈ）に示すように、半導体チップ７を封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止した後、１８０℃／５時間の熱処理を行い、封止樹脂とダイボンディングフィルムを完全硬化させた。最後に、銅めっき１３に鉛・錫の共晶はんだボールの一部を溶融して融着した。
【０１７２】
このようにして作製した半導体パッケージを、参考例１と同様にしてリフロー試験を行った。結果を表１に示す。
【０１７３】
さらに、作製した半導体パッケージを実施例６と同様にして温度サイクル試験を行った。結果を表２に示す。
【０１７４】
また、評価後のパッケージサンプルを前述の超音波探査装置を用いて観察した結果、半導体搭載用基板の配線導体６間はダイボンディングフィルム８によってほぼ完全に充填されていた。
【０１７５】
（参考例８）
可とう性の絶縁基材１として、厚み５０μｍのポリエーテルサルホンを用い、図５（ａ）に示すように、その一方の面に接着剤２であるポリイミド系接着剤を１０μｍの厚みに塗布し、２００℃で１０分間、加熱・乾燥して、半硬化状にした。次に、図５（ｂ）に示すように、接続端子３となる箇所に、ドリルを用いて直径０．４ｍｍの貫通穴４をあけ、図５（ｃ）に示すように、厚み１８μｍの銅箔５を重ね、２５０℃で、２ＭＰａの条件で加熱・加圧して、６０分間保持することで積層一体化し、貫通穴４に電解銅めっきを行った。更に、図５（ｄ）に示すように、不要な銅箔の箇所をエッチング除去して配線導体６を形成し、配線導体表面に無電解のニッケル、パラジウム、金めっきを施した。
【０１７６】
この可とう性の絶縁基材１と接着剤２のトータルの透湿度は、４０±０．５℃、９０±２％ＲＨで１５０（ｇ／ｍ２・２４ｈ）であった。
【０１７７】
次に配線導体６の上に、１０ｍｍ角の半導体チップ７の裏面に１１ｍｍ角のダイボンディングフィルム８を、図５（ｅ）に示すようにダイボンディングフィルム８が半導体チップ７の全辺から５μｍ以上はみ出るように貼ったものを、図５（ｆ）に示すように接着固定した。これを、加熱処理（１８０℃／１時間）して硬化した。使用したダイボンディングフィルム８の透湿度は、１５０（ｇ／ｍ２・２４ｈ）であった。
【０１７８】
次に、図５（ｇ）に示すように、ワイヤボンダーＵＴＣ２３０（株式会社新川製、商品名）を用いて、半導体チップ上の端子と半導体搭載用基板の配線導体６とを、直径２５μmの金ワイヤ９でワイヤボンドして接続した。さらに図５（ｈ）に示すように、半導体チップ７を封止樹脂１０であるＣＥＬ９２００（日立化成工工業株式会社製、商品名）を用いて、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止した後、１８０℃／５時間の熱処理を行い、封止樹脂を完全硬化させた。最後に、銅めっき１３に鉛・錫の共晶はんだボールの一部を溶融して融着した。
【０１７９】
このようにして作製した半導体パッケージについて、参考例１と同様にしてリフロー試験を行った。結果を表１に示す。
【０１８０】
さらに、作製した半導体パッケージを実施例６と同様にして温度サイクル試験を行った。結果を表２に示す。
【０１８１】
（実施例９）
図６（ａ）に示すように、厚み１８μｍの銅箔５に、基材１となるポリイミドの絶縁ワニスを厚み５０μｍになるようにキャスティングし、２００℃、１２０分の条件で加熱・乾燥して銅箔とポリイミドの積層材を作製した。次に、接続端子となる箇所の絶縁基材１に、薬液による化学エッチング法によって、図６（ｂ）に示す様なテーパーのついた貫通穴４をあけた。貫通穴４の銅箔と接する側の直径は、０．４ｍｍであった。更に図６（ｃ）に示すように、銅箔の不要な箇所をエッチング除去して配線導体６を形成した。更に配線導体６表面に無電解のニッケル、金めっきを施した。
【０１８２】
この可とう性の絶縁基材１の透湿度は、４０±０．５℃、９０±２％ＲＨで２５（ｇ／ｍ２・２４ｈ）であった。
【０１８３】
次に導体６の上に、１０ｍｍ角の半導体チップ７の裏面に、１１ｍｍ角のダイボンディングフィルム８を、図６（ｄ）に示すようにダイボンディングフィルム８が半導体チップ７の全辺から５μｍ以上はみ出るように貼った。それを、図６（ｅ）に示すように接着固定した。 サンプルを１つ抜き取って、超音波探査装置ＨＹＥ−ＦＯＣＵＳ（日立建機（株）製、製品名）を用いて、半導体搭載用基板の配線導体６間へのダイボンディングフィルム８の充填具合を観察した。その結果は、未充填箇所が多く残っていた。使用したダイボンディングフィルム８の透湿度は、１５０（ｇ／ｍ２・２４ｈ）であった。
【０１８４】
次に、図６（ｆ）に示すように、ワイヤボンダーＵＴＣ２３０（株式会社新川製、商品名）を用いて、半導体チップ上の端子と半導体搭載用基板の配線導体６とを、直径２５μmの金ワイヤ９でワイヤボンドして接続した。さらに図７（ｇ）に示すように、半導体チップ７を封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、１８０℃、圧力１０ＭＰａ、９０ｓの条件下にてトランスファモールドして封止した。その後、１８０℃／５時間の熱処理を行い、封止樹脂とダイボンディングフィルムを完全硬化させた。最後に、接続端子３に鉛・錫の共晶はんだボールの一部を溶融して配線導体６に融着した。
【０１８５】
このようにして作製した半導体パッケージを、参考例１と同様にしてリフロー試験を行った。結果を表１に示す。
【０１８６】
さらに、作製した半導体パッケージを実施例６と同様にして温度サイクル試験を行った。結果を表２に示す。
【０１８７】
また、評価後のパッケージサンプルを前述の超音波探査装置を用いて観察した。その結果、半導体搭載用基板の配線導体６間はほぼ完全に充填されていた。
【０１８８】
（比較例１）
比較として、図６に示すように、ベントホール１１が形成された従来の半導体パッケージを用いて、参考例１と同じ試験を行った。結果を表１に示す。
【０１８９】
なお、基材１と接着剤2のトータルでの透湿度は、４０±０．５℃、９０±２％ＲＨで０．５(ｇ/ｍ2・２４ｈ)であった。
【０１９０】
さらに、作製した半導体パッケージを実施例６と同様にして温度サイクル試験を行った。結果を表２に示す。
【０１９１】
（比較例２）
基材１に、厚み５０μｍのアラミドを用い、１０ｍｍ角の半導体チップの裏面に９ｍｍ角のダイボンディングフィルムをチップからはみ出さないように接着固定した以外は、参考例１と同様にして、半導体基板を作製し、試験を行った。結果を表１に示す。
【０１９２】
なお、基材１と接着剤２のトータルでの透湿度は、４０±０．５℃、９０±２％ＲＨで０．３(ｇ/ｍ2・２４ｈ)であった。
【０１９３】
さらに、作製した半導体パッケージを実施例６と同様にして温度サイクル試験を行った。結果を表２に示す。
【０１９４】
【表１】
Figure 0003852405
【表２】
Figure 0003852405

【図面の簡単な説明】
【図１】第１〜３図は、本発明の実施例を説明するための各工程における断面図である。
【図２】第２図は、本発明の第４の参考例並びに第６の実施例を説明するための各工程における断面図である。
【図３】第３図は、本発明の第５の参考例を説明するための各工程における断面図である。
【図４】第４図は、本発明の第７の参考例を説明するための各工程における断面図である。
【図５】第５図は、本発明の第８の参考例を説明するための各工程における断面図である。
【図６】第６図は、本発明の第９の実施例を説明するための各工程における断面図である。
【図７】第７図は、比較例で用いた、ベントホールを有する従来の半導体パッケージの断面図である。
【符号の説明】
１ 基材
２ 接着剤
３ 接続端子
４ 貫通穴
５ 銅箔
６ 配線導体
７ 半導体チップ
８ ダイボンディングフィルム
９ 金ワイヤ
１０ 封止樹脂
１２ 接着金属
１３ 銅めっき

Claims (2)

  1. 可とう性の絶縁基材と前記絶縁基材の少なくとも一方の面に形成された配線導体とを備える半導体搭載用基板に対してフィルム状接着剤を用いて半導体チップを実装する工程、および前記絶縁基材の少なくとも前記半導体チップ搭載側を樹脂封止する工程を有する半導体パッケージの製造方法であって、
    前記絶縁基材として透湿度が１(ｇ/ｍ２・２４ｈ)以上の基材を用い、
    前記フィルム状接着剤が半硬化の状態で前記樹脂封止を行う工程を有する半導体パッケージの製造方法。
  2. 前記配線導体が、前記絶縁基材の前記半導体チップを搭載する領域に少なくとも１本以上形成する工程を有することを特徴とする請求項１に記載の半導体パッケージの製造方法。
JP2002531483A 2000-09-27 2001-09-27 半導体パッケージの製造方法 Expired - Lifetime JP3852405B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000294347 2000-09-27
JP2000294347 2000-09-27
PCT/JP2001/008461 WO2002027787A1 (fr) 2000-09-27 2001-09-27 Plaquette de montage de semi-conducteur, procede de fabrication associe, boitier de semi-conducteur comprenant cette plaquette et procede de fabrication de celui-ci

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006134384A Division JP2006253712A (ja) 2000-09-27 2006-05-12 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Publications (2)

Publication Number Publication Date
JPWO2002027787A1 JPWO2002027787A1 (ja) 2004-02-05
JP3852405B2 true JP3852405B2 (ja) 2006-11-29

Family

ID=18776971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002531483A Expired - Lifetime JP3852405B2 (ja) 2000-09-27 2001-09-27 半導体パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP3852405B2 (ja)
AU (1) AU2001290294A1 (ja)
WO (1) WO2002027787A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5640051B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
JP5640050B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143081B2 (ja) * 1996-07-31 2001-03-07 シャープ株式会社 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP2000106372A (ja) * 1998-09-29 2000-04-11 Hitachi Chem Co Ltd 両面接着フィルム、半導体搭載用有機基板および半導体装置

Also Published As

Publication number Publication date
WO2002027787A1 (fr) 2002-04-04
AU2001290294A1 (en) 2002-04-08
JPWO2002027787A1 (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
WO2009147936A1 (ja) 多層プリント配線板の製造方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JPH11233678A (ja) Ｉｃパッケージの製造方法
US11553599B2 (en) Component carrier comprising pillars on a coreless substrate
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP3852405B2 (ja) 半導体パッケージの製造方法
JP4230680B2 (ja) 多層化回路基板
JP2007116185A (ja) 半導体モジュール
JP2018010931A (ja) 配線基板及びその製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP2006253712A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP2002118203A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2007059951A (ja) 半導体チップ実装用回路基板
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板
JP2004152778A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP4605177B2 (ja) 半導体搭載基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6