JP2004152778A - 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 - Google Patents

半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 Download PDF

Info

Publication number
JP2004152778A
JP2004152778A JP2002260091A JP2002260091A JP2004152778A JP 2004152778 A JP2004152778 A JP 2004152778A JP 2002260091 A JP2002260091 A JP 2002260091A JP 2002260091 A JP2002260091 A JP 2002260091A JP 2004152778 A JP2004152778 A JP 2004152778A
Authority
JP
Japan
Prior art keywords
semiconductor
group
insulating base
mounting substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002260091A
Other languages
English (en)
Inventor
Fumio Inoue
文男 井上
Reiko Yamaguchi
玲子 山口
Michio Moriike
教夫 森池
Yoshiaki Tsubomatsu
良明 坪松
Ryoji Kawasaki
良次 川崎
Kazuhiko Namatame
和彦 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2002260091A priority Critical patent/JP2004152778A/ja
Publication of JP2004152778A publication Critical patent/JP2004152778A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法と、リフロー時のパッケージクラック、及び温度サイクル試験時の配線導体の断線やショートを防止し、信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法を提供する。
【解決手段】可撓性の絶縁基材とその一方の面に形成された半導体チップ接続端子及び外部接続端子を含む配線導体からなる半導体搭載用基板であって、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体搭載用基板とその製造法とそれを用いた半導体パッケージ並びにその製造方法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者には、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止した例（非特許文献１参照）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファモールドした例（非特許文献２参照）などがある。
【０００４】
また、本発明者らは、鋭意検討の結果、絶縁性支持基板の一表面には複数の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナー接続部及び半導体チップ搭載領域部を有し、前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって前記インナー接続部と導通するアウター接続部が設けられる箇所に、開口が設けられており、前記絶縁性支持基板の前記半導体チップ搭載領域内における前記配線相互間に、少なくとも１個の貫通穴（以下、ベントホールという。）が設けられており、前記配線の半導体チップ搭載領域部を含めて前記半導体チップが搭載される箇所に、絶縁性フィルムが載置形成されており、前記絶縁性フィルムは、前記ベントホール周辺部で前記絶縁性支持基板との間に中空箇所を形成するように構成されている半導体パッケ−ジ用チップ支持基板とその製造方法を提案している（図２参照、特許文献１参照）。この提案によって、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジの製造を可能とするものである。
【０００５】
【特許文献１】
特開平１０−１８９８２０号公報
【非特許文献１】
ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９
【非特許文献２】
Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ ＰａｃｋａｇｅＣＳＰ； Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６−５０，１９９４
【０００６】
【発明が解決しようとする課題】
ところが、この半導体パッケージについても、小型化、高密度化がすすめられ、ベントホールを形成する箇所を確保するのが困難であるという課題があると共に、この従来のベントホールを有する半導体パッケージは、ベントホールと、その周辺部で前記絶縁性支持基板との間に中空箇所を形成するように構成しなければならず、そのために工程が複雑となり、効率が低いという課題があった。
また、小型化、高密度化が進められ、半導体搭載用基板の配線密度が高くなり、従来のような絶縁基材の一方の面だけでの配線では収容できなくなり、その結果、絶縁基材の両面に配線を形成した両面配線基板（以下２メタル基板という）が必要になってきた。このような２メタル基板を使用した半導体パッケージでは、外部接続端子を形成する側の配線は、パッケージ外部に露出するため、配線を保護するためにソルダレジスト等の絶縁被膜で覆う必要がある。したがって２メタル基板では、ベントホールを形成する箇所を確保するのが困難であり、またベントホールを形成すると、ソルダレジスト等を塗布するのが困難であるいう課題があった。また、従来から使用されているソルダレジストでは、透湿度が低いため、リフロー時にパッケージクラックを発生しやすく、さらに温度サイクル試験を行うとソルダレジストや絶縁基材にクラックが発生し、配線導体の断線やショートが発生するという問題点があった。
【０００７】
本発明は、小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法と、リフロー時のパッケージクラック、及び温度サイクル試験時の配線導体の断線やショートを防止し、信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、並びに効率に優れたその半導体搭載用基板の製造方法と半導体パッケージとその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、以下のことを特徴とする。
（１）可撓性の絶縁基材とその一方の面に形成された半導体チップ接続端子及び外部接続端子を含む配線導体からなる半導体搭載用基板であって、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板。
（２）前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化された（１）に記載の半導体搭載用基板。
（３）前記可撓性の絶縁基材と前記配線導体は、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤で接着されている（１）または（２）に記載の半導体搭載用基板。
【０００９】
（４）前記可撓性の絶縁基材の他方の面にも、接着剤を有する（３）に記載の半導体搭載用基板。
（５）前記可撓性の絶縁基材は、前記外部接続端子の裏面に達する貫通穴を有する（１）〜（４）に記載の半導体搭載用基板。
（６）可撓性の絶縁基材と、前記可撓性の絶縁基材の一方の面に形成されたインナーリード部及び半導体チップ接続端子部を含む第１の配線導体と、前記可撓性の絶縁基材の他方の面に形成されたアウターリード部及び外部接続端子部を形成する接続ランドを含む第２の配線導体と、前記第１の配線導体と前記第２の配線導体を接続する接続導体とを有し、前記第２の配線導体は、前記接続ランドの前記外部接続端子を除いて絶縁被膜で覆われており、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板。
【００１０】
（７）前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化された（６）に記載の半導体搭載用基板。
（８）前記第１の配線導体の前記半導体チップ接続端子以外を、前記絶縁被膜と同様の材料で覆った（６）または（７）に記載の半導体搭載用基板。
（９）前記接続導体が、前記接続ランド部に形成された（６）〜（８）のうちいずれかに記載の半導体搭載用基板。
（１０）前記接続導体が、ブラインドビアである（６）〜（９）のうちいずれかに記載の半導体搭載用基板。
（１１）前記可撓性を有する絶縁基材と前記第１の配線導体、及び／または前記可撓性を有する絶縁基材と前記第２の配線導体が、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤で接着されている（６）〜（１０）のうちいずれかに記載の半導体搭載用基板。
【００１１】
（１２）可撓性の絶縁基材の一方の面に、半導体チップ接続端子及び外部接続端子を含む配線導体を形成する工程を有する半導体搭載用基板の製造方法であって、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板の製造方法。
（１３）前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化されたものを使用する工程を有する（１２）に記載の半導体搭載用基板の製造方法。
（１４）前記可撓性の絶縁基材の一方の面に金属箔を形成する工程、前記金属箔をエッチングすることにより前記配線導体を形成する（１２）または（１３）に記載の半導体搭載用基板の製造方法。
（１５）前記可撓性の絶縁基材の一方の面に、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤を用いて前記金属箔を加熱・加圧積層する工程を有する（１４）に記載の半導体搭載用基板の製造方法。
（１６）前記可撓性の絶縁基材の他方の面にも接着剤を形成する工程を有する（１５）に記載の半導体搭載用基板の製造方法。
（１７）前記可撓性の絶縁基材の一方の面に、蒸着および／またはめっきによって前記金属箔を形成する工程を有する（１４）に記載の半導体搭載用基板の製造方法。
【００１２】
（１８）前記配線導体をめっきにより形成する工程を有する（１２）または（１３）に記載の半導体搭載用基板の製造方法。
（１９）前記可撓性の絶縁基材に、前記外部接続端子の裏面に達する穴を形成する工程を有する（１２）〜（１８）のいずれかに記載の半導体搭載用基板の製造方法。
（２０）可撓性の絶縁基材の一方の面にインナーリード部及び半導体チップ接続端子部を含む第１の配線導体を形成する工程、前記可撓性の絶縁基材の他方の面にアウターリード部及び外部接続端子部を形成する接続ランドを含む第２の配線導体を形成する工程、前記第１の配線導体と前記第２の配線導体を接続する接続導体を形成する工程、前記第２の配線導体を、前記外部接続端子を除いて絶縁被膜で覆う工程から構成され、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板の製造方法。
（２１）前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化されたものを使用する工程を有する（２０）に記載の半導体搭載用基板の製造方法。
（２２）前記第１の配線導体の前記半導体チップ接続端子以外を、前記絶縁被膜と同様の材料で覆う工程を有する（２０）または（２１）に記載の半導体搭載用基板の製造方法。
【００１３】
（２３）前記接続導体を、前記接続ランド部に形成する工程を有する（２０）〜（２２）のうちいずれかに記載の半導体搭載用基板の製造方法。
（２４）前記接続導体を、ブラインドビアで形成する工程を有する（２０）〜（２３）のうちいずれかに記載の半導体搭載用基板の製造方法。
（２５）前記可撓性の絶縁基材の両面に金属箔を形成し、前記金属箔をエッチングすることにより前記第１の配線導体および／または第２の配線導体を形成する工程を有する（２０）〜（２４）のうちいずれかに記載の半導体搭載用基板の製造方法。
（２６）前記可撓性を有する絶縁基材の両面に、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤を用いて前記金属箔を加熱・加圧積層する工程を有する（２５）に記載の半導体搭載用基板の製造方法。
（２７）前記可撓性の絶縁基材の両面に、蒸着および／またはめっきによって前記金属箔を形成する工程を有する（２５）に記載の半導体搭載用基板の製造方法。
（２８）前記第１の配線導体および／または前記第２の配線導体をめっきにより形成する工程を有する（２０）〜（２４）のいずれかに記載の半導体搭載用基板の製造方法。
【００１４】
（２９）前記第１の配線導体および／または前記第２の配線導体と前記接続導体を同時にめっきで形成する工程を有する（２８）に記載の半導体搭載用基板の製造方法。
（３０）（１）〜（１１）のうちいずれかに記載の半導体搭載用基板、または（１２）〜（２９）のうちいずれかに記載の製造方法で製造された半導体搭載用基板と、所定の位置に固定された半導体チップと、前記半導体チップを封止する封止樹脂と、前記外部接続端子に形成された金属バンプから構成される半導体パッケージ。
（３１）前記半導体チップと前記半導体チップ接続端子との電気的な接続がワイヤボンディングである（３０）に記載の半導体パッケージ。
（３２）前記半導体チップを固定する接着剤が、ダイボンドフィルムによるものである（３０）または（３１）に記載の半導体パッケージ。
（３３）前記半導体チップと前記半導体チップ接続端子との接続が、各々の接続面を対向させるフリップチップ接続である（３０）に記載の半導体パッケージ。
（３４）前記半導体チップと前記半導体チップ接続端子との接続に異方導電性フィルムを用いた（３３）に記載の半導体パッケージ。
（３５）前記半導体チップと前記半導体チップ接続端子との接続に、金属バンプを用いた（３３）に記載の半導体パッケージ。
（３６）前記封止樹脂をトランスファモールドで形成させた（３０）〜（３５）のうちいずれかに記載の半導体パッケージ。
（３７）前記封止樹脂が液状封止材である（３０）〜（３５）のうちいずれかに記載の半導体パッケージ。
【００１５】
（３８）前記外部接続端子に形成した金属バンプが、はんだボールである（３０）〜（３７）のうちいずれかに記載の半導体パッケージ。
（３９）前記外部接続端子に形成した金属バンプが、めっきバンプである（３０）〜（３７）のいずれかに記載の半導体パッケージ。
（４０）（１）〜（１１）のうちいずれかに記載の半導体搭載用基板、または（１２）〜（２９）のうちいずれかに記載の製造方法で製造された半導体搭載用基板の所定の位置に半導体チップを固定する工程、前記半導体チップと前記半導体チップ接続端子を電気的に接続する工程、前記半導体チップを封止樹脂で封止する工程、前記外部接続端子に金属バンプを形成する工程を有する半導体パッケージの製造方法。
（４１）前記半導体チップと前記半導体チップ接続端子との電気的な接続を、ワイヤボンディングで行う工程を有する（４０）に記載の半導体パッケージの製造方法。
【００１６】
（４２）前記半導体チップを、ダイボンドフィルムで固定する工程を有する（４０）または（４１）に記載の半導体パッケージの製造方法。
（４３）前記半導体チップと前記半導体チップ接続端子との接続を、各々の接続面を対向させるフリップチップ接続で行う工程を有する（４０）に記載の半導体パッケージの製造方法。
（４４）前記半導体チップと前記半導体チップ接続端子との接続を、異方導電性フィルムで行う工程を有する（４３）に記載の半導体パッケージの製造方法。
（４５）前記半導体チップと前記半導体チップ接続端子との接続を、金属バンプで行う工程を有する（４３）に記載の半導体パッケージの製造方法。
（４６）前記半導体チップの樹脂封止を、トランスファモールドで行う工程を有する（４９）〜（４５）のうちいずれかに記載の半導体パッケージの製造方法。
（４７）前記半導体チップの樹脂封止を、液状封止材で行う工程を有する（４０）〜（４５）のうちいずれかに記載の半導体パッケージの製造方法。
（４８）前記外部接続端子に、はんだボールを搭載する工程を有する（４０）〜（４７）のうちいずれかに記載の半導体パッケージの製造方法。
（４９）前記外部接続端子に、めっきバンプを形成する工程を有する（４０）〜（４７）のうちいずれかに記載の半導体パッケージの製造方法。
【００１７】
（５０）可撓性の絶縁基材が、温度依存性の高い透湿性を持つ材料からなる半導体搭載用基板。
（５１）可撓性の絶縁基材が、２４０℃以下のガラス転移温度を持つ材料からなる（５０）に記載の半導体搭載用基板。
（５２）４０℃における透湿率をＰ１（ｇ・ｍ／ｍ２・２４ｈ）、８０℃における透湿率をＰ２（ｇ・ｍ／ｍ２・２４ｈ）としたとき、Ｐ２／Ｐ１≧１３、かつ／またはＰ２≧１．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）の基材からなる（５０）に記載の半導体搭載用基板。
（５３）可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドのいずれかである（５０）〜（５２）のいずれかに記載の半導体搭載用基板。
（５４）（５０）〜（５３）のいずれかに記載の半導体搭載用基板に半導体チップを搭載し、少なくとも前記半導体チップ側を樹脂封止した半導体パッケージ。
【００１８】
すなわち、本発明は、絶縁基材に、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものを用い、ベントホールを用いなくても、パッケージクラックを起こさないような絶縁基材の使用による発明である。
【００１９】
【発明の実施の形態】
本発明では、透湿性は、水分の透過性を示し、透湿度（測定方法：ＪＩＳ Ｋ７１２９またはＪＩＳ Ｚ０２０８）によって示すことができ、可撓性の絶縁基材に、高透湿度のものを用いる。
ここでいう透湿度とは、可撓性の絶縁基材の材質や構造に依存する透湿率と、その厚みを考慮したものである。同一材質・同質構造の基材は、厚みを薄くすることによって透湿度は大きくなり、逆に厚みを大きくすることによって、透湿度が小さくなる。例えば、透湿率が１×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であり、厚みが１００μｍの基材と、透湿率が１×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であり、厚みが１０μｍの基材は、同等の透湿度を有すると考えられる。
リフロー時のクラックを防止するためには、高透湿の基材を用いることが好ましいが、特にリフロー温度（２４０〜２６０℃）での透湿率が高い基材が好ましい。しかし、実際にこのような高温での透湿率の測定は非常に困難であるため、以下の考え方を導入する。
透湿性は温度依存性を持ち、一般に温度の上昇とともに透湿率も増加する。この透湿率の温度依存性は基材によって異なり、４０℃で１×１０−４（ｇ・ｍ／ｍ２・２４ｈ）、８０℃で１×１０−３（ｇ・ｍ／ｍ２・２４ｈ）の透湿率を持つ基材と、４０℃で５×１０−５（ｇ・ｍ／ｍ２・２４ｈ）、８０℃で１×１０−３（ｇ・ｍ／ｍ２・２４ｈ）の透湿率を持つ基材とでは、後者の方が、温度依存性の大きい透湿性を有すると考えられる。一般的に、透湿率Ｐ（単位：ｇ・ｍ／ｍ２・２４ｈ）と温度Ｔ（単位：Ｋ）との関係は、ガラス転移温度以下では（式１）に示すようなアレニウス型で表せる。
（式１）ＬｎＰ＝Ａ−Ｂ／Ｔ（Ｔ：絶対温度 Ａ、Ｂ：基材固有の定数）
【００２０】
また、ガラス転移温度以上では、透湿率の増加率はさらに大きな値を示すと言われている。したがって、リフロー温度では定数Ｂの値が大きな基材、またはガラス転移温度がリフロー温度より低い基材の透湿率が高くなり、パッケージクラックが発生しにくくなる。
以上説明したように、透湿率の温度依存性が高い基材とは、上記定数Ｂが大きい基材、またはガラス転移温度が低い基材と言い換えられる。
定数Ｂは異なる温度での透湿率の比から求められるため、例えば、４０℃における透湿率をＰ１（ｇ・ｍ／ｍ２・２４ｈ）、８０℃における透湿率をＰ２（ｇ・ｍ／ｍ２・２４ｈ）としたとき、パッケージクラックを発生させないためには、Ｐ２／Ｐ１≧１３であることが好ましく、さらにＰ２／Ｐ１≧２０であることがより好ましい。また、リフロー温度での透湿率を大きくするためには、Ｐ２≧１．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であることが好ましく、Ｐ２≧３．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であるとより好ましい。基材のガラス転移温度はリフロー温度２４０℃以下が好ましく、さらに２００℃以下がより好ましい。
【００２１】
このような可撓性の絶縁基材としては、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドがある。アラミドは、ガラス転移温度は高いが実験的に求めた定数Ｂが大きく、従来から使用されているポリイミド（ユーピレックスＳ（宇部興産株式会社製 製品名））の約１．３倍程度の値を示す。また、ポリフェニレンサルファイド及びポリエーテルエーテルケトンは、ガラス転移温度が夫々１００℃及び１５０℃程度であり、さらに定数Ｂの値もユーピレックスＳより大きな値を示すため、いずれもリフロー温度での透湿率が高いと考えられ好ましい。
さらにまた、この可撓性の絶縁基材には、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、透過した水分が基材中に残り、リフロー時の熱によって一瞬に蒸発してその圧力でパッケージにクラックを発生しやすくなる。ポリフェニレンサルファイド及びポリエーテルエーテルケトンは、吸水率も０．５％以下であり、さらに好ましい。
【００２２】
この絶縁基材は、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化されたものであることが好ましい。ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドは、熱可塑性プラスチックであるので、このような繊維による強化は、熱硬化性プラスチックのような含浸という方法を用いるのは難しいが、強化繊維とこれらの熱可塑性プラスチックを重ね、加熱して、流動し始めたら、圧力を加え、繊維の間を充分に埋めるまで圧力を加えることによって可能である。これによって、基材の寸法や熱膨張係数を安定化でき、半導体搭載用基板の基材としてより好ましい。
【００２３】
また、接着剤には、透湿率の高い、少なくともイミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤を用いることができる。接着剤の透湿率は１．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）以上が好ましく、例えば、ポリイミド系接着剤のＮ４（日立化成工業 株式会社製 製品名）は、透湿率が、２．０〜５．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）と高い値であり、また、耐熱性が高いなど配線板としての他の特性にも優れるので好ましい。さらにまた、この接着剤にも、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、透過した水分が基材中に残り、リフロー時の熱によって一瞬に蒸発してその圧力でパッケージにクラックを発生するおそれがある。
【００２４】
（１メタル基板の場合）
可撓性の絶縁基材の一方に面に配線導体を形成方法としては、絶縁基材と金属箔を有する積層材の不要な箇所の金属箔をエッチング除去する方法、絶縁基材の必要な箇所にのみ、めっきにより配線導体を形成する方法がある。
【００２５】
（積層材の形成）
配線導体となる金属箔と絶縁基材からなる積層材は、接着機能を持つ絶縁基材と金属箔を貼り合わせる方法、金属箔に絶縁基材となる絶縁ワニスをキャスティングする方法、絶縁基材に蒸着またはめっきして形成する方法がある。
【００２６】
（貼り合わせによる方法）
貼り合わせによる積層材の形成方法には、金属箔を前述の接着剤で貼り合わせる方法や、絶縁基材を直接金属箔と貼り合わせる方法がある。接着剤を使用する場合は、透湿率の高いものを用いるのが好ましく、また、接着力、特に熱衝撃下での接着力が重要であり、この値が３００（Ｎ／ｍ）以下であると、配線導体を接着する力が弱く、実用的でない。貼り合わせるときの加熱・加圧の条件は、用いる接着剤の種類によっても異なるが、例えば、好ましいポリイミド系の接着剤を用いるときには、加熱温度を１２０〜２８０℃、圧力を０．５〜５ＭＰａ、加熱・加圧時間を２０〜１８０分くらいとするのが好ましく、加熱温度が１２０℃未満では硬化速度が極端に遅くなり加熱時間を１８０分以上にしても完全に硬化せず、圧力が０．５ＭＰａ未満では、接着剤と金属箔の密着が不足し、気泡が残ったり接着しない箇所が発生するおそれがある。加熱・加圧時間が２０分未満では、硬化が不足し、未硬化の部分が残っていると、後の工程での加熱によって配線導体との位置精度が低下したり、あるいはリフローなどの加熱で変形するおそれがある。加熱温度が２８０℃を超えると、金属箔の酸化が激しく後の工程で酸化物を除去するなどの手間がかかることがある。圧力が５ＭＰａを越えたり、加熱・加圧時間が１８０分を越えても特性に大きく影響することはないが、生産にかかるコストが大きくなり、生産効率が低下するおそれがある。
【００２７】
接着剤を形成するには、樹脂ワニスを直接絶縁基材に塗布する方法、支持フィルムや支持金属に塗布し半硬化させた接着フィルムを積層する方法がある。いずれの方法でも、接着剤層は、半硬化状で形成することが好ましい。このようにすれば、金属箔を貼り合わせるのに、半硬化状の接着剤層の上に金属箔を重ね、加熱・加圧して積層一体化することができ、効率的に行うことができる。半硬化状の接着剤は、キスコータ、ロールコータ、コンマコータなどを用いて、絶縁基材もしくは支持フィルムや支持金属に塗布し、５０〜２００℃で１０〜１００分間加熱・乾燥して形成できる。加熱は使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。
【００２８】
（両面接着剤形成）
接着剤を用いて金属箔を貼り合わせる場合は、絶縁基材のもう一方の面にも接着剤を形成することもできる。一般に接着剤は絶縁基材に比べて熱膨張係数が大きく、このため片側だけに接着剤を形成すると、半導体搭載用基板に大きな反りが発生しやすい。そこで、接着剤を両面に形成することで、基板の反りが低減でき好ましい。
【００２９】
（金属箔）
前述の接着機能を有する絶縁基材の上に貼り合わせる金属箔としては、厚みが５〜５０μｍの範囲であることが好ましく、５μｍ未満の金属箔は貼り合わせることが困難で、５０μｍを超えると配線導体をエッチング形成する時に微細な形状に形成することが困難になるおそれがある。この金属箔としては、導電性の高いものが好ましく、例えば、銅を用いることができる。
【００３０】
（キャスティングによる方法）
また、絶縁基材と金属箔を有する積層材は、金属箔に絶縁基材となる絶縁ワニスをキャスティングして製造することもできる。この場合、金属箔の表面が適切な粗さを持つように調整されていれば、接着剤を用いる必要がなく、経済的である。例えば、銅箔にキャスティングする場合、銅箔の表面粗さは、２〜１５μｍであることが好ましく、そのような粗さに調整するには、一般に知られている酸化剤による表面処理があり、亜塩素酸ナトリウム、過硫酸アルカリ、塩素酸カリウム、過塩素酸カリウム、又はペルオキソ硫酸アルカリのアルカリ性水溶液等の酸化剤を含む処理液に浸漬又はその処理液を吹き付けて行う。また、この後に、酸化銅を還元して凹凸を残したまま粗化された表面を有する金属銅を得ることもできる。
このようにして表面を粗化した銅箔に、樹脂ワニスをキャスティングする。キャスティングの条件は、使用する樹脂ワニスによって異なるが、反り等が発生しないような条件を選択する必要がある。
【００３１】
（蒸着またはめっきによる方法）
また、絶縁基材に蒸着またはめっきによって金属箔を形成して積層材としてもよい。例えば銅を蒸着するには、まず、接着金属となるニッケルやクロムを５〜１００ｎｍ蒸着し、その上に銅を１０〜６００ｎｍ蒸着する。さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することができる。
また、絶縁基材に銅を０．５〜３μｍ無電解めっきし、さらに銅を電解めっきすることによって、総厚み５〜５０μｍの銅層を形成することもできる。
【００３２】
（エッチングによる配線導体の形成）
このようにして作製した積層材の、金属箔の配線導体となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、半導体チップ接続端子及び外部接続端子を含む配線導体を形成することができる。エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、金属箔が銅箔の場合、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００３３】
（めっきによる配線導体の形成）
また、配線導体は、絶縁基材の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる配線導体の形成技術を用いることができる。
例えば、絶縁基材に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去して半導体搭載用基板とする。このときの無電解めっき用触媒は、通常パラジウムを用いることが多く、絶縁基材に無電解めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって絶縁基材表面にめっきを開始するための核を形成することができる。通常は、このような操作をするために、被めっき物を、アルコールや酸で洗浄し、表面に付着した人体の指からの脂肪分や加工機械からの油分を除去し、絶縁基材表面にめっき用触媒を付着させやすくするクリーナーコンディショナー工程、絶縁基材表面に金属パラジウムを付着させる増感工程、めっき金属の密着力を高めあるいはめっきを促進する密着促進工程、めっき金属を析出させる無電解めっき工程、そして、必要な場合に、中和などの後処理工程を行う。さらに、電解めっきにより、高さ５〜５０μｍの配線導体を形成することもできる。
さらに、接続導体をめっきで形成する場合は、配線導体と接続導体を同時に形成することができ、効率的である。
【００３４】
（絶縁基材への穴の形成）
絶縁基材は、外部接続端子となる配線導体の裏面に達する穴を形成することができる。穴の形成方法としては、化学的にエッチング除去する方法、ドリルによる方法、パンチプレスによる方法、レーザによる方法、ドライエッチングによる方法などによって形成することができる。また、穴を形成する順番は特に問わないが、使用する絶縁基材、接着剤、配線導体形成方法、穴形成方法等によって最適な順番を選択すれば良い。例えば、接着剤を使用して銅箔を貼り合わせる場合は、まず絶縁基材に半硬化の接着剤を形成し、ドリルで穴を形成した後銅箔を加熱・加圧して貼り合わせ、最後に銅箔をエッチングして配線導体を形成することで、効率よく生産できる。
【００３５】
（金めっき）
前述した方法で形成した配線導体表面の必要な部分にニッケル、金めっきを順次施すことができる。これらのめっきは、半導体チップと電気的に接続される半導体チップ接続端子と、マザーボードと電気的に接続される外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、ニッケルと金との間にパラジウムをめっきしてもよい。
【００３６】
（２メタル基板の場合）
可撓性の絶縁基材の一方の面に、インナーリード部及び半導体チップ接続端子部を含む第１の配線導体と、絶縁基材の他方の面に、アウターリード部及び外部接続端子部を形成する接続ランドを含む第２の配線導体を形成することができる。また、第１の配線導体と第２の配線導体は、接続導体により電気的に接続され、第２の配線導体は、外部接続端子を除いて絶縁被膜で覆うことができる。配線導体の形成方法は、前述の１メタル基板と同様の方法が可能である。
【００３７】
（絶縁被膜の透湿率）
絶縁被膜の透湿率は１．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）以上のものを用いるのが好ましく、さらに、５．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）以上のものがより好ましい。絶縁被膜の透湿率は大きい方が耐リフロー性は向上するが、透湿率が１．０×１０−２（ｇ・ｍ／ｍ２・２４ｈ）以上を超えるような絶縁被膜は、配線導体の保護機能が低下し好ましくない。また、絶縁被膜の透湿率が、１．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）未満であると、リフロー時の熱によって発生した水蒸気を、半導体パッケージの外に放出することができず、パッケージクラックが発生することがある。
【００３８】
（絶縁被膜の弾性率及び伸び率）
絶縁被膜は半導体パッケージの温度サイクル試験の際、各材料の熱膨張係数の違いから熱応力を受け、クラックが発生しやすい。このようなクラックは、配線導体の断線やショートといった重大な問題を発生させる。絶縁被膜のクラックを防止するためには、絶縁被膜の室温での弾性率は３ＧＰａ以下が好ましく、２ＧＰａ以下がより好ましい。また、伸び率は１．５％以上が好ましく、さらに２．０％以上がより好ましい。しかし、弾性率が低く伸び率の大きな材料は、非常に柔らかい材料になるため、基板の剛性やその他のパッケージ特性を考慮し、適正な範囲の材料を選択する必要がある。たとえば、弾性率は１０ＭＰａ以上、伸び率は２５％以下で選択するのが好ましい。さらに、絶縁被膜のガラス転移温度は１１０℃以上が好ましく、１５０℃以上がより好ましい。しかし、ガラス転移温度が３００℃以上の材料では、絶縁被膜を形成する際、絶縁基材が熱劣化を起こす危険性があるため、使用する絶縁基材に合わせた材料を選択する必要がある。
【００３９】
（絶縁被膜の厚み及びエリクセン値）
絶縁被膜の厚みは、５０μｍ以下が好ましく、４０μｍ以下がさらに好ましい。厚みが５０μｍを超えると、基板全体の厚みが厚くなると共に、温度サイクル試験時の絶縁被膜のクラックを発生しやすく、さらに透湿度も低下するため好ましくない。また、薄い場合は配線導体の保護機能が低下し、絶縁不良等が発生するため、実質的には５μｍ以上の厚みが必要である。
温度サイクル試験時のクラックを発生させないためには、絶縁被膜のエリクセン値は高いことが好ましい。例えば、ＪＩＳ Ｋ５４００による測定値で７ｍｍ以上が好ましく、８ｍｍ以上がより好ましい。しかし、エリクセン値の大きな材料は、非常に柔らかい材料になるため、基板の剛性やその他のパッケージ特性を考慮し、適正な範囲の材料を選択する必要があり、２０ｍｍ以下で選択するのが好ましい。
【００４０】
（絶縁被膜の感光性及び両面形成）
半導体搭載用基板に使用する絶縁被膜は、外部接続端子部等高精度のパターン形成を要求される。これらのパターン形成は、ワニス状の材料であれば、印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質は特に制限しないが、エポキシ系、ポリイミド系、エポキシアクリレート系の材料を用いることができる。
また、このような絶縁被膜は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りが発生しやすい。そこで、基板の反りを防止するためには、絶縁被膜を両面に形成することが好ましい。さらに、反りは絶縁被膜の厚みによって変化するため、両面の絶縁被膜の厚みは実験的に反りが発生しないように調整することがより好ましい。
【００４１】
（接続導体）
第１の配線導体と第２の配線導体は、接続導体を介して電気的に接続される。接続導体を形成する場所は特に問わないが、外部接続端子を形成するランド部に形成することで、配線導体を高密度化でき好ましい。接続導体の形状も特に制限はないが、スルーホールやブラインドビアを用いることができ、ランド部に形成する場合はブラインドビアがより好ましい。また、接続導体の形成方法も、めっきや導電性樹脂を用いる方法などがあり、要求に応じて選択可能である。さらに、配線導体をめっきで形成する場合は、接続導体を同時に形成でき、好ましい。
【００４２】
（半導体パッケージ）
前述の半導体搭載用基板の所定の位置に半導体チップを搭載し、半導体チップを封止樹脂で封止し、外部接続端子に金属バンプを形成した半導体パッケージを製造できる。
【００４３】
（半導体チップの搭載）
半導体チップは、接着剤により半導体搭載用基板にフェイスアップで固定し、半導体チップ接続端子とボンディングワイヤで電気的に接続する方法や、異方導電性接着剤やバンプを用いたフリップチップ接続による方法で、半導体搭載用基板に搭載できる。
【００４４】
（フェイスアップによる半導体チップの搭載）
半導体チップを半導体搭載用基板に固定する接着剤としては、ダイボンド用接着剤を用いることができる。ダイボンド用接着剤は、特にどんなものを用いてもよいが、絶縁性で接着力の強いものであることが好ましく、例えば、ＤＦ−１００（日立化成工業株式会社製、製品名）のような、ダイボンドフィルムを用いるのがより好ましい。また、ダイボンド用接着剤も高透湿性で、透湿率が１．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）以上のものを用いるのが好ましく、さらに、５．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）以上のものがより好ましい。
半導体チップと金めっきを施した半導体チップ接続端子との電気的な接続は、ボンディングワイヤで行うことができる。ボンディングワイヤとしては、金ワイヤを用いるのが一般的である。
【００４５】
（フリップチップ接続による半導体チップの搭載）
半導体チップと半導体チップ接続端子は、異方導電性接着剤やバンプを用いて、フリップチップ接続することが出来る。異方導電性接着剤としては、フィルム状のものを適当な条件で加熱・加圧して用いると、膜厚が均一であり、接続信頼性が高く、かつ効率的であり好ましい。また、半導体チップまたは半導体チップ接続端子上に形成したバンプと併用することで、高い接続信頼性を得ることができる。
【００４６】
（封止樹脂による半導体チップの封止）
半導体チップは、封止樹脂によって封止されていることが耐湿性の点で好ましく、このような封止樹脂としては、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂を用いることができ、封止方法としては、半導体チップを包み込むように樹脂ワニスで固めるポッティングやコンパウンドによるトランスファモールドなどを用いることができる。また、フリップチップ接続の場合は、半導体チップと半導体搭載用基板の間にアンダーフィル材などを用いて封止することもできる。
【００４７】
（外部接続端子）
外部接続端子には、金属バンプを形成することができる。この金属バンプの材質、形状等は特に問わないが、はんだボールやめっきバンプであることが好ましい。
【００４８】
【実施例】
実施例１
可撓性の絶縁基材１として、ガラスクロス入りポリフェニレンサルファイドフィルムを用い、図１（ａ）に示すように、その一方の面に、接着剤２であるポリイミド系接着剤を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して、半硬化状にし、図１（ｂ）に示すように、外部接続端子３となる箇所に、直径０．４ｍｍの貫通穴４をあけ、図１（ｃ）に示すように、厚さ１８μｍの銅箔５を重ね、２５０℃で、２ＭＰａの条件で加熱・加圧して、６０分間保持することで積層一体化し、図１（ｄ）に示すように、不要な銅箔の箇所をエッチング除去して配線導体６を形成した。
この絶縁基材１の透湿率は、２．５×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であった。接着剤２の透湿率は、５．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であった。
このようにして製造した半導体搭載用基板の、配線導体６の上に、図１（ｅ）に示すような、半導体チップ７の裏面にダイボンドフィルム８であるＤＦ−１００（日立化成工業 株式会社製 製品名）を貼ったものを、図１（ｆ）に示すように、接着固定し、図１（ｇ）に示すように、ワイヤボンダーＵＴＣ２３０（ 株式会社新川製 製品名）で、半導体チップ上の端子と半導体搭載用基板の配線導体６とを、直径２５μｍの金ワイヤ９でワイヤボンディングして接続し、さらに、図１（ｈ）に示すように、半導体チップ７を封止用樹脂１０であるＣＥＬ−９２００（日立化成工業 株式会社製、製品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子にはんだボール３を融着した。 このようにして作製した半導体搭載用基板を、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプル数２２をリフローし、クラックの発生を調べた。結果を表１に示す。
【００４９】
実施例２
可撓性の基材にアラミドフィルムを用いた以外は、実施例１と同様にして、半導体搭載用基板を作製し、試験を行った。結果を表１に示す。この可撓性の基材の透湿率は、１．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であった。
【００５０】
実施例３
接着剤にポリアミドイミド系接着剤を用いた以外は、実施例１と同様にして、半導体搭載用基板を作製し、試験を行った。結果を表１に示す。この接着剤の透湿率は、３．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であった。
【００５１】
実施例４
図３（ａ）に示すように、厚さ１８μｍの銅箔５と可撓性の絶縁基材１として厚さ５０μｍのポリエーテルエーテルケトンからなる積層体を作製する。次に、接続端子となる箇所の絶縁基材１をレーザによって穴あけし、図３（ｂ）に示すように、直径０．４ｍｍの銅箔の裏面に達する貫通穴４を形成し、更に図３（ｃ）に示すように、銅箔の不要な箇所をエッチング除去して配線導体６を形成した。更に配線導体６表面に無電解のニッケル、金めっきを施した。
この絶縁基材１の透湿率は４０℃で６．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）、８０℃で１．４×１０−２（ｇ・ｍ／ｍ２・２４ｈ）であった。
このようにして製造した半導体搭載用基板の配線導体６の上に、図３（ｄ）に示すような半導体チップ７の裏面にダイボンドフィルム８を貼ったものを図３（ｅ）に示すように搭載し、半導体チップ７と配線導体６を金ワイヤ９で図３（ｆ）に示すようにワイヤボンドして接続した後、半導体チップを封止樹脂１０で図３（ｇ）のようにトランスファモールドして封止し、最後に接続端子部に鉛・錫共晶はんだボール３の一部を溶融して配線導体６に融着した。
このようにして作製した半導体パッケージを、実施例１と同様にして試験を行った。結果を表１に示す。
【００５２】
参考例１
参考として、図２に示すように、ベントホール１１を形成した半導体搭載用基板で、実施例と同じ試験を行った。このときの絶縁基材１の透湿率は、５．０×１０−５（ｇ・ｍ／ｍ２・２４ｈ）で、接着剤２の透湿率は３．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）であった。
【００５３】
【表１】
━━━━━━━━━━━━━━━━━━━━
リフロー後のクラック数
━━━━━━━━━━━━━━━━━━━━
実施例１ ０／２２
実施例２ ０／２２
実施例３ ０／２２
実施例４ ０／２２
参考例１ ０／２２
━━━━━━━━━━━━━━━━━━━━
【００５４】
実施例５
可撓性を有する絶縁基材１として、厚さ５０μｍのガラス繊維入りのポリエーテルエーテルケトンフィルムを用い、図４（ａ）に示すように、その両面に接着剤２であるポリイミド系接着剤を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して、半硬化状にし、図４（ｂ）に示すように、厚さ１８μｍの銅箔５を両面に重ね、２５０℃で、２ＭＰａの条件で加熱・加圧して、６０分間保持することで積層一体化した。次に、図４（ｃ）に示すように、一方の銅箔の接続導体を形成する箇所に、エッチングにより直径０．１５ｍｍの開口を明け、さらに炭酸ガスレーザを用いて対向する銅箔表面まで接着剤及び絶縁基材に穴を形成した。続いて図４（ｄ）に示すように、穴加工部のデスミア処理を行った後、無電解銅めっき及び電解銅めっきを順次施し、接続導体１２のブラインドビアを形成した。さらに図４（ｅ）に示すように、両面の銅箔の不要な部分をエッチング除去して接続ランド１３及び配線導体６を形成した後、図４（ｆ）に示すように、接続ランド側に絶縁被膜１４である厚さ３０μｍの感光性カバーレイフィルムをラミネートし、外部接続端子１７を現像開口させ、配線導体表面に無電解のニッケル、パラジウム、金めっきを順次施した。この絶縁基材１の透湿率は５．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）、接着剤２の透湿率は１．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）、絶縁被膜１４の透湿率は２．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であった。また、使用した絶縁被膜は、室温での弾性率１．５ＧＰａ、伸び率３％、ガラス転移温度１６０℃、エリクセン値８．２ｍｍであった。
【００５５】
このようにして製造した半導体搭載用基板の、配線導体６の上に、図４（ｇ）に示すような、半導体チップ７の裏面にダイボンドフィルム８を貼ったものを接着固定し、ワイヤボンダーＵＴＣ２３０（株式会社新川製 製品名）で、半導体チップ上の端子と半導体搭載用基板の半導体チップ接続端子１６とを、直径２５μｍのワイヤ９でワイヤボンディングして接続した。使用したダイボンドフィルム８の透湿度は、２５（ｇ／ｍ２・２４ｈ）であった。さらに、図４（ｈ）に示すように、半導体チップ７を封止用樹脂１０であるＣＥＬ−９２００（日立化成工業株式会社製 製品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子１７に鉛・錫の共晶はんだボール３を溶融して融着した。
このようにして作製した半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で、サンプル数２２をリフローし、クラックの発生を調べた。また、この半導体パッケージを−６５℃〜１５０℃ 各３０分の条件で、サンプル数２２を温度サイクル試験１０００サイクル行い、絶縁被膜１４のクラック及び配線導体６の断線発生を調べた。結果を表２に示す。
【００５６】
実施例６
可撓性を有する絶縁基材１として、厚さ７５μｍのガラスクロス入りポリフェニレンサルファイドフィルムを用い、図５（ａ）に示すように、接続導体を形成する箇所にドリルを用いて直径０．１５ｍｍの穴を明けた。次に、図５（ｂ）に示すように、穴のデスミア処理を行った後、絶縁基材両面の必要な箇所と穴側面に無電解銅めっきまたは電解めっきを併用して、接続導体１５のスルーホールと配線導体６を同時に形成した。続いて図５（ｃ）に示すように、絶縁基材の両面に絶縁被膜１４である感光性ソルダレジストを２５μｍ塗布し、外部接続端子１７及び半導体チップ接続端子１６を現像開口させ、これらの露出した箇所に無電解のニッケル、金めっきを順次施した。絶縁被膜１４の透湿率は７．０×１０−４（ｇ・ｍ／ｍ２・２４ｈ）であった。また、使用した絶縁被膜は、室温での弾性率０．９ＧＰａ、伸び率４％、ガラス転移温度１８０℃、エリクセン値７．５ｍｍであった。
【００５７】
このようにして製造した半導体搭載用基板に、図５（ｄ）に示すような、金属バンプ１８付きの半導体チップ７を、フリップチップボンダで超音波を印加しながら加熱・圧着して、半導体チップのバンプと半導体搭載用基板の半導体チップ接続端子１６とを接続した。さらに、図５（ｅ）に示すように、半導体チップ７と半導体搭載用基板の隙間に、液状封止材１９であるアンダーフィル材を用いて封止し、最後に、外部接続端子１７に鉛・錫の共晶はんだボール３を溶融して融着した。
このようにして作製した半導体パッケージを、各々サンプル数２２を実施例４と同様の耐リフロー試験及び温度サイクル試験行い、パッケージクラックと絶縁被膜１４のクラック及び配線導体６の断線発生を調べた。結果を表２に示す。
【００５８】
比較例１
絶縁基材１として透湿率５．０×１０−５（ｇ・ｍ／ｍ２・２４ｈ）のポリイミドフィルムを、絶縁被膜１４として室温での弾性率４ＧＰａ、伸び率１．２％、ガラス転移温度１００℃、エリクセン値６．６ｍｍ使用した他は、実施例４と同様の試験を行った。結果を表２に示す。
【００５９】
【表２】
Figure 2004152778
【００６０】
【発明の効果】
以上説明したとおり、本発明によって、小型化、高密度化に優れ、かつ、パッケージクラックや配線断線を防止し、信頼性に優れる小型の半導体パッケ−ジに用いることのできる半導体搭載用基板と、効率に優れた半導体搭載用基板の製造方法、並びにこれを用いた半導体パッケージと半導体パッケージの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための各工程における断面図である。
【図２】従来例を示す断面図である。
【図３】本発明の他の実施例を説明するための各工程における断面図である。
【図４】本発明のさらに他の実施例を説明するための各工程における断面図である。
【図５】本発明のさらに他の実施例を説明するための各工程における断面図である。
【符号の説明】
１．絶縁基材 ２．接着剤
３．はんだボール ４．貫通穴（外部接続端子）
５．銅箔 ６．配線導体
７．半導体チップ ８．ダイボンドフィルム
９．ワイヤ １０．封止樹脂
１１．ベントホール １２．接続導体（ブラインドビア）
１３．接続ランド １４．絶縁被膜
１５．接続導体（スルーホール） １６．半導体チップ接続端子
１７．外部接続端子 １８．金属バンプ
１９．液状封止材（アンダーフィル材）

Claims (54)

  1. 可撓性の絶縁基材とその一方の面に形成された半導体チップ接続端子及び外部接続端子を含む配線導体からなる半導体搭載用基板であって、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板。
  2. 前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化された請求項１に記載の半導体搭載用基板。
  3. 前記可撓性の絶縁基材と前記配線導体は、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤で接着されている請求項１または２に記載の半導体搭載用基板。
  4. 前記可撓性の絶縁基材の他方の面にも、接着剤を有する請求項３に記載の半導体搭載用基板。
  5. 前記可撓性の絶縁基材は、前記外部接続端子の裏面に達する貫通穴を有する請求項１〜４に記載の半導体搭載用基板。
  6. 可撓性の絶縁基材と、前記可撓性の絶縁基材の一方の面に形成されたインナーリード部及び半導体チップ接続端子部を含む第１の配線導体と、前記可撓性の絶縁基材の他方の面に形成されたアウターリード部及び外部接続端子部を形成する接続ランドを含む第２の配線導体と、前記第１の配線導体と前記第２の配線導体を接続する接続導体とを有し、前記第２の配線導体は、前記接続ランドの前記外部接続端子を除いて絶縁被膜で覆われており、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板。
  7. 前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化された請求項６に記載の半導体搭載用基板。
  8. 前記第１の配線導体の前記半導体チップ接続端子以外を、前記絶縁被膜と同様の材料で覆った請求項６または７に記載の半導体搭載用基板。
  9. 前記接続導体が、前記接続ランド部に形成された請求項６〜８のうちいずれかに記載の半導体搭載用基板。
  10. 前記接続導体が、ブラインドビアである請求項６〜９のうちいずれかに記載の半導体搭載用基板。
  11. 前記可撓性を有する絶縁基材と前記第１の配線導体、及び／または前記可撓性を有する絶縁基材と前記第２の配線導体が、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤で接着されている請求項６〜１０のうちいずれかに記載の半導体搭載用基板。
  12. 可撓性の絶縁基材の一方の面に、半導体チップ接続端子及び外部接続端子を含む配線導体を形成する工程を有する半導体搭載用基板の製造方法であって、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板の製造方法。
  13. 前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化されたものを使用する工程を有する請求項１２に記載の半導体搭載用基板の製造方法。
  14. 前記可撓性の絶縁基材の一方の面に金属箔を形成する工程、前記金属箔をエッチングすることにより前記配線導体を形成する請求項１２または１３に記載の半導体搭載用基板の製造方法。
  15. 前記可撓性の絶縁基材の一方の面に、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤を用いて前記金属箔を加熱・加圧積層する工程を有する請求項１４に記載の半導体搭載用基板の製造方法。
  16. 前記可撓性の絶縁基材の他方の面にも接着剤を形成する工程を有する請求項１５に記載の半導体搭載用基板の製造方法。
  17. 前記可撓性の絶縁基材の一方の面に、蒸着および／またはめっきによって前記金属箔を形成する工程を有する請求項１４に記載の半導体搭載用基板の製造方法。
  18. 前記配線導体をめっきにより形成する工程を有する請求項１２または１３に記載の半導体搭載用基板の製造方法。
  19. 前記可撓性の絶縁基材に、前記外部接続端子の裏面に達する穴を形成する工程を有する請求項１２〜１８のいずれかに記載の半導体搭載用基板の製造方法。
  20. 可撓性の絶縁基材の一方の面にインナーリード部及び半導体チップ接続端子部を含む第１の配線導体を形成する工程、前記可撓性の絶縁基材の他方の面にアウターリード部及び外部接続端子部を形成する接続ランドを含む第２の配線導体を形成する工程、前記第１の配線導体と前記第２の配線導体を接続する接続導体を形成する工程、前記第２の配線導体を、前記外部接続端子を除いて絶縁被膜で覆う工程から構成され、前記可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドから選択されたものである半導体搭載用基板の製造方法。
  21. 前記可撓性の絶縁基材が、ガラス繊維、ポリマ繊維、セラミックス繊維又は前記繊維で作られた不織布もしくは織布の少なくともいずれか一つで強化されたものを使用する工程を有する請求項２０に記載の半導体搭載用基板の製造方法。
  22. 前記第１の配線導体の前記半導体チップ接続端子以外を、前記絶縁被膜と同様の材料で覆う工程を有する請求項２０または２１に記載の半導体搭載用基板の製造方法。
  23. 前記接続導体を、前記接続ランド部に形成する工程を有する請求項２０〜２２のうちいずれかに記載の半導体搭載用基板の製造方法。
  24. 前記接続導体を、ブラインドビアで形成する工程を有する請求項２０〜２３のうちいずれかに記載の半導体搭載用基板の製造方法。
  25. 前記可撓性の絶縁基材の両面に金属箔を形成し、前記金属箔をエッチングすることにより前記第１の配線導体および／または第２の配線導体を形成する工程を有する請求項２０〜２４のうちいずれかに記載の半導体搭載用基板の製造方法。
  26. 前記可撓性を有する絶縁基材の両面に、イミド基、アミド基、アミドイミド基、エポキシ基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂のいずれかを含む接着剤を用いて前記金属箔を加熱・加圧積層する工程を有する請求項２５に記載の半導体搭載用基板の製造方法。
  27. 前記可撓性の絶縁基材の両面に、蒸着および／またはめっきによって前記金属箔を形成する工程を有する請求項２５に記載の半導体搭載用基板の製造方法。
  28. 前記第１の配線導体および／または前記第２の配線導体をめっきにより形成する工程を有する請求項２０〜２４のいずれかに記載の半導体搭載用基板の製造方法。
  29. 前記第１の配線導体および／または前記第２の配線導体と前記接続導体を同時にめっきで形成する工程を有する請求項２８に記載の半導体搭載用基板の製造方法。
  30. 請求項１〜１１のうちいずれかに記載の半導体搭載用基板、または請求項１２〜２９のうちいずれかに記載の製造方法で製造された半導体搭載用基板と、所定の位置に固定された半導体チップと、前記半導体チップを封止する封止樹脂と、前記外部接続端子に形成された金属バンプから構成される半導体パッケージ。
  31. 前記半導体チップと前記半導体チップ接続端子との電気的な接続がワイヤボンディングである請求項３０に記載の半導体パッケージ。
  32. 前記半導体チップを固定する接着剤が、ダイボンドフィルムによるものである請求項３０または３１に記載の半導体パッケージ。
  33. 前記半導体チップと前記半導体チップ接続端子との接続が、各々の接続面を対向させるフリップチップ接続である請求項３０に記載の半導体パッケージ。
  34. 前記半導体チップと前記半導体チップ接続端子との接続に異方導電性フィルムを用いた請求項３３に記載の半導体パッケージ。
  35. 前記半導体チップと前記半導体チップ接続端子との接続に、金属バンプを用いた請求項３３に記載の半導体パッケージ。
  36. 前記封止樹脂をトランスファモールドで形成させた請求項３０〜３５のうちいずれかに記載の半導体パッケージ。
  37. 前記封止樹脂が液状封止材である請求項３０〜３５のうちいずれかに記載の半導体パッケージ。
  38. 前記外部接続端子に形成した金属バンプが、はんだボールである請求項３０〜３７のうちいずれかに記載の半導体パッケージ。
  39. 前記外部接続端子に形成した金属バンプが、めっきバンプである請求項３０〜３７のいずれかに記載の半導体パッケージ。
  40. 請求項１〜１１のうちいずれかに記載の半導体搭載用基板、または請求項１２〜２９のうちいずれかに記載の製造方法で製造された半導体搭載用基板の所定の位置に半導体チップを固定する工程、前記半導体チップと前記半導体チップ接続端子を電気的に接続する工程、前記半導体チップを封止樹脂で封止する工程、前記外部接続端子に金属バンプを形成する工程を有する半導体パッケージの製造方法。
  41. 前記半導体チップと前記半導体チップ接続端子との電気的な接続を、ワイヤボンディングで行う工程を有する請求項４０に記載の半導体パッケージの製造方法。
  42. 前記半導体チップを、ダイボンドフィルムで固定する工程を有する請求項４０または４１に記載の半導体パッケージの製造方法。
  43. 前記半導体チップと前記半導体チップ接続端子との接続を、各々の接続面を対向させるフリップチップ接続で行う工程を有する請求項４０に記載の半導体パッケージの製造方法。
  44. 前記半導体チップと前記半導体チップ接続端子との接続を、異方導電性フィルムで行う工程を有する請求項４３に記載の半導体パッケージの製造方法。
  45. 前記半導体チップと前記半導体チップ接続端子との接続を、金属バンプで行う工程を有する請求項４３に記載の半導体パッケージの製造方法。
  46. 前記半導体チップの樹脂封止を、トランスファモールドで行う工程を有する請求項４０〜４５のうちいずれかに記載の半導体パッケージの製造方法。
  47. 前記半導体チップの樹脂封止を、液状封止材で行う工程を有する請求項４０〜４５のうちいずれかに記載の半導体パッケージの製造方法。
  48. 前記外部接続端子に、はんだボールを搭載する工程を有する請求項４０〜４７のうちいずれかに記載の半導体パッケージの製造方法。
  49. 前記外部接続端子に、めっきバンプを形成する工程を有する請求項４０〜４７のうちいずれかに記載の半導体パッケージの製造方法。
  50. 可撓性の絶縁基材が、温度依存性の高い透湿性を持つ材料からなる半導体搭載用基板。
  51. 可撓性の絶縁基材が、２４０℃以下のガラス転移温度を持つ材料からなる請求項５０に記載の半導体搭載用基板。
  52. ４０℃における透湿率をＰ１（ｇ・ｍ／ｍ２・２４ｈ）、８０℃における透湿率をＰ２（ｇ・ｍ／ｍ２・２４ｈ）としたとき、Ｐ２／Ｐ１≧１３、かつ／またはＰ２≧１．０×１０−３（ｇ・ｍ／ｍ２・２４ｈ）の基材からなる請求項５０に記載の半導体搭載用基板。
  53. 可撓性の絶縁基材が、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、アラミドのいずれかである請求項５０〜５２のいずれかに記載の半導体搭載用基板。
  54. 請求項５０〜５３のいずれかに記載の半導体搭載用基板に半導体チップを搭載し、少なくとも前記半導体チップ側を樹脂封止した半導体パッケージ。
JP2002260091A 2001-09-05 2002-09-05 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 Pending JP2004152778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002260091A JP2004152778A (ja) 2001-09-05 2002-09-05 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001269030 2001-09-05
JP2002259171 2002-09-04
JP2002260091A JP2004152778A (ja) 2001-09-05 2002-09-05 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2004152778A true JP2004152778A (ja) 2004-05-27

Family

ID=32475103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002260091A Pending JP2004152778A (ja) 2001-09-05 2002-09-05 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2004152778A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3822549B2 (ja) 配線基板
US8901431B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2000133683A (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
WO2004077560A1 (ja) 多層プリント配線板
KR20050033821A (ko) 반도체장치 및 그 제조 방법
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
JP3852405B2 (ja) 半導体パッケージの製造方法
JP2004152778A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP4605177B2 (ja) 半導体搭載基板
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP3677661B2 (ja) 樹脂封止型半導体装置及び製造方法
JP2002164475A (ja) 半導体装置
JP2002118203A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JP2006253712A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2004039761A (ja) 配線基板、その製造方法及び半導体装置
JP2001244369A (ja) 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070323