JP3677661B2 - 樹脂封止型半導体装置及び製造方法 - Google Patents
樹脂封止型半導体装置及び製造方法 Download PDFInfo
- Publication number
- JP3677661B2 JP3677661B2 JP21443794A JP21443794A JP3677661B2 JP 3677661 B2 JP3677661 B2 JP 3677661B2 JP 21443794 A JP21443794 A JP 21443794A JP 21443794 A JP21443794 A JP 21443794A JP 3677661 B2 JP3677661 B2 JP 3677661B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- carrier substrate
- encapsulated semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置に係り、特に実装構造の信頼性に優れ高密度、多ピン化、高速伝送等に対応するのに好適な樹脂封止型半導体装置及び製造方法に関する。
【０００２】
【従来の技術】
近年、電気及び電子部品の高性能化に伴い、半導体装置の高集積化及び高密度化が強く望まれている。そのため半導体素子はＬＳＩ、ＶＬＳＩ、ＵＬＳＩへと高集積化されて高機能化され、半導体素子の大型化、多ピン化、高速化、高消費電力化が進んできた。これに対応して多ピン用の半導体装置のパッケージ構造（実装構造）は、半導体素子の二辺に接続端子を有する構造より四辺のすべてに接続端子を有する構造に変化してきた。さらに多ピン化対応として多層キャリア基板を用いて実装面全体に接続端子が格子状に存在するグリッドアレイ構造が実用化されている。多層キャリア基板を用いることにより大容量の電源供給とノイズ低減を図ることができる。グリッドアレイ構造の中には高速信号伝送を可能にするため接続端子長を短縮したボールグリッドアレイ構造が適用されている。接続端子としてのボール型構造は導体幅も太くなるため低インピーダンス化にも効果的である。さらに最近ではより高速化対応として多層キャリア基板に比較的誘電率の低い有機材料が検討されている（ＵＳＰ５２１６２７８号参照）。しかし有機基板材料は一般にセラミックス基板に比べて耐熱性が低い。樹脂封止材による一般のモールド封止工程は１８０℃前後と比較的高温で成形されるため、使用できる有機基板材料は耐熱性の高い材料に限定される。具体的にはポリイミド系材料、ビスマレイミド〜トリアジン系材料及びマレイミド系材料等が用いられている。しかしこのような材料は耐熱性が高い反面、分子間凝集エネルギーを高めるため分子構造中に極性基を多く含む場合が多く、一般に吸水率が高いため半導体装置として耐リフロー性（接続はんだの再溶融に対する耐性）に劣る。また封止工程が高温で、かつガラス転移温度の高い材料を用いるため成形後の基板の反り量が大きくなり、実装基板に実装後の接続信頼性に問題が生じる。
【０００３】
【発明が解決しようとする課題】
従来の樹脂封止型半導体装置にあっては、樹脂封止材は比較的高温で成形されるため、使用できる有機基板材料は耐熱性の高い材料に限定され、一般に吸水率が高いため耐リフロー性に劣るという問題点がある。また封止工程が高温で、かつガラス転移温度の高い材料を用いるため封止後の基板の反り量が大きいという問題点がある。
【０００４】
本発明の目的は、キャリア基板として有機材料を用い、優れた耐リフロー性、信頼性を有する樹脂封止型半導体装置及び製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る樹脂封止型半導体装置は、キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えてなるグリッドアレイ構造の樹脂封止型半導体装置において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成した構成とする。
【０００６】
またキャリア基板は、樹脂封止材で被覆されたのち実装面にはんだボールグリッドを用いた接続端子が形成され、反り量が３０μｍ以下である構成でもよい。
【０００７】
さらにキャリア基板は、それぞれの半導体素子とフエースダウン又はフェースアップにより接続されている構成でもよい。
【０００８】
また樹脂封止型半導体装置の製造方法においては、キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えるグリッドアレイ構造の樹脂封止型半導体装置の製造方法において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより成形する構成とする。
【０００９】
そして樹脂封止型半導体装置の実装構造においては、前記いずれか一つの樹脂封止型半導体装置を、実装基板に搭載してなる構成とする。
【００１０】
また前記いずれか一つの樹脂封止型半導体装置の製造方法を用いて製造された樹脂封止型半導体装置を、実装基板に搭載してなる構成でもよい。
さらに電子機器においては、前記いずれか一つの樹脂封止型半導体装置の実装構造を備えてなる構成とする。
【００１１】
【作用】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２ ３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、キャリア基板として低吸水率の特性を有するエポキシ系材料が適用可能となり、耐リフロー性、信頼性が向上する。かつ、成形後のキャリア基板の反り量が３０μｍ以下に低減され、実装基板へ実装時に接続信頼性が向上する。
【００１２】
【実施例】
本発明の一実施例を図１を参照しながら説明する。図１に示すように、キャリア基板１４の搭載面に一つ以上の半導体素子１１を搭載し、各半導体素子１１をリード線１２で電気的に接続したのち樹脂封止材１３で被覆し、キャリア基板１４の実装面に複数の接続端子を備えてなる樹脂封止型半導体装置であって、キャリア基板１４は、ガラスクロスで補強した低誘電率のエポキシ系の有機材料で形成され、樹脂封止材１３は、キャリア基板１４を構成する前記有機材料のガラス転移温度よりも低い成形温度１２０℃〜１５０℃でモールドトランスファープレスにより形成されている。ここでのキャリア基板１４は、樹脂封止材１３で被覆されたのち実装面にはんだボールグリッド１５を用いた接続端子が形成され、反り量が３０μｍ以下でかつ２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものであり、それぞれの半導体素子１１とフエースアップ又は図２に示すフエースダウンにより接続されている。
【００１３】
半導体素子１１は、Ｓｉ、ＧａＡｓ等の半導体よりなるウエハ上に、メモリ、ロジック、ゲートアレイ、カスタム及びパワートランジスタ等のＩＣ、ＬＳＩ等を形成し、リード、バンプ等に接続する端子を有する素子である。
【００１４】
キャリア基板２５は、例えば図２に示すように、半導体素子２１を搭載する面と図３に示す実装基板３６に実装する面とを有しており、これらの面を配線層により電気的接続されたものであり、２層以上の多層配線層２２を有する。代表的なキャリア基板２５としては、有機材料とガラスクロス等の補強材とより形成される積層板が挙げられる。この積層板は、補強材に樹脂成分を含浸して得られるプリプレグ及びシート等を１枚以上積層して加圧接着成形して得られる構造体である。補強材としてはガラス（Ｅガラス（Ｅlectrical glass）、Ｓガラス（Ｓtructural glass）、Ｄガラス（Ｄielectric glass）、Ｑガラス（Ｑuartz glass）等）、チタン等の無機系繊維よりなるクロス及びシート、ポリアミド、ポリアミドイミド、ポリイミド、液晶性ポリマー、芳香族アラミド等の有機系繊維よりなるクロス及びシート、カーボン繊維よりなるクロス及シート、これらの無機系繊維、有機系繊維、カーボン繊維の複合体よりなるクロス及びシートがある。
【００１５】
キャリア基板は、吸水率が２３℃、２４時間の浸漬で０.２％以下の特性を有することが耐リフロー性に効果的である。このようなキャリア基板のマトリックスの有機材料としては、例えばエポキシ樹脂、不飽和ポリエステル樹脂、エポキシーイソシアネート樹脂、マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シアン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ウレタン樹脂、シリコーン樹脂、フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げられる。
【００１６】
実装基板は、キャリア基板と同じ材料を用いることが望ましいが、これに限らず、一般の有機系基板であればいずれも用いることができる。その中でも特に本実施例で限定している吸水率を有する実装基板を用いることにより本発明の効果をより顕著に達成することができる。
【００１７】
樹脂封止材は、１２０℃〜１５０℃の成形温度で成形できる材料であればよい。この時の成形方法としてはモールドトランスファープレス（モールド成形）法等が挙げられる。このような材料としてはエポキシ系樹脂が最も一般的であるが、その他不飽和ポリエステル樹脂、エポキシ−イソシアネート樹脂、マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シアン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ウレタン樹脂、シリコーン樹脂及びフッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げられる。
【００１８】
半導体素子とキャリア基板との接続法としては次の二つが代表的である。一つは半導体素子の片面に形成された端子とキャリア基板の素子搭載面上に形成されているパッド間をワイアボンディングで接続する方法である。またより効果的なもう一つ方法としては半導体素子にパッドアレイ構造を形成してキャリア基板の素子搭載面上に形成されているパッドアレイ構造間をバンプで接続する方法である。後者の方法は接続部分が短くなるため高速信号伝送特性に優れる。またパッドアレイ構造は素子面全体を利用できるため多ピン化対応に優れている。
【００１９】
半導体素子にパッドアレイ構造を形成するためには半導体素子上に多層配線構造を設けることが望ましい。この時、多層配線構造として特に有機系材料にすることにより次に示す利点がある。有機系材料は無機系に比べて比誘電率が一般的に低いため信号伝送の高速化が図れる。さらに多層構造にすることにより無機系に比べて弾性率が低いため応力緩和効果を持つ。そのためワイアに比べて剛直なバンプを接続部分に設けても接続信頼性を確保することが可能になる。このような有機材料としては加工性、耐熱性の観点より例えばポリイミド、エポキシ及びシアネート−ビスマレイミド樹脂等がある。また導体層は銅、銀、アルミ及びモリブデン等が用いられるが、高速伝送、信頼性の観点からは銅配線が望ましい。
【００２０】
実装構造は、前記のいずれか一つの樹脂封止型半導体装置を実装基板に搭載して構成され、メモリカード、計算機、通信機器、エレクトロニクス機器、自動車用機器及び音響機器等の電子機器は、前記のいずれか一つの樹脂封止型半導体装置の実装構造を備えて構成されるものとする。
【００２１】
【実施例】
次に各実施例及び各比較例を詳細に説明する。
（実施例１） 図１に示すように、ガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率０.１％）よりなる４層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載してワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材１３（フィラ含量：７２容量％、熱膨張率：１５ppm／Ｋ）を用いて成形温度１５０℃でモールド成形し、さらにキャリア基板１４の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置の基板部分の反り量及び耐リフロー性について評価した。耐リフロー性は８５℃／８５％ＲＨの環境に所定時間放置後、２４０℃のＩＲリフローを１０秒で評価した。
【００２２】
（実施例２） 図１に示すように、ガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６７：日立化成：吸水率０.０８％）よりなる２層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載してワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材１３（フィラ含量：７４容量％、熱膨張率：１３ｐｐｍ／Ｋ）を用いて成形温度１４０℃でモールド成形し、さらにキャリア基板１１の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２３】
（参考例１） 図２に示すように、ガラス布基材マレイミドーエポキシ樹脂銅張積層板（ＭＣＬ−Ｉ−６７：日立化成：吸水率０.１５％）よりなる６層基板をキャリア基板２５とし、シリコンチップよりなる半導体素子２１を搭載した。この半導体素子２１はポリイミドの４層配線構造２２を有し、接続端子はグリッドアレイ構造２３を有する。そのためキャリア基板２５とははんだバンプにより電気的に接続し、搭載面をエポキシ系封止材２４（フィラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用いて成形温度２５℃で注型成形し、１００℃１時間硬化反応を行った。その後キャリア基板２５の実装面にはんだバンプをグリッドアレイ構造２６で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２４】
半導体素子上のポリイミド多層配線形成法は以下の手法で行った。チップ表面にパターン形成されたポリイミド銅配線層を接着し、さらにもう一層パターン形成されたポリイミド銅配線層を接着した。これにレーザーを用いて層間接続する部分を穴明けし、めっき工程により電気的接続を図った多層配線構造（導体４層構造）を有するチップの最外層にバンプを介してはんだボールを形成した。
【００２５】
（参考例２） 図１に示すように、ガラス布基材シリコーン含有エポキシ樹脂銅張積層板（吸水率０.０４％）よりなる４層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をシリコーン系封止材１３（信越シリコーン：ＲＴＶゴム：ＫＥ１８００ＡＢＣ）を用いて成形温度２５℃で注型成形し、１００℃１時間硬化反応を行った。さらにキャリア基板１４の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２６】
（実施例３） 図２に示すように、ガラス布基材フッ素樹脂銅張積層板（Ｒ４７３７：松下電工：吸水率０.０１％）よりなる２層基板をキャリア基板２５とし、シリコンチップからなる半導体素子２１を搭載した。この半導体素子２１はポリイミドの２層配線構造２２を有し、接続端子はグリッドアレイ構造２３を有する。そのためキャリア基板２５とははんだバンプにより電気的に接続し、搭載面をエポキシ系封止材２４（フィラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用いて成形温度１２０℃でモールド成形し、さらにキャリア基板２５の実装面にはんだバンプをグリッドアレイ構造２６で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２７】
（比較例１） ガラス布基材ビスマレイミドートリアジン樹脂銅張積層板（ＨＬ−８３０：三菱瓦斯化学：吸水率０.３％）よりなる４層基板をキャリア基板とし、シリコンチップよりなる半導体素子を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材（フィラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモールド成形し、さらにキャリア基板の実装面にはんだバンプをグリッドアレイ構造で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２８】
（比較例２） ガラス布基材ポリイミド樹脂銅張積層板（Ｒ４７７５：松下電工：吸水率０.４％）よりなる４層基板をキャリア基板とし、シリコンチップよりなる半導体素子を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材（フィラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモールド成形し、さらにキャリア基板の実装面にはんだバンプをグリッドアレイ構造で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２９】
（実施例４） 図３に示すように、実施例１のキャリア基板に用いたガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率０.１％）よりなる４層基板を実装基板３６とし、実施例１〜３、参考例１，２及び比較例１，２で得られた樹脂封止型半導体装置を搭載し温度サイクル試験を実施して接続信頼性を調べた。試験条件は１２５℃／１０分←→−５５℃／１０分を１０００回とした。それぞれにつき１００個の樹脂封止型半導体装置について試験した。
【００３０】
【表１】
【００３１】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、樹脂封止後のキャリア基板の反り量をガラス転移温度が低いほど低減することができ、かつ実装基板に実装時の温度サイクル試験の接続信頼性を向上させることができる。また耐リフロー性に優れた樹脂封止型半導体装置を提供することが可能となる。
【００３２】
さらにキャリア基板として有機材料を用いることにより、低弾性率及び低誘電率の特性を活かすことができ、接続信頼性と電機特性の両立を図ることができる。また半導体素子上に多層配線層を形成することにより、半導体素子とキャリア基板との電気的接続もはんだボールの端子を使用することができ、高速、多ピン化に極めて有用である。この時、多層配線層に有機材料を用いることにより、半導体素子とキャリア基板間の接続部の応力緩和も同時に図ることができ、さらに接続信頼性を向上させることができる。
【００３３】
【発明の効果】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、樹脂封止後のキャリア基板の反り量を３０μｍ以下に低減することができ、かつ実装時の温度サイクル試験の接続信頼性を向上させることができる。また耐リフロー性が向上する効果がある。
【図面の簡単な説明】
【図１】 本発明の実施例１，２、参考例２を示す構成図である。
【図２】 本発明の参考例１、実施例３を示す構成図である。
【図３】 本発明の実施例４を示す構成図である。
【符号の説明】
１１ 半導体素子
１２ リード線
１３ 樹脂封止材
１４ キャリア基板
１５ はんだボールグリッドアレイ
２１ 半導体素子
２２ 多層配線層
２３ はんだボールグリッドアレイ
２４ 樹脂封止材
２５ キャリア基板
２６ はんだボールグリッドアレイ
３１ 半導体素子
３２ リード線
３３ 樹脂封止材
３４ キャリア基板
３５ はんだボールグリッドアレイ
３６ 実装基板
【産業上の利用分野】
本発明は、半導体装置に係り、特に実装構造の信頼性に優れ高密度、多ピン化、高速伝送等に対応するのに好適な樹脂封止型半導体装置及び製造方法に関する。
【０００２】
【従来の技術】
近年、電気及び電子部品の高性能化に伴い、半導体装置の高集積化及び高密度化が強く望まれている。そのため半導体素子はＬＳＩ、ＶＬＳＩ、ＵＬＳＩへと高集積化されて高機能化され、半導体素子の大型化、多ピン化、高速化、高消費電力化が進んできた。これに対応して多ピン用の半導体装置のパッケージ構造（実装構造）は、半導体素子の二辺に接続端子を有する構造より四辺のすべてに接続端子を有する構造に変化してきた。さらに多ピン化対応として多層キャリア基板を用いて実装面全体に接続端子が格子状に存在するグリッドアレイ構造が実用化されている。多層キャリア基板を用いることにより大容量の電源供給とノイズ低減を図ることができる。グリッドアレイ構造の中には高速信号伝送を可能にするため接続端子長を短縮したボールグリッドアレイ構造が適用されている。接続端子としてのボール型構造は導体幅も太くなるため低インピーダンス化にも効果的である。さらに最近ではより高速化対応として多層キャリア基板に比較的誘電率の低い有機材料が検討されている（ＵＳＰ５２１６２７８号参照）。しかし有機基板材料は一般にセラミックス基板に比べて耐熱性が低い。樹脂封止材による一般のモールド封止工程は１８０℃前後と比較的高温で成形されるため、使用できる有機基板材料は耐熱性の高い材料に限定される。具体的にはポリイミド系材料、ビスマレイミド〜トリアジン系材料及びマレイミド系材料等が用いられている。しかしこのような材料は耐熱性が高い反面、分子間凝集エネルギーを高めるため分子構造中に極性基を多く含む場合が多く、一般に吸水率が高いため半導体装置として耐リフロー性（接続はんだの再溶融に対する耐性）に劣る。また封止工程が高温で、かつガラス転移温度の高い材料を用いるため成形後の基板の反り量が大きくなり、実装基板に実装後の接続信頼性に問題が生じる。
【０００３】
【発明が解決しようとする課題】
従来の樹脂封止型半導体装置にあっては、樹脂封止材は比較的高温で成形されるため、使用できる有機基板材料は耐熱性の高い材料に限定され、一般に吸水率が高いため耐リフロー性に劣るという問題点がある。また封止工程が高温で、かつガラス転移温度の高い材料を用いるため封止後の基板の反り量が大きいという問題点がある。
【０００４】
本発明の目的は、キャリア基板として有機材料を用い、優れた耐リフロー性、信頼性を有する樹脂封止型半導体装置及び製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る樹脂封止型半導体装置は、キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えてなるグリッドアレイ構造の樹脂封止型半導体装置において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成した構成とする。
【０００６】
またキャリア基板は、樹脂封止材で被覆されたのち実装面にはんだボールグリッドを用いた接続端子が形成され、反り量が３０μｍ以下である構成でもよい。
【０００７】
さらにキャリア基板は、それぞれの半導体素子とフエースダウン又はフェースアップにより接続されている構成でもよい。
【０００８】
また樹脂封止型半導体装置の製造方法においては、キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えるグリッドアレイ構造の樹脂封止型半導体装置の製造方法において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより成形する構成とする。
【０００９】
そして樹脂封止型半導体装置の実装構造においては、前記いずれか一つの樹脂封止型半導体装置を、実装基板に搭載してなる構成とする。
【００１０】
また前記いずれか一つの樹脂封止型半導体装置の製造方法を用いて製造された樹脂封止型半導体装置を、実装基板に搭載してなる構成でもよい。
さらに電子機器においては、前記いずれか一つの樹脂封止型半導体装置の実装構造を備えてなる構成とする。
【００１１】
【作用】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２ ３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、キャリア基板として低吸水率の特性を有するエポキシ系材料が適用可能となり、耐リフロー性、信頼性が向上する。かつ、成形後のキャリア基板の反り量が３０μｍ以下に低減され、実装基板へ実装時に接続信頼性が向上する。
【００１２】
【実施例】
本発明の一実施例を図１を参照しながら説明する。図１に示すように、キャリア基板１４の搭載面に一つ以上の半導体素子１１を搭載し、各半導体素子１１をリード線１２で電気的に接続したのち樹脂封止材１３で被覆し、キャリア基板１４の実装面に複数の接続端子を備えてなる樹脂封止型半導体装置であって、キャリア基板１４は、ガラスクロスで補強した低誘電率のエポキシ系の有機材料で形成され、樹脂封止材１３は、キャリア基板１４を構成する前記有機材料のガラス転移温度よりも低い成形温度１２０℃〜１５０℃でモールドトランスファープレスにより形成されている。ここでのキャリア基板１４は、樹脂封止材１３で被覆されたのち実装面にはんだボールグリッド１５を用いた接続端子が形成され、反り量が３０μｍ以下でかつ２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものであり、それぞれの半導体素子１１とフエースアップ又は図２に示すフエースダウンにより接続されている。
【００１３】
半導体素子１１は、Ｓｉ、ＧａＡｓ等の半導体よりなるウエハ上に、メモリ、ロジック、ゲートアレイ、カスタム及びパワートランジスタ等のＩＣ、ＬＳＩ等を形成し、リード、バンプ等に接続する端子を有する素子である。
【００１４】
キャリア基板２５は、例えば図２に示すように、半導体素子２１を搭載する面と図３に示す実装基板３６に実装する面とを有しており、これらの面を配線層により電気的接続されたものであり、２層以上の多層配線層２２を有する。代表的なキャリア基板２５としては、有機材料とガラスクロス等の補強材とより形成される積層板が挙げられる。この積層板は、補強材に樹脂成分を含浸して得られるプリプレグ及びシート等を１枚以上積層して加圧接着成形して得られる構造体である。補強材としてはガラス（Ｅガラス（Ｅlectrical glass）、Ｓガラス（Ｓtructural glass）、Ｄガラス（Ｄielectric glass）、Ｑガラス（Ｑuartz glass）等）、チタン等の無機系繊維よりなるクロス及びシート、ポリアミド、ポリアミドイミド、ポリイミド、液晶性ポリマー、芳香族アラミド等の有機系繊維よりなるクロス及びシート、カーボン繊維よりなるクロス及シート、これらの無機系繊維、有機系繊維、カーボン繊維の複合体よりなるクロス及びシートがある。
【００１５】
キャリア基板は、吸水率が２３℃、２４時間の浸漬で０.２％以下の特性を有することが耐リフロー性に効果的である。このようなキャリア基板のマトリックスの有機材料としては、例えばエポキシ樹脂、不飽和ポリエステル樹脂、エポキシーイソシアネート樹脂、マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シアン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ウレタン樹脂、シリコーン樹脂、フッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げられる。
【００１６】
実装基板は、キャリア基板と同じ材料を用いることが望ましいが、これに限らず、一般の有機系基板であればいずれも用いることができる。その中でも特に本実施例で限定している吸水率を有する実装基板を用いることにより本発明の効果をより顕著に達成することができる。
【００１７】
樹脂封止材は、１２０℃〜１５０℃の成形温度で成形できる材料であればよい。この時の成形方法としてはモールドトランスファープレス（モールド成形）法等が挙げられる。このような材料としてはエポキシ系樹脂が最も一般的であるが、その他不飽和ポリエステル樹脂、エポキシ−イソシアネート樹脂、マレイミド−エポキシ樹脂、シアン酸エステル樹脂、シアン酸エステル−エポキシ樹脂、フェノール樹脂、ジアリルフタレート樹脂、ウレタン樹脂、シリコーン樹脂及びフッ素系樹脂等の各種熱硬化性及び熱可塑性樹脂が挙げられる。
【００１８】
半導体素子とキャリア基板との接続法としては次の二つが代表的である。一つは半導体素子の片面に形成された端子とキャリア基板の素子搭載面上に形成されているパッド間をワイアボンディングで接続する方法である。またより効果的なもう一つ方法としては半導体素子にパッドアレイ構造を形成してキャリア基板の素子搭載面上に形成されているパッドアレイ構造間をバンプで接続する方法である。後者の方法は接続部分が短くなるため高速信号伝送特性に優れる。またパッドアレイ構造は素子面全体を利用できるため多ピン化対応に優れている。
【００１９】
半導体素子にパッドアレイ構造を形成するためには半導体素子上に多層配線構造を設けることが望ましい。この時、多層配線構造として特に有機系材料にすることにより次に示す利点がある。有機系材料は無機系に比べて比誘電率が一般的に低いため信号伝送の高速化が図れる。さらに多層構造にすることにより無機系に比べて弾性率が低いため応力緩和効果を持つ。そのためワイアに比べて剛直なバンプを接続部分に設けても接続信頼性を確保することが可能になる。このような有機材料としては加工性、耐熱性の観点より例えばポリイミド、エポキシ及びシアネート−ビスマレイミド樹脂等がある。また導体層は銅、銀、アルミ及びモリブデン等が用いられるが、高速伝送、信頼性の観点からは銅配線が望ましい。
【００２０】
実装構造は、前記のいずれか一つの樹脂封止型半導体装置を実装基板に搭載して構成され、メモリカード、計算機、通信機器、エレクトロニクス機器、自動車用機器及び音響機器等の電子機器は、前記のいずれか一つの樹脂封止型半導体装置の実装構造を備えて構成されるものとする。
【００２１】
【実施例】
次に各実施例及び各比較例を詳細に説明する。
（実施例１） 図１に示すように、ガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率０.１％）よりなる４層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載してワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材１３（フィラ含量：７２容量％、熱膨張率：１５ppm／Ｋ）を用いて成形温度１５０℃でモールド成形し、さらにキャリア基板１４の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置の基板部分の反り量及び耐リフロー性について評価した。耐リフロー性は８５℃／８５％ＲＨの環境に所定時間放置後、２４０℃のＩＲリフローを１０秒で評価した。
【００２２】
（実施例２） 図１に示すように、ガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６７：日立化成：吸水率０.０８％）よりなる２層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載してワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材１３（フィラ含量：７４容量％、熱膨張率：１３ｐｐｍ／Ｋ）を用いて成形温度１４０℃でモールド成形し、さらにキャリア基板１１の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２３】
（参考例１） 図２に示すように、ガラス布基材マレイミドーエポキシ樹脂銅張積層板（ＭＣＬ−Ｉ−６７：日立化成：吸水率０.１５％）よりなる６層基板をキャリア基板２５とし、シリコンチップよりなる半導体素子２１を搭載した。この半導体素子２１はポリイミドの４層配線構造２２を有し、接続端子はグリッドアレイ構造２３を有する。そのためキャリア基板２５とははんだバンプにより電気的に接続し、搭載面をエポキシ系封止材２４（フィラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用いて成形温度２５℃で注型成形し、１００℃１時間硬化反応を行った。その後キャリア基板２５の実装面にはんだバンプをグリッドアレイ構造２６で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２４】
半導体素子上のポリイミド多層配線形成法は以下の手法で行った。チップ表面にパターン形成されたポリイミド銅配線層を接着し、さらにもう一層パターン形成されたポリイミド銅配線層を接着した。これにレーザーを用いて層間接続する部分を穴明けし、めっき工程により電気的接続を図った多層配線構造（導体４層構造）を有するチップの最外層にバンプを介してはんだボールを形成した。
【００２５】
（参考例２） 図１に示すように、ガラス布基材シリコーン含有エポキシ樹脂銅張積層板（吸水率０.０４％）よりなる４層基板をキャリア基板１４とし、シリコンチップよりなる半導体素子１１を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をシリコーン系封止材１３（信越シリコーン：ＲＴＶゴム：ＫＥ１８００ＡＢＣ）を用いて成形温度２５℃で注型成形し、１００℃１時間硬化反応を行った。さらにキャリア基板１４の実装面にはんだバンプをグリッドアレイ構造１５で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２６】
（実施例３） 図２に示すように、ガラス布基材フッ素樹脂銅張積層板（Ｒ４７３７：松下電工：吸水率０.０１％）よりなる２層基板をキャリア基板２５とし、シリコンチップからなる半導体素子２１を搭載した。この半導体素子２１はポリイミドの２層配線構造２２を有し、接続端子はグリッドアレイ構造２３を有する。そのためキャリア基板２５とははんだバンプにより電気的に接続し、搭載面をエポキシ系封止材２４（フィラ含量：７０容量％、熱膨張率：１７ｐｐｍ／Ｋ）を用いて成形温度１２０℃でモールド成形し、さらにキャリア基板２５の実装面にはんだバンプをグリッドアレイ構造２６で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２７】
（比較例１） ガラス布基材ビスマレイミドートリアジン樹脂銅張積層板（ＨＬ−８３０：三菱瓦斯化学：吸水率０.３％）よりなる４層基板をキャリア基板とし、シリコンチップよりなる半導体素子を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材（フィラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモールド成形し、さらにキャリア基板の実装面にはんだバンプをグリッドアレイ構造で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２８】
（比較例２） ガラス布基材ポリイミド樹脂銅張積層板（Ｒ４７７５：松下電工：吸水率０.４％）よりなる４層基板をキャリア基板とし、シリコンチップよりなる半導体素子を搭載し、ワイヤボンディング法により電気的に接続し、搭載面をエポキシ系封止材（フィラ含量：７２容量％、熱膨張率：１５ｐｐｍ／Ｋ）を用いて成形温度１８０℃でモールド成形し、さらにキャリア基板の実装面にはんだバンプをグリッドアレイ構造で形成して樹脂封止型半導体装置を得た。得られた樹脂封止型半導体装置を実施例１と同様に反り量及び耐リフロー性について評価した。
【００２９】
（実施例４） 図３に示すように、実施例１のキャリア基板に用いたガラス布基材エポキシ樹脂銅張積層板ＦＲ−４（Ｒ１７０５ＳＸ：松下電工：吸水率０.１％）よりなる４層基板を実装基板３６とし、実施例１〜３、参考例１，２及び比較例１，２で得られた樹脂封止型半導体装置を搭載し温度サイクル試験を実施して接続信頼性を調べた。試験条件は１２５℃／１０分←→−５５℃／１０分を１０００回とした。それぞれにつき１００個の樹脂封止型半導体装置について試験した。
【００３０】
【表１】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、樹脂封止後のキャリア基板の反り量をガラス転移温度が低いほど低減することができ、かつ実装基板に実装時の温度サイクル試験の接続信頼性を向上させることができる。また耐リフロー性に優れた樹脂封止型半導体装置を提供することが可能となる。
【００３２】
さらにキャリア基板として有機材料を用いることにより、低弾性率及び低誘電率の特性を活かすことができ、接続信頼性と電機特性の両立を図ることができる。また半導体素子上に多層配線層を形成することにより、半導体素子とキャリア基板との電気的接続もはんだボールの端子を使用することができ、高速、多ピン化に極めて有用である。この時、多層配線層に有機材料を用いることにより、半導体素子とキャリア基板間の接続部の応力緩和も同時に図ることができ、さらに接続信頼性を向上させることができる。
【００３３】
【発明の効果】
本発明によれば、キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有し、樹脂封止材は、前記キャリア基板を構成する前記有機材料のガラス転移温度よりも低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成されることにより、樹脂封止後のキャリア基板の反り量を３０μｍ以下に低減することができ、かつ実装時の温度サイクル試験の接続信頼性を向上させることができる。また耐リフロー性が向上する効果がある。
【図面の簡単な説明】
【図１】 本発明の実施例１，２、参考例２を示す構成図である。
【図２】 本発明の参考例１、実施例３を示す構成図である。
【図３】 本発明の実施例４を示す構成図である。
【符号の説明】
１１ 半導体素子
１２ リード線
１３ 樹脂封止材
１４ キャリア基板
１５ はんだボールグリッドアレイ
２１ 半導体素子
２２ 多層配線層
２３ はんだボールグリッドアレイ
２４ 樹脂封止材
２５ キャリア基板
２６ はんだボールグリッドアレイ
３１ 半導体素子
３２ リード線
３３ 樹脂封止材
３４ キャリア基板
３５ はんだボールグリッドアレイ
３６ 実装基板
Claims (7)
- キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えてなるグリッドアレイ構造の樹脂封止型半導体装置において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより形成したことを特徴とする樹脂封止型半導体装置。
- キャリア基板は、樹脂封止材で被覆されたのち実装面にはんだボールグリッドを用いた接続端子が形成され、反り量が３０μｍ以下であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
- キャリア基板は、それぞれの半導体素子とフエースダウン又はフェースアップにより接続されていることを特徴とする請求項１又は２に記載の樹脂封止型半導体装置。
- キャリア基板の搭載面に搭載された半導体素子を樹脂封止材で被覆してなり、前記キャリア基板の実装面に格子状に複数の接続端子を備えるグリッドアレイ構造の樹脂封止型半導体装置の製造方法において、前記キャリア基板は、ガラスクロスで補強された有機材料で形成され、２３℃×２４時間の浸漬で０．２％以下の吸水率を有するものとし、前記樹脂封止材を、前記キャリア基板を構成する前記有機材料のガラス転移温度より低い１２０℃〜１５０℃の成形温度でモールドトランスファープレスにより成形することを特徴とする樹脂封止型半導体装置の製造方法。
- 請求項１〜３のいずれか１項記載の樹脂封止型半導体装置を、実装基板に搭載してなることを特徴とする樹脂封止型半導体装置の実装構造。
- 請求項４に記載の樹脂封止型半導体装置の製造方法を用いて製造された樹脂封止型半導体装置を、実装基板に搭載してなることを特徴とする樹脂封止型半導体装置の実装構造。
- 請求項５又は６に記載の樹脂封止型半導体装置の実装構造を備えてなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21443794A JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21443794A JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878566A JPH0878566A (ja) | 1996-03-22 |
| JP3677661B2 true JP3677661B2 (ja) | 2005-08-03 |
Family
ID=16655770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21443794A Expired - Fee Related JP3677661B2 (ja) | 1994-09-08 | 1994-09-08 | 樹脂封止型半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677661B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065293A (ja) * | 1996-05-31 | 1998-03-06 | Mitsui Petrochem Ind Ltd | フリップチップｂｇａ実装方法 |
| JP3652488B2 (ja) * | 1997-12-18 | 2005-05-25 | Ｔｄｋ株式会社 | 樹脂パッケージの製造方法 |
| JP5926632B2 (ja) | 2012-06-28 | 2016-05-25 | 株式会社ディスコ | 半導体チップの樹脂封止方法 |
-
1994
- 1994-09-08 JP JP21443794A patent/JP3677661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878566A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
| KR100276054B1 (ko) | 집적회로칩패키지 | |
| KR100610629B1 (ko) | 접착필름을갖는회로테이프,반도체장치및그의제조방법 | |
| US7390692B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| US6251707B1 (en) | Attaching heat sinks directly to flip chips and ceramic chip carriers | |
| WO1996009645A1 (fr) | Composant a semiconducteurs et sa structure de montage | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| JPH07297560A (ja) | 多層プリント配線基板およびその実装構造体 | |
| TW200839999A (en) | Packaging substrate structure | |
| US6287890B1 (en) | Low cost decal material used for packaging | |
| US20040099958A1 (en) | Crack resistant interconnect module | |
| KR19990023924A (ko) | 전자장치 및 반도체 패키지 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP3677661B2 (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JP3841079B2 (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| JP2004172597A (ja) | 半導体装置およびその製造方法 | |
| JP4457943B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JPH08111473A (ja) | ボールグリッドアレイ型パッケージ及びそれを用いた実装構造 | |
| JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JPH08250553A (ja) | 半導体装置及び実装構造 | |
| Itagaki et al. | Packaging properties of ALIVH-CSP using SBB flip-chip bonding technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |