JPH08250553A - 半導体装置及び実装構造 - Google Patents

半導体装置及び実装構造

Info

Publication number
JPH08250553A
JPH08250553A JP5540695A JP5540695A JPH08250553A JP H08250553 A JPH08250553 A JP H08250553A JP 5540695 A JP5540695 A JP 5540695A JP 5540695 A JP5540695 A JP 5540695A JP H08250553 A JPH08250553 A JP H08250553A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
chip
mounting
supporting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5540695A
Other languages
English (en)
Inventor
Akira Nagai
永井　　晃
Kuniyuki Eguchi
州志 江口
Masahiko Ogino
雅彦 荻野
Masanori Segawa
正則 瀬川
Toshiaki Ishii
利昭 石井
Hiroyoshi Kokado
博義 小角
Rie Hattori
理恵 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5540695A priority Critical patent/JPH08250553A/ja
Publication of JPH08250553A publication Critical patent/JPH08250553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ボールグリッドアレイ構造のキャリア基板に有
機材料を用いた半導体装置及びその実装構造を提供す
る。 【構成】表面が絶縁物で構成されその絶縁物上に配線形
成され、かつ剛性によりばね形状を保持しながらチップ
と基板の熱膨張率差により発生する実装時の熱応力の緩
和機構を有する支持材料を用いて半導体チップとキャリ
ア基板が電気的に接続されていることを特徴とするボー
ルグリッドアレイ型半導体装置。 【効果】半導体チップと基板との電気的接続部分のイン
ターポーザに本発明で開示した支持材料を用いることに
より両者の熱膨張率差により発生する熱応力を緩和さ
せ、接続信頼性に優れた半導体装置を提供することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は実装信頼性に優れた高密
度，多ピン化，高速伝送対応の半導体装置及びその実装
構造に関する。
【０００２】
【従来の技術】近年電気，電子部品の高性能化に伴い半
導体装置の高集積化及び高密度化が強く望まれている。
そのため半導体素子はＬＳＩ，ＶＬＳＩ，ＵＬＳＩへと
高集積，高機能化され、素子の大型化，多ピン化，高速
化，高消費電力化が進んできた。これに対応して多ピン
用の半導体装置のパッケージ構造は素子の二辺に接続端
子を有する構造から四辺すべてに端子を有する構造に変
化してきた。さらに多ピン化対応として多層キャリア基
板を用いて実装面全体に接続端子グリッドを有するグリ
ッドアレイ構造が実用化されている。このグリッドアレ
イ構造の中には高速信号伝送を可能にするため接続端子
長を短縮したボールグリッドアレイ構造が適用されてい
る。接続端子としてのボール型構造は導体幅も太くなる
ため低インピーダンス化にも効果的である。さらに最近
ではより高速対応として多層キャリア基板に比較的誘電
率の低い有機材料が検討されている。（USP5216278号）
しかし有機材料は一般に半導体素子に比べて熱膨張率が
大きいため、その熱膨張率差により発生する熱応力のた
め接続信頼性等に問題がある。
【０００３】
【発明が解決しようとする課題】本発明はボールグリッ
ドアレイ構造を有する半導体パッケージ構造において、
実装基板として有機材料を用いた場合も優れた耐リフロ
ー性，信頼性を有する半導体装置及びその実装構造を提
供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は以下の手段を提供する。第１の手段として
は実装基板との電気的接続端子がキャリア基板の片面全
体にボールグリッドアレイ状に形成された半導体装置に
おいて、表面が絶縁物で構成されその絶縁物上に配線形
成され、かつ剛性によりばね形状を保持しながらチップ
と基板の熱膨張率差により発生する実装時の熱応力の緩
和機構を有する支持材料を用いて半導体チップとキャリ
ア基板が電気的に接続されていることを特徴とする半導
体装置を提供することにある。第２の手段としては実装
基板との電気的接続端子がボールグリッドアレイ状に形
成された半導体装置において、実装基板との電気的接続
端子が、表面が絶縁物で構成されその絶縁物上に配線形
成され、かつ剛性によりばね形状を保持しながらチップ
と基板の熱膨張率差により発生する実装時の熱応力の緩
和機構を有する支持材料の片面上にボールグリッドアレ
イ状に形成され、さらにその支持材料が半導体チップと
電気的に接続されていることを特徴とする半導体装置に
より達成できる。従来の支持材料はリードフレームに代
表されるように金属材料のリード形状により半導体チッ
プと実装基板の電気的接続を担ってきた。金属材料によ
るリードフレームは剛性によりばね形状を保持しながら
チップと基板の熱膨張率差により発生する実装時の熱応
力を緩和させ、接続信頼性を維持している。しかし高密
度化を図るためリード形状を微細構造にすると取り扱い
が困難になり、現状では０.３mm ピッチ程度が限界であ
る。即ち多ピンの半導体装置には不適な構成材料であ
る。本発明はこのリードフレームの特性を生かしながら
さらに高密度の電気的接続を実現するものである。即ち
本発明はチップと基板を電気的に接続する支持材料にお
いて表面に配線形成された構造を用いることを特徴とす
る。このような配線は容易に０.０５mm ピッチを実現す
ることが可能である。このような支持材料を用いること
によりチップとキャリアとの熱膨張率差により発生する
熱応力を緩和させながら大幅な高密度化が達成できる。
本発明における支持材料は例えばリードフレームに使わ
れている金属材料の表面を絶縁物で被覆する。さらにそ
の絶縁物上にアディティブあるいはエッチングにより金
属導体配線を形成することにより達成することができ
る。このような表面層に微細配線構造を有する支持材料
をチップと基板の電気的接続に用いることにより実装信
頼性に優れた高密度，多ピン化，高速伝送対応のボール
グレッドアレイ型半導体装置を提供することができる。
またこのような微細配線構造を有する支持材料は直接ボ
ール端子を設置することができ、キャリア基板を用いな
いでボールグリッドアレイ型半導体装置を得ることがで
き、低コスト化が可能である。
【０００５】具体的な半導体装置の製造方法により本特
許を詳細に説明する。まず上記に示した微細配線構造を
有する支持材料にチップの端子を電気的に接続する。こ
の場合一般的にはテープキャリアパッケージ（ＴＣＰ）
で用いられている金属間接合（一括ギャングボンディン
グ），はんだバンプ接続，ワイヤボンディング法等が用
いられる。支持材料を図１に示すような形状に加工して
応力緩和機能を持たせた後、有機系多層基板に電気的に
接続する。この場合もチップの時と同様に接続法として
は一括ギャングボンディング，はんだバンプ接続，ワイ
ヤボンディング法等が用いられる。さらに有機系多層基
板の片面上にグリッドアレイ状に実装基板に対する接続
端子であるボールバンプ構造を形成する。さらに必要に
応じて図２に示すようにチップ及び支持材料を低弾性の
封止材で被覆することにより一層の信頼性を確保するこ
とができる。
【０００６】本発明の半導体装置の特徴としては以下の
ことが挙げられる。まず一つはチップと基板の電気的接
続を十分な応力緩和機能を有しながらＴＣＰと同程度の
高密度化が図れる。またチップとキャリア基板との接続
に応力緩和機構を有する本発明における支持材料を介し
てチップを直接基板に搭載しないため基板の反りを抑さ
えることができ、ボールグリッドアレイ構造では重要な
半導体装置の平坦性を確保することができる。また図
３，図４に示す構造にすることにより容易にチップサイ
ズの半導体装置を得ることができ、高密度実装が可能に
なる。特にマルチチップモジュールの高密度実装には効
果的である。本発明の半導体装置はフェースダウン型の
構造を容易に取ることができ、図５に示すようにチップ
上面にヒートスプレッダー等を設置でき発熱量の大きな
半導体にも対応することができる。図６，図７に複数個
のチップを搭載した半導体装置の例を示す。図６の多層
チップ構造は両面に配線構造を有する支持材料を用いる
ことにより達成できる。また多ピン、電気特性があまり
重要でない場合には本発明の支持材料により図７に示す
ような低コストの半導体装置も得ることができる。即
ち、キャリア基板を使わないでボール端子を直接支持材
料に形成することによりボールグリッドアレイ構造の半
導体装置が得られる。この場合もチップサイズの半導体
装置を容易に得ることができる。
【０００７】本発明における支持材料としては金属材料
の表面に有機物等を用いて絶縁物を被覆することにより
得ることができる。金属材料としては現在リードフレー
ムに適用されている物質を用いることができ、例えば
銅、４２−アロイ（鉄ニッケル合金），鉄，ニッケル等
があるが、剛性によりばね形状を保持しながらチップと
基板の熱膨張率差により発生する実装時の熱応力を緩和
させる機能を有する材料であればよい。絶縁物としては
無機酸化物，有機物等が挙げられる。金属材料に対する
被覆法としてはワニスによるコーティング，蒸着，スパ
ッタリング等による膜形成が挙げられる。このうちワニ
スによるディップコーティングは最も簡便な方法であ
る。このようなワニスとしてはポリイミド，エポキシ系
材料が挙げられる。絶縁物で剛性によりばね形状を保持
しながらチップと基板の熱膨張率差により発生する実装
時の熱応力を緩和させる機能を有する材料であれば特に
被覆しないでそのまま用いることも可能である。絶縁物
上の配線形成法としては蒸着法，印刷法，転写法，アデ
ィティブあるいはエッチング等がある。具体的な製造工
程の一例を図９に示す。これらはプリント基板やフレキ
シブル基板等の配線形成技術を応用することができる。
図１０に本発明による支持材料の一例を示す。これを必
要に応じて折り曲げて形状加工をすることにより応力緩
和機能を持たせることができる。信頼性向上を図るため
チップとフレーム材料の接続部分は樹脂封止することが
効果的である。封止材料としては支持材料の応力緩和機
能を維持するため低弾性率の材料が望ましい。例えば可
とう性エポキシ，シリコーン樹脂，アクリル樹脂，フッ
素シリコーン樹脂等がある。その他一般の半導体封止材
料に用いられているエポキシ−シリカフィラ系材料も適
用することが可能である。
【０００８】本発明において半導体素子とはＳｉ，Ｇａ
Ａｓ等の半導体からなるウエハ上にメモリ，ロジック，
ゲートアレイ，カスタム，パワートランジスタ等のＩ
Ｃ，ＬＳＩ等を形成し、リード，バンプ等に接続する端
子を有する素子である。
【０００９】本発明におけるキャリア基板は半導体素子
を搭載する面と実装基板に実装する面を有しており、こ
れらの面を配線層により電気的接続されたものである。
本発明において代表的なキャリア基板としては有機材料
とガラスクロス等の補強材から構成される積層板が挙げ
られる。この積層板は補強材に樹脂成分を含浸して得ら
れるプリプレグ，シート等を少なくとも１枚以上積層し
て加圧接着成形して得られる構造体である。補強材とし
てはガラス（Ｅガラス，Ｓガラス，Ｄガラス，Ｑガラス
等）、チタン等の無機系繊維からなるクロス，シート，
ポリアミド，ポリアミドイミド，ポリイミド，液晶性ポ
リマー，芳香族アミド等からなるクロス，シート，カー
ボン繊維からなるクロスおよびこれらの無機系繊維，有
機系繊維，カーボン繊維の複合体からなるクロス，シー
トがある。
【００１０】キャリア基板の有機材料としては例えばエ
ポキシ樹脂，不飽和ポリエステル樹脂，エポキシ−イソ
シアネート樹脂，マレイミド樹脂，マレイミド−エポキ
シ樹脂，シアン酸エステル樹脂，シアン酸エステル−エ
ポキシ樹脂，シアン酸エステル−マレイミド樹脂，フェ
ノール樹脂，ジアリルフタレート樹脂，ウレタン樹脂，
シアナミド樹脂，マレイミド−シアナミド樹脂等の各種
熱硬化性樹脂が挙げられる。
【００１１】
【作用】本発明はチップと基板との電気的接続をはたす
インターポーザに支持材料を用いることにより両者の熱
膨張率差により発生する熱応力を緩和させ、接続信頼性
を確保する。この時フレーム材料としては従来のリード
フレームとは異なり電気的接続部が絶縁物上に形成され
た導体配線を利用することにより狭ピッチ化が容易に図
ることができる。そのため従来に比べて高密度の半導体
装置を得ることができる。またこの配線層を有する支持
材料は実装基板との電気的接続端子であるボールグリッ
ドアレイ構造を持つことも可能で支持材料とチップだけ
で構成される低コストのボールグリッドアレイ型半導体
装置を提供することも可能である。
【００１２】
【実施例】次に実施例に基づき、本発明を詳細に説明す
る。
【００１３】（実施例１）厚さ１２５μｍの銅板にポリ
イミドワニスを含浸塗工して、厚さ２０μｍの絶縁層を
形成した。この片面にポリイミド接着剤を介して銅箔
（厚さ１２μｍ）を張り、エッチング法によりライン／
スペース＝５０μｍ／５０μｍの配線層を形成した。こ
の配線層にニッケル（０.５μｍ ）及び金（２μｍ）め
っきをして接合パッドを有する支持材料を作製した。金
バンプを有する半導体チップを加熱超音波により接合し
た後、支持材料を図１に示す形に成形してキャリア基板
に搭載して、さらにキャリア基板の片面にはんだボール
を形成して図１に示す半導体装置を得た。キャリア基板
はＢＴ材料の４層品を用いた。接続端子ボールの数は２
２５である。
【００１４】（実施例２）厚さ１５０μｍの４２−アロ
イ板にエポキシワニスを含浸塗工して、厚さ１０μｍの
絶縁層を形成した。この片面にエポキシ系接着剤を介し
て銅箔（厚さ１２μｍ）を張り、エッチング法によりラ
イン／スペース＝３０μｍ／３０μｍの配線層を形成し
た。この配線層にニッケル（０.５μｍ ）及び金（２μ
ｍ）めっきをして接合パッドを有する支持材料を作製し
た。金バンプを有する半導体チップを加熱超音波により
接合した後、支持材料を図２に示す形に成形してキャリ
ア基板に搭載して、さらにキャリア基板の片面にはんだ
ボールを形成して図１に示す半導体装置を得た。キャリ
ア基板は高耐熱エポキシ材料の４層品を用いた。最後に
図１に示すようにシリコーン樹脂によりチップ及びフレ
ーム材料を封止した。接続端子ボールの数は４００であ
る。
【００１５】（実施例３）厚さ１２５μｍの４２−アロ
イ板にポリイミドをスパッタ蒸着して、厚さ８μｍの絶
縁層を形成した。この片面に銅（厚さ５μｍ）をスパッ
タ蒸着により形成して、エッチング法によりライン／ス
ペース＝２０μｍ／３０μｍの配線層を形成した。この
配線層にニッケル（０.５μｍ）及び金（０.５μｍ）め
っきをして接合パッドを有する支持材料を作製した。金
バンプを有する半導体チップを加熱超音波により接合し
た後、支持材料を図８に示す形状に成形して中央部にグ
リッドアレイ状にボール端子を形成して半導体装置を得
た。支持材料構造は図１０参照。接続端子ボールの数は
７０である。
【００１６】（実施例４）厚さ１２５μｍの銅板にポリ
イミドワニスを含浸塗工して、厚さ２０μｍの絶縁層を
形成した。この片面にポリイミド接着剤を介して銅箔
（厚さ１８μｍ）を張り、アディティブ法によりライン
／スペース＝４０μｍ／４０μｍの配線層を形成して支
持材料を作製した。はんだバンプを有する半導体チップ
を加熱により接合した後、支持材料を図８に示す形状に
成形して中央部にグリッドアレイ状にはんだボール端子
を形成して半導体装置を得た。支持材料構造は図１０参
照。接続端子ボールの数は６０である。
【００１７】（実施例５）厚さ１２５μｍの銅板に層間
接続のための所定箇所エッチングにより０.４mm径の穴
をあけた後、ポリイミドワニスを含浸塗工して、厚さ２
０μｍの絶縁層を形成した。この両面にポリイミド接着
剤を介して銅箔（厚さ１２μｍ）を張り、前記穴の中央
部にさらにドリル加工により０.３mm 径の穴をあけ壁面
をめっき法により層間を接続した。さらにエッチング法
によりライン／スペース＝５０μｍ／５０μｍの配線層
を形成して支持材料を作製した。はんだバンプを有する
半導体チップ２個を赤外線加熱により接合した後、支持
材料を図６に示す形に成形してキャリア基板に搭載し
て、さらにキャリア基板の片面にはんだボールを形成し
て図５に示す半導体装置を得た。キャリア基板はＢＴ材
料の４層品を用いた。接続端子ボールの数は６００であ
る。
【００１８】（比較例１）厚さ１２５μｍの４２−アロ
イから構成されたリードフレームにチップをワイヤボン
ディング法により接続し、さらにエポキシ系封止材料を
用いてリード端子部分以外の全体をモールド成形して図
１１に示す従来の半導体装置である２２５ピンのＱＦＰ
（Quad Flat Package ）構造を作製して、実施例１の半
導体装置と大きさの比較を検討した。実施例１は２０×
２０mm角の大きさに対して比較例１は２８×２８mm角の
大きさを有する。
【００１９】（比較例２）キャリア基板として高耐熱エ
ポキシ材料の４層品を用いて半導体チップを搭載してワ
イヤボンディング法により基板とチップを電気的に接続
してさらにエポキシ系封止材を用いてチップ搭載面につ
いて片面モールド成形した。さらに基板の片面にグリッ
ドアレイ状にはんだボール端子を形成して図１２に示す
従来のボールグリッドアレイ型半導体装置を作製して実
施例２の半導体装置と実装面そり量の比較を検討した。
接続端子ボールの数は４００である。実施例２の半導体
装置全体のそり量は１５μｍであるのに対して比較例２
のそり量は１００μｍであった。
【００２０】
【発明の効果】半導体チップと基板との電気的接続部分
のインターポーザに本発明で開示した支持材料を用いる
ことにより両者の熱膨張率差により発生する熱応力を緩
和させ、接続信頼性に優れた半導体装置を提供すること
ができる。この時支持材料としては従来のリードフレー
ムとは異なり電気的接続部が絶縁物上に形成された導体
配線を利用することにより狭ピッチ化が容易に図ること
ができる。そのため従来に比べて高密度の半導体装置を
得ることができる。またこの配線層を有する支持材料は
実装基板との電気的接続端子であるボールグリッドアレ
イ構造を持つことも可能で支持材料とチップだけで構成
される低コストのボールグリッドアレイ型半導体装置を
提供することも可能である。
【図面の簡単な説明】
【図１】本発明の代表的なボールグリッドアレイ型半導
体装置の例を示す。
【図２】低弾性材料で封止した半導体装置の例を示す。
【図３】チップサイズの半導体装置の例を示す。
【図４】チップサイズの半導体装置の例を示す。
【図５】ヒートスプレッダー付半導体装置の例を示す。
【図６】多層にチップを搭載した半導体装置の例を示
す。
【図７】複数個半導体チップを搭載した半導体装置の例
を示す。
【図８】キャリア基板を用いないボールグリッドアレイ
型半導体装置の例を示す。
【図９】本発明の配線層を有する支持材料の製造方法の
例を示す。
【図１０】本発明の支持材料の例を示す。
【図１１】従来のＱＦＰ（Quad Flat Package）構造の
半導体装置の例を示す。
【図１２】従来の代表的なボールグリッドアレイ型半導
体装置の例を示す。
【符号の説明】
１…半導体チップ、２…フレーム材料、３…キャリア基
板、４…ボールグリッドアレイ接続端子、５…低弾性封
止樹脂、６…ヒートスプレッダー、７…フレーム材料の
骨材、８…絶縁物、９…導体層、９′…回路形成された
導体層、１０…レジスト、１０′…パターン形成された
レジスト、１１…電気接続パッド、１２…回路配線、１
３…ボールグリッドアレイ用接続端子、１４…封止樹
脂、１５…従来のリードフレーム、１６…ワイヤボンデ
ィング。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小角 博義 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 服部 理恵 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】実装基板との電気的接続端子がキャリア基
    板の片面全体にボールグリッドアレイ状に形成された半
    導体装置において、表面が絶縁物で構成されその絶縁物
    上に配線形成され、かつ剛性によりばね形状を保持しな
    がらチップと基板の熱膨張率差により発生する実装時の
    熱応力の緩和機構を有する支持材料を用いて半導体チッ
    プとキャリア基板が電気的に接続されていることを特徴
    とする半導体装置。
  2. 【請求項２】実装基板との電気的接続端子がボールグリ
    ッドアレイ状に形成された半導体装置において、実装基
    板との電気的接続端子が、表面が絶縁物で構成されその
    絶縁物上に配線形成され、かつ剛性によりばね形状を保
    持しながらチップと基板の熱膨張率差により発生する実
    装時の熱応力の緩和機構を有する支持材料の片面上にボ
    ールグリッドアレイ状に形成され、さらにその支持材料
    が半導体チップと電気的に接続されていることを特徴と
    する半導体装置。
  3. 【請求項３】請求項１及び２の半導体装置において、支
    持材料として金属材料の表面を絶縁物で被覆された構造
    であることを特徴とする半導体装置。
  4. 【請求項４】請求項１及び２の半導体装置において、支
    持材料の金属材料が銅，４２−アロイ，鉄、あるいはニ
    ッケルから構成されていることを特徴とする半導体装
    置。
  5. 【請求項５】請求項１及び２の半導体装置において、支
    持材料の表面に被覆された絶縁物が有機材料であること
    を特徴とする半導体装置。
  6. 【請求項６】請求項１及び２の半導体装置において、支
    持材料の表面の絶縁物上に配線形成された導体部分が銅
    から構成されていることを特徴とする半導体装置。
  7. 【請求項７】請求項１及び２の半導体装置において、支
    持材料の両面に配線層が形成されて、かつ電気的に両面
    が接続されている多層配線フレーム材料を用いることを
    特徴とする半導体装置。
  8. 【請求項８】請求項１及び２の半導体装置において、支
    持材料が封止材料で被覆されていることを特徴とする半
    導体装置。
  9. 【請求項９】請求項１及び２の半導体装置において、ボ
    ールグリッドアレイ状の端子配置の面積が半導体チップ
    の占有面積と同等かそれ以下であることを特徴とする半
    導体装置。
  10. 【請求項１０】請求項１及び２の半導体装置において、
    半導体チップが複数個搭載されていることを特徴とする
    半導体装置。
  11. 【請求項１１】実装基板との電気的接続端子がキャリア
    基板の片面全体にボールグリッドアレイ状に形成された
    半導体装置において、表面が絶縁物で構成されその絶縁
    物上に配線形成され、かつ剛性によりばね形状を保持し
    ながらチップと基板の熱膨張率差により発生する実装時
    の熱応力の緩和機構を有する支持材料を用いて半導体チ
    ップとキャリア基板が電気的に接続されていることを特
    徴とする半導体装置の実装構造。
JP5540695A 1995-03-15 1995-03-15 半導体装置及び実装構造 Pending JPH08250553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5540695A JPH08250553A (ja) 1995-03-15 1995-03-15 半導体装置及び実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5540695A JPH08250553A (ja) 1995-03-15 1995-03-15 半導体装置及び実装構造

Publications (1)

Publication Number Publication Date
JPH08250553A true JPH08250553A (ja) 1996-09-27

Family

ID=12997670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5540695A Pending JPH08250553A (ja) 1995-03-15 1995-03-15 半導体装置及び実装構造

Country Status (1)

Country Link
JP (1) JPH08250553A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
CN103474364A (zh) * 2013-09-04 2013-12-25 惠州硕贝德无线科技股份有限公司 一种新型的半导体封装方法
KR20150109443A (ko) * 2013-01-24 2015-10-01 케이엘에이-텐코 코포레이션 웨이퍼 기판 상에 모듈을 부착하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
KR20150109443A (ko) * 2013-01-24 2015-10-01 케이엘에이-텐코 코포레이션 웨이퍼 기판 상에 모듈을 부착하는 방법
CN103474364A (zh) * 2013-09-04 2013-12-25 惠州硕贝德无线科技股份有限公司 一种新型的半导体封装方法

Similar Documents

Publication Publication Date Title
US5841194A (en) Chip carrier with peripheral stiffener and semiconductor device using the same
TWI452661B (zh) 線路直接連接晶片之封裝結構
US7071030B2 (en) Method of making a flexible substrate with a filler material
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
JP3578770B2 (ja) 半導体装置
US6525414B2 (en) Semiconductor device including a wiring board and semiconductor elements mounted thereon
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
WO1996009645A1 (fr) Composant a semiconducteurs et sa structure de montage
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
US20040004281A1 (en) Semiconductor package with heat sink
US11205644B2 (en) Method for fabricating electronic package
JP2002217514A (ja) マルチチップ半導体装置
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
US5966803A (en) Ball grid array having no through holes or via interconnections
US20020124955A1 (en) Attachment of a heat spreader for fabricating a cavity down plastic chip carrier
JPH08250553A (ja) 半導体装置及び実装構造
JPH08111473A (ja) ボールグリッドアレイ型パッケージ及びそれを用いた実装構造
JP3677661B2 (ja) 樹脂封止型半導体装置及び製造方法
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
CN117747553A (zh) 内埋元件的封装结构
JP4892791B2 (ja) マルチチップモジュール用の中間基板
KR101578109B1 (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법